JP5332560B2 - 波形測定装置 - Google Patents

波形測定装置 Download PDF

Info

Publication number
JP5332560B2
JP5332560B2 JP2008308105A JP2008308105A JP5332560B2 JP 5332560 B2 JP5332560 B2 JP 5332560B2 JP 2008308105 A JP2008308105 A JP 2008308105A JP 2008308105 A JP2008308105 A JP 2008308105A JP 5332560 B2 JP5332560 B2 JP 5332560B2
Authority
JP
Japan
Prior art keywords
waveform
memory
measuring apparatus
sampling
sampling clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008308105A
Other languages
English (en)
Other versions
JP2010133753A (ja
Inventor
昌典 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008308105A priority Critical patent/JP5332560B2/ja
Publication of JP2010133753A publication Critical patent/JP2010133753A/ja
Application granted granted Critical
Publication of JP5332560B2 publication Critical patent/JP5332560B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

本発明は、波形測定装置に関し、詳しくは、サンプリングされた波形データをバースト転送により波形メモリに格納するように構成された波形測定装置における、低サンプル周期時のデータ表示レートの向上に関するものである。
近年の波形測定装置では、波形メモリの大容量化の要求から、波形メモリとしてクロック信号の立上がり時と立下がり時の両方を使用して同期を取るように構成されたDDR(Double Data Rate)メモリや、DDRメモリをさらに高速化したDDR2(Double Data Rate 2)メモリが使用されることが多い。これらのメモリは、大容量で高速にアクセスする必要があるため、一般的にはバーストアクセスを行ってリード・ライトされている。
図3は、このようなDDRメモリやDDR2メモリを用いた従来の波形測定装置の一例を示すブロック図である。図3において、アナログ入力信号Ainはアンプ1を介してA/D変換器2に入力され、デジタル化される。A/D変換器2でデジタル信号に変換された波形データは、サンプリング発生器3から出力されるサンプリングクロックのタイミングにより、メモリコントローラ4を介してFIFOメモリ5へバッファリングされる。FIFOメモリ5は、あらかじめ設定されているバースト長分の波形データがバッファリングされてから、波形メモリ6への転送を行う。
図4は図3の動作を説明するタイミングチャートである。(A)はサンプリングクロック発生器3からメモリコントローラ4に入力されるサンプリングクロック、(B)はたとえばメモリコントローラ4からFIFOメモリ5に入力される書き込みパルス、(C)はA/D変換器2から変換出力される波形データ、(D)は波形メモリ6に書き込まれる波形データを示している。
A/D変換器2でアナログ入力信号Ainがデジタル信号に変換されて出力される(C)に示す波形データD0〜D7は、(A)に示すサンプリングクロックにしたがって、逐次FIFOメモリ5に格納される。FIFOメモリ5は、FIFOメモリ5に設定バースト長分の波形データD0〜D7が格納された時点で(B)に示す書き込みパルスが入力されることにより、(D)に示すこれら波形データD0〜D7の波形メモリ6へのバースト転送書込みを行う。
特許文献1には、波形データをバースト転送する構成が記載されている。
特開2002−140129号公報
しかし、従来の構成によれば、前述のようにFIFOメモリ5に設定バースト長分の波形データが格納されまで波形メモリ6への書き込みを行わないので、外部サンプル時に行われる可能性がある極端に低い周期のサンプリングの場合には、リアルタイムに波形を読み出して表示できないという問題があった。たとえばバーストライト長が8ワードでサンプリング周期が1S/sの場合、8秒以上データ表示が更新されないため、測定作業者はA/D変換器2で変換されたアナログ入力信号Ainの波形を即時に知ることができず、波形が表示されるまで待機することになる。
本発明は、このような問題点に鑑みてなされたものであり、その目的は、低サンプル周期時や外部サンプリングなどの不定期なサンプリングを行う場合において波形を即時に確認できる波形測定装置を実現することにある。
このような問題を解決するため、請求項1記載の発明は、
サンプリングされた波形データをバースト転送によりFIFOメモリから波形メモリに転送格納するように構成された波形測定装置において、
前記FIFOメモリに波形データを取り込むサンプリングクロックの周期を監視する時間監視手段を設け、
この時間監視手段は、前記サンプリングクロックが出力されてからあらかじめ設定された時間内に次のサンプリングクロックが出力されないとき、前記FIFOメモリから前記波形メモリに前記波形データを強制的に書き込むための強制書き込みパルスを出力することを特徴とする。
請求項2記載の発明は、請求項1に記載の波形測定装置において、
前記時間監視手段は、カウンタであることを特徴とする。
請求項3記載の発明は、請求項1に記載の波形測定装置において、
前記時間監視手段は、タイマーであることを特徴とする。
請求項4記載の発明は、請求項1〜3のいずれかに記載の波形測定装置において、
前記波形測定装置は、不定期なサンプリングを行うことを特徴とする。
これらの波形測定装置によれば、低サンプル周期時や外部サンプリングなどの不定期なサンプリングを行う場合において波形を即時に確認できる。
以下、本発明について図面を参照して説明する。図1は本発明の一実施例を示すブロック図であり、図3と共通する部分には同一の符号を付けている。図1において、カウンタ7は、サンプリングクロックの周期を監視する時間監視手段としてもちいられるものであり、サンプリングクロック発生器3から出力されるサンプリングクロックを起点として一定期間次のサンプリングクロックが検出されなかった場合、1ワード(1データ)単位で強制的に書き込みを行うための強制書き込みパルスをFIFOメモリ5に出力する。FIFOメモリ5は、この強制書き込みパルスにしたがって、その時点でFIFOメモリ5に格納バッファリングされている波形データを波形メモリ6へ転送格納する。
これにより、図示しない表示処理部は、波形メモリ6に格納されている波形データに基づき、アナログ入力信号Ainの波形を図示しない表示部に表示させる。
図1の動作を、図2のタイミングチャートを用いて説明する。図2において、(A)はサンプリングクロック発生器3からメモリコントローラ4に入力されるサンプリングクロック、(B)はカウンタ7からFIFOメモリ5に入力される書き込みパルス、(C)はA/D変換器2から変換出力される波形データ、(D)は波形メモリ6に書き込まれる波形データを示している。
A/D変換器2でアナログ入力信号Ainがデジタル信号に変換されて出力される(C)に示す波形データD0〜D7は、(A)に示すサンプリングクロックにしたがって、逐次FIFOメモリ5に格納される。
低速サンプル時、カウンタ7は、サンプリングクロック発生器3から出力されるサンプリングクロックを起点としてカウント動作を開始し、一定期間(たとえば81.92μs)次のサンプリングクロックが検出されなかった場合には、(B)に示す1ワード強制書き込みパルスをFIFOメモリ5に出力する。
FIFOメモリ5は、カウンタ7から入力される強制書き込みパルスにしたがって、その時点でFIFOメモリ5に格納バッファリングされている波形データを波形メモリ6へ転送格納する。このとき、FIFOメモリ5には不定なデータも含まれるが、強制的に書き込む。また、1バースト長分の波形データがFIFOメモリ5にサンプリング格納されるまでは波形メモリ6への書き込みアドレスを進めることはなく、強制書き込みパルスが入力されるごとに波形データを上書きする。
そして、図示しない表示処理部は、波形メモリ6に上書き格納されている波形データに基づき、アナログ入力信号Ainの波形を図示しない表示部に表示させる。これにより、表示部はA/D変換器2から変換出力される最新の波形データを表示することになり、波形表示レートは改善される。
これに対し、たとえば81.92μs以内に次のサンプリングクロックを検出する高サンプル時には、カウンタ7はこの強制書き込みパルスを出力しない。高サンプル時には、FIFOメモリ5は従来と同様のバースト転送を行うことになり、転送効率を下げることなく波形メモリ6に波形データを転送格納できる。
このように、本発明によれば、バースト転送を用いて波形メモリに波形データの格納を行うのにあたり、低サンプリング時には自動的にサンプリングごとに波形データがメモリ転送されるので、従来のバースト長分の波形データがサンプリングされてから波形メモリへ格納する場合に比べてデータ表示レートが向上し、測定作業者はA/D変換器2で変換されたアナログ入力信号Ainの波形を即時に知ることができ、波形が表示されるまでの待機時間がほぼゼロになることから効率よく波形測定が行える。
なお、上記実施例では、カウンタ7が、サンプリングクロック発生器3から出力されるサンプリングクロックを起点として、一定期間次のサンプリングクロックが検出されなかった場合に、1ワード(1データ)単位で強制的に書き込みを行うための強制書き込みパルスをFIFOメモリ5に出力する例を説明したが、カウンタに限るものではなく、サンプリングクロックで再スタートがかかるように構成されていて一定時間のカウントダウンを行いゼロになったら強制書き込みパルスを出力するタイマーなどの時間監視手段であってもよい。
また、上記実施例では一定周期の低速サンプリングについて説明したが、外部サンプリングを行うような不定期なサンプリングを行うときにも有効である。
以上説明したように、本発明によれば、低サンプル周期時や外部サンプリングなどの不定期なサンプリングを行う場合において波形を即時に確認でき、効率よく波形測定を行える波形測定装置が実現できる。
本発明の一実施例を示すブロック図である。 図1の動作を説明するタイミングチャートである。 従来の波形測定装置の一例を示すブロック図である。 図3の動作を説明するタイミングチャートである。
符号の説明
1 アンプ
2 A/D変換器
3 サンプリングクロック発生器
4 メモリコントローラ
5 FIFOメモリ
6 波形メモリ
7 カウンタ(時間監視手段)

Claims (4)

  1. サンプリングされた波形データをバースト転送によりFIFOメモリから波形メモリに転送格納するように構成された波形測定装置において、
    前記FIFOメモリに波形データを取り込むサンプリングクロックの周期を監視する時間監視手段を設け、
    この時間監視手段は、前記サンプリングクロックが出力されてからあらかじめ設定された時間内に次のサンプリングクロックが出力されないとき、前記FIFOメモリから前記波形メモリに前記波形データを強制的に書き込むための強制書き込みパルスを出力することを特徴とする波形測定装置。
  2. 前記時間監視手段は、カウンタであることを特徴とする請求項1記載の波形測定装置。
  3. 前記時間監視手段は、タイマーであることを特徴とする請求項1記載の波形測定装置。
  4. 前記波形測定装置は、不定期なサンプリングを行うことを特徴とする請求項1〜3のいずれかに記載の波形測定装置。
JP2008308105A 2008-12-03 2008-12-03 波形測定装置 Active JP5332560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008308105A JP5332560B2 (ja) 2008-12-03 2008-12-03 波形測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008308105A JP5332560B2 (ja) 2008-12-03 2008-12-03 波形測定装置

Publications (2)

Publication Number Publication Date
JP2010133753A JP2010133753A (ja) 2010-06-17
JP5332560B2 true JP5332560B2 (ja) 2013-11-06

Family

ID=42345195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008308105A Active JP5332560B2 (ja) 2008-12-03 2008-12-03 波形測定装置

Country Status (1)

Country Link
JP (1) JP5332560B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56118139A (en) * 1980-02-25 1981-09-17 Meidensha Electric Mfg Co Ltd Processor for sampling data
JPS60247172A (ja) * 1984-05-23 1985-12-06 Kikusui Denshi Kogyo Kk ストレ−ジオシロスコ−プ

Also Published As

Publication number Publication date
JP2010133753A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
US10656182B2 (en) Method and device for accessing data acquired by digital oscilloscope, and digital oscilloscope
US8543744B2 (en) A/D converter and programmable controller system
EP2624459B1 (en) D/a conversion device, peripheral device, and plc
WO2005020573A1 (ja) データ列のサンプルホールド方法、装置及び半導体集積回路
KR101787824B1 (ko) Fifo 메모리 동작
JP5332560B2 (ja) 波形測定装置
JP5186979B2 (ja) 波形表示装置および波形表示方法
JP2006048767A (ja) 半導体メモリ試験装置
JP6190141B2 (ja) 記録装置、記録方法
US20230047259A1 (en) Measurement device and measurement method
JP2008145336A (ja) センサ検出値モニタ装置
JP5919918B2 (ja) メモリ制御装置及びマスクタイミング制御方法
JP2006053480A (ja) 液晶駆動装置
JP4423280B2 (ja) アナログ出力信号保持装置
JP2007272667A (ja) リングバッファ装置
JP2004361310A (ja) 波形測定装置
JP2005315620A (ja) 波形測定装置
JPH08166409A (ja) 波形記憶装置
JP5158424B2 (ja) 波形測定装置
JP5322519B2 (ja) メモリ制御装置
JP5034440B2 (ja) データ記録装置
JP6127751B2 (ja) 電力変換装置の故障監視装置
JP2882857B2 (ja) データ処理装置
JP2010117243A (ja) 材料試験機のデータ処理装置
JPH04120644A (ja) 記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Ref document number: 5332560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150