JP3544007B2

JP3544007B2 - クロック発振回路を備えた受信機

Info

Publication number: JP3544007B2
Application number: JP26308594A
Authority: JP
Inventors: 和幸天野; 利康高杉
Original assignee: 東洋通信機株式会社
Priority date: 1994-10-03
Filing date: 1994-10-03
Publication date: 2004-07-21
Anticipated expiration: 2019-07-21
Also published as: JPH08102690A

Description

【０００１】
【産業上の利用分野】
本発明は、クロック発振回路を備えた受信機に関し、特に、ＣＰＵ等のロジック回路駆動用のクロック発振回路出力の高調波等が受信機の受信帯域周波数と一致またはその近傍周波数となる場合の不具合を解消することができる受信機に関する。
【０００２】
【従来技術】
クロック発振回路を備えた受信機としては、例えばセルコール受信機をはじめとして、セルラ用無線機や自動車用携帯無線機、あるいはコードレス電話用無線機等多くのものが考えられ、近年においてはほとんどの受信機がＣＰＵを有することから、そのためのシステムクロック発振回路は不可欠のものとなりつつある。
しかし、上記システムクロック出力は多くの高調波を含んでいることから、その成分が受信帯域に混入すると受信機の受信機能の妨害となる。特に、受信機がＰＳＫやＦＳＫ等のデジタルデータ受信機である場合は、上記高調波成分により復調ビットが誤った値となり、データ誤りが頻発することになる。
【０００３】
従来、この不具合を解決するための方法として例えば特開平４−３２０１０２に提案されたものがある。この方法は、システムクロック発振回路の発振周波数を三角波でＦＭ変調することによって単位時間当たりに受信機の妨害となる周波数成分の平均電力を少なくして妨害程度を軽減しようとするものである。
しかしながら、上記特開平４−３２０１０２のようにシステムクロック発振回路出力を三角波等により変調する方法では、三角波発生回路が必要となり回路の複雑化をまねくのみならず、不要な雑音の発生のおそれが生じる問題があった。
【０００４】
【目的】
本発明は、上記事情に鑑みてなされたものであって、ＣＰＵ等のロジック回路駆動用のクロック発振回路出力の高調波等が受信機の受信帯域周波数と一致またはその近傍周波数となる場合の不具合を簡単な構成で解消することができるクロック発振回路を備えた受信機を提供することを目的とする。
【０００５】
【発明の概要】
上記目的を達成するため、本発明は、ロジック回路用のクロック発振回路を備えた受信機において、上記クロック発振回路には発振周波数変更手段を備えると共に、上記受信機がデータ用クロックとして持っている正確に調整されたデータ用基準クロックを用いて上記クロック発振回路の出力周波数を測定し、その測定された出力周波数の整数倍が上記受信機の受信周波数と一致するか否かを判定する周波数測定手段を備え、上記クロック発振回路の出力周波数の整数倍が上記受信周波数と一致する場合、上記クロック発振回路の出力周波数を変更する様にしたことを特徴とする。
【０００６】
【実施例】
以下、図面に示した実施例に基づいて本発明を詳細に説明する。
図１は本発明に係るクロック発振回路を備えた受信機の一実施例の要部ブロック構成図である。
同図において、１はインバータを増幅器として用いたコルピッツ型水晶クロック発振回路であって、インバータ２の入力端とアース間にコンデンサＣ₁ を、また出力端とアース間にバリキャップ（可変客量ダイオード）Ｄ₁ を、インバータ２の入出力端子間に水晶振動子Ｘを接続したものである。
さらに、前記バリキャップＤ₁ の両端には抵抗Ｒを介して制御電圧発生部３が接続され、この制御電圧発生部３には周波数測定回路４が接続され、この周波数測定回路４には受信機５が接続されるようになっている。
【０００７】
上記構成のクロック発振回路を備えた受信機の基本的な動作について以下に説明する。
通常は上記インバータクロック発振回路１のバリキャップＤ₁ には所定の電圧が印加され、所定の発振周波数信号を発生し、図示を省略した波型成形回路や必要に応じて挿入される分周器等によってクロック信号とされ、所望のロジック回路あるいはＣＰＵ等のシステムクロックとして利用される。
また、上記受信機５には図示を省略した受信高周波回路や局部発振回路、混合回路、フィルタ回路、中間周波信号増幅回路、復調回路、符号判定回路等が備えられている。
【０００８】
前記ロジック回路は、例えば受信チャネル制御やページャ等にあっては、フレーム同期受信の制御その他複雑な機能制御を行う。また携帯電話装置等にあっては、マルチセルラゾーン（基地局の選択）や制御信号の解読等を行うこともある。
むしろ近年の無線送受信機にあってはロジック回路とシステムクロック発振回路を備えたものが一般的である。
このようにシステムクロック発振回路を備えた受信機では、発生したクロック信号そのもの、あるいはその高調波が、受信チャネル周波数と一致、またはその近傍の周波数の妨害波となることがある。この場合、受信チャネル信号の受信電界強度が小さいとき、あるいは妨害波レベルが大きいとき、正常な受信を妨げることとなる。
【０００９】
そこで、本発明では、上記周波数測定回路４において、上記受信機５がデータ用クロックとして持っている正確に調整されたデータ用基準クロックを用いて上記システムクロック発振回路１のシステムクロック信号の周波数を測定し、その測定されたシステムクロック信号周波数の整数倍が上記受信チャネル周波数と一致するか否かを判定する。そして、一致した場合には、上記クロック発振回路出力が上記受信機５に妨害を与えたものと判定し、上記周波数測定回路４から出力が発生され、上記制御電圧発生部３に供給される。それにより、上記制御電圧発生部３では上記クロック発振回路１のバリキャップＤ₁ に供給する電圧をわずかに変化させ、クロック発振回路１の発振周波数を変化させる。この発振周波数の変化制御を行えば、クロック発振回路出力の受信機５に対する妨害が解消される。
【００１０】
なお、クロック発振回路の周波数の変化量は、システムクロック周波数の許容周波数偏差以内とすれば問題はない。
さらに、システムクロック発振周波数に周波数偏差の制限がない場合も考えられるから、その場合の変化量は適宜決定することができる。
また、周波数を変化させる方法は、△ｆだけ増加する場合と減ずる場合、さらには変化量△ｆの値についても自由度があるから最初所定量変化させて、上述した受信機の復調出力のビット値の列を判定し、もし、変化した後も受信妨害が有りと判定された場合は、さらに△ｆの量を変更するか、逆方向に変化させて妨害のない周波数を捜査するように構成すればよい。
【００１１】
図２は本発明の変形例を示すブロック構成図であり、周波数測定回路については少し詳細に図示している。
この変形例に示す構成は、インバータクロック発振回路１０が、インバータ２と、その入出力端に接続した水晶振動子Ｘと、コンデンサＣ₁ 、Ｃ₂ とから成り、周波数を変更するための手段としてコンデンサＣ₁ に並列に、コンデンサＣ₃ とバリキャップＤ₂ との直列回路を挿入すると共に、上記バリキャップＤ₂ に抵抗Ｒを介して制御電圧発生部３０の出力電圧を供給するように構成したものである。
【００１２】
また、周波数測定回路４０は、上記システムクロック発振回路１０よりのシステムクロック信号ｆ_CLK1を受信機５０よりのデータ用基準クロックを用いてカウントする周波数カウンタ４１と、上記受信機５０よりの受信チャネルの受信周波数データｆ₂ を上記周波数カウンタ４１よりのカウントされた周波数データｆ₁ で割算する演算部４２と、上記演算部４２よりの演算結果に小数点部がないかあるか（小数点部が０か否か）を判定し、小数点部が０である場合、制御電圧発生部３０に出力を供給する判定部４３とを備える。
また、制御電圧発生部３０はフリップフロップ回路３１を含み、上記周波数測定回路４０の判定部４３の出力によって出力電圧が高電位かまたは低電位になる。
なお、ここで、上記受信機５０に含まれる上記データ用基準クロックの発振回路は、図３に示す様になっている。
【００１３】
次に、図２に示す回路の動作を説明する。
上記周波数測定回路４０の周波数カウンタ４１は、上記システムクロック発振回路１０よりのシステムクロック信号ｆ_CLK1を上記受信機５０のデータ用基準クロック発生回路（図３参照）よりのデータ用基準クロックを用いてカウントし、そのカウント周波数データｆ₁ が上記演算部４２へ供給される。上記演算部４２は、上記受信機５０よりの受信チャネルの受信周波数データｆ₂ を上記周波数カウンタ４１よりのカウントされた周波数データｆ₁ で割算し、その演算結果が上記判定部４３へ供給される。
【００１４】
上記判定部４３は、上記演算結果に小数点部があるか否か、すなわち、上記システムクロック信号ｆ_CLK1の周波数の整数倍が上記受信周波数データｆ₂ の周波数と不一致か否かが判定され、上記小数点部がない場合、上記システムクロック信号ｆ_CLK1の周波数の整数倍が上記受信周波数データｆ₂ の周波数と一致して上記クロック発振回路出力が上記受信機５０に妨害を与えたものと判定し、上記制御電圧発生部３０のフリップフロップ回路３１へ出力を供給する。
【００１５】
これにより、上記フリップフロップ回路３１の出力がわずかに変化し、上記クロック発振回路１０の発振周波数が変化する。従って、上記クロック発振回路出力の受信機５０に対する妨害が解消される。
上記インバータ発振回路１０の出力が受信機５０の妨害波となる例としては、例えば、受信周波数がｆ_CH、受信帯域幅がｆ_BW、システムクロック周波数がｆ₁ とすると、
ｆ_CH−ｆ_BW／２≦Ｎ・ｆ₁ ≦ｆ_CH＋ｆ_BW／２ …（１）
の関係にある場合に妨害波となり、受信障害を生ずることがある。
【００１６】
受信妨害となるとき、上述した制御によってシステムクロック周波数を変更すれば、妨害を回避することができる。
なお、以上本発明の一実施例について説明したが、本発明の実施にあたってはこの例に限らず手段の変形が可能であって、システムクロック発振回路はインバータ回路に限らず周波数を可変できる種々の発振回路に置換することができる。また、上記実施例の判定部４３においては、小数点が０であるか否かで判定を行っていたが、０に近い所定範囲内にあるか否かで上記判定を行う様にしても良い。
【００１７】
【発明の効果】
本発明は以上説明したように構成し、かつ、制御するので、クロック発振回路を有する受信機において、クロック発振回路出力が受信機の妨害波となる不具合を回避し、常に正常な受信が可能となる。
【図面の簡単な説明】
【図１】本発明によるクロック発振回路を備えた受信機の一実施例を示す概略ブロック構成図である。
【図２】図１に示した受信機の変形例の回路構成図である。
【図３】図２に示した受信機のデータ用基準クロック発生回路を示す図である。
【符号の説明】
１、１０…システムクロック発振回路、２…インバータ、
３、３０…制御電圧発生部、４、４０…周波数測定回路、
５、５０…受信機、３１…フリップフロップ回路、
４１…周波数カウンタ、４２…演算部、
４３…判定部、Ｃ₁ 、Ｃ₂ 、Ｃ₃ …コンデンサ、
Ｄ₁ 、Ｄ₂ …バリキャップ、Ｒ…抵抗、

Claims

ロジック回路用のクロック発振回路を備えた受信機において、
上記クロック発振回路には発振周波数変更手段を備えると共に、上記受信機がデータ用クロックとして持っている正確に調整されたデータ用基準クロックを用いて上記クロック発振回路の出力周波数を測定し、その測定された出力周波数の整数倍が上記受信機の受信周波数と一致するか否かを判定する周波数測定手段を備え、
上記クロック発振回路の出力周波数の整数倍が上記受信周波数と一致する場合、上記クロック発振回路の出力周波数を変更する様にしたことを特徴とするクロック発振回路を備えた受信機。
ロジック回路用クロック発振回路を備え、ＦＳＫまたはＰＳＫ等のデジタル符号を受信可能な受信機において、
上記クロック発振回路には発振周波数変更手段を備えると共に、上記受信機がデータ用クロックとして持っている正確に調整されたデータ用基準クロックを用いて上記クロック発振回路の出力周波数をカウントする周波数カウンタと、上記受信機の受信周波数を上記周波数カウンタによりカウントされた出力周波数で割算する演算部と、上記演算部の演算結果に小数点部があるかないかを判定する判定部とを備え、
上記演算結果に小数点部がない場合、上記クロック発振回路の出力周波数を変更することを特徴とするクロック発振回路を備えた受信機。