JPH08102690A - クロック発振回路を備えた受信機 - Google Patents
クロック発振回路を備えた受信機Info
- Publication number
- JPH08102690A JPH08102690A JP26308594A JP26308594A JPH08102690A JP H08102690 A JPH08102690 A JP H08102690A JP 26308594 A JP26308594 A JP 26308594A JP 26308594 A JP26308594 A JP 26308594A JP H08102690 A JPH08102690 A JP H08102690A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- clock
- receiver
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵ等のロジック回路駆動用のクロック発
振回路出力の高調波等が受信機の受信帯域周波数と一致
またはその近傍周波数となる場合の不具合を解消するこ
とができるクロック発振回路を備えた受信機を提供す
る。 【構成】 ロジック回路用のクロック発振回路を備えた
受信機において、上記クロック発振回路には発振周波数
変更手段を備えると共に、上記受信機がデータ用クロッ
クとして持っている正確に調整されたデータ用基準クロ
ックを用いて上記クロック発振回路の出力周波数を測定
し、その測定された出力周波数の整数倍が上記受信機の
受信周波数と一致するか否かを判定する周波数測定手段
を備え、上記クロック発振回路の出力周波数の整数倍が
上記受信周波数と一致する場合、上記クロック発振回路
の出力周波数を変更する様にした構成となっている。
振回路出力の高調波等が受信機の受信帯域周波数と一致
またはその近傍周波数となる場合の不具合を解消するこ
とができるクロック発振回路を備えた受信機を提供す
る。 【構成】 ロジック回路用のクロック発振回路を備えた
受信機において、上記クロック発振回路には発振周波数
変更手段を備えると共に、上記受信機がデータ用クロッ
クとして持っている正確に調整されたデータ用基準クロ
ックを用いて上記クロック発振回路の出力周波数を測定
し、その測定された出力周波数の整数倍が上記受信機の
受信周波数と一致するか否かを判定する周波数測定手段
を備え、上記クロック発振回路の出力周波数の整数倍が
上記受信周波数と一致する場合、上記クロック発振回路
の出力周波数を変更する様にした構成となっている。
Description
【０００１】
【産業上の利用分野】本発明は、クロック発振回路を備
えた受信機に関し、特に、ＣＰＵ等のロジック回路駆動
用のクロック発振回路出力の高調波等が受信機の受信帯
域周波数と一致またはその近傍周波数となる場合の不具
合を解消することができる受信機に関する。
えた受信機に関し、特に、ＣＰＵ等のロジック回路駆動
用のクロック発振回路出力の高調波等が受信機の受信帯
域周波数と一致またはその近傍周波数となる場合の不具
合を解消することができる受信機に関する。
【０００２】
【従来技術】クロック発振回路を備えた受信機として
は、例えばセルコール受信機をはじめとして、セルラ用
無線機や自動車用携帯無線機、あるいはコードレス電話
用無線機等多くのものが考えられ、近年においてはほと
んどの受信機がＣＰＵを有することから、そのためのシ
ステムクロック発振回路は不可欠のものとなりつつあ
る。しかし、上記システムクロック出力は多くの高調波
を含んでいることから、その成分が受信帯域に混入する
と受信機の受信機能の妨害となる。特に、受信機がＰＳ
ＫやＦＳＫ等のデジタルデータ受信機である場合は、上
記高調波成分により復調ビットが誤った値となり、デー
タ誤りが頻発することになる。
は、例えばセルコール受信機をはじめとして、セルラ用
無線機や自動車用携帯無線機、あるいはコードレス電話
用無線機等多くのものが考えられ、近年においてはほと
んどの受信機がＣＰＵを有することから、そのためのシ
ステムクロック発振回路は不可欠のものとなりつつあ
る。しかし、上記システムクロック出力は多くの高調波
を含んでいることから、その成分が受信帯域に混入する
と受信機の受信機能の妨害となる。特に、受信機がＰＳ
ＫやＦＳＫ等のデジタルデータ受信機である場合は、上
記高調波成分により復調ビットが誤った値となり、デー
タ誤りが頻発することになる。
【０００３】従来、この不具合を解決するための方法と
して例えば特開平４−３２０１０２に提案されたものが
ある。この方法は、システムクロック発振回路の発振周
波数を三角波でＦＭ変調することによって単位時間当た
りに受信機の妨害となる周波数成分の平均電力を少なく
して妨害程度を軽減しようとするものである。しかしな
がら、上記特開平４−３２０１０２のようにシステムク
ロック発振回路出力を三角波等により変調する方法で
は、三角波発生回路が必要となり回路の複雑化をまねく
のみならず、不要な雑音の発生のおそれが生じる問題が
あった。
して例えば特開平４−３２０１０２に提案されたものが
ある。この方法は、システムクロック発振回路の発振周
波数を三角波でＦＭ変調することによって単位時間当た
りに受信機の妨害となる周波数成分の平均電力を少なく
して妨害程度を軽減しようとするものである。しかしな
がら、上記特開平４−３２０１０２のようにシステムク
ロック発振回路出力を三角波等により変調する方法で
は、三角波発生回路が必要となり回路の複雑化をまねく
のみならず、不要な雑音の発生のおそれが生じる問題が
あった。
【０００４】
【目的】本発明は、上記事情に鑑みてなされたものであ
って、ＣＰＵ等のロジック回路駆動用のクロック発振回
路出力の高調波等が受信機の受信帯域周波数と一致また
はその近傍周波数となる場合の不具合を簡単な構成で解
消することができるクロック発振回路を備えた受信機を
提供することを目的とする。
って、ＣＰＵ等のロジック回路駆動用のクロック発振回
路出力の高調波等が受信機の受信帯域周波数と一致また
はその近傍周波数となる場合の不具合を簡単な構成で解
消することができるクロック発振回路を備えた受信機を
提供することを目的とする。
【０００５】
【発明の概要】上記目的を達成するため、本発明は、ロ
ジック回路用のクロック発振回路を備えた受信機におい
て、上記クロック発振回路には発振周波数変更手段を備
えると共に、上記受信機がデータ用クロックとして持っ
ている正確に調整されたデータ用基準クロックを用いて
上記クロック発振回路の出力周波数を測定し、その測定
された出力周波数の整数倍が上記受信機の受信周波数と
一致するか否かを判定する周波数測定手段を備え、上記
クロック発振回路の出力周波数の整数倍が上記受信周波
数と一致する場合、上記クロック発振回路の出力周波数
を変更する様にしたことを特徴とする。
ジック回路用のクロック発振回路を備えた受信機におい
て、上記クロック発振回路には発振周波数変更手段を備
えると共に、上記受信機がデータ用クロックとして持っ
ている正確に調整されたデータ用基準クロックを用いて
上記クロック発振回路の出力周波数を測定し、その測定
された出力周波数の整数倍が上記受信機の受信周波数と
一致するか否かを判定する周波数測定手段を備え、上記
クロック発振回路の出力周波数の整数倍が上記受信周波
数と一致する場合、上記クロック発振回路の出力周波数
を変更する様にしたことを特徴とする。
【０００６】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１は本発明に係るクロック発振回
路を備えた受信機の一実施例の要部ブロック構成図であ
る。同図において、１はインバータを増幅器として用い
たコルピッツ型水晶クロック発振回路であって、インバ
ータ２の入力端とアース間にコンデンサＣ1 を、また出
力端とアース間にバリキャップ（可変客量ダイオード）
Ｄ1 を、インバータ２の入出力端子間に水晶振動子Ｘを
接続したものである。さらに、前記バリキャップＤ1 の
両端には抵抗Ｒを介して制御電圧発生部３が接続され、
この制御電圧発生部３には周波数測定回路４が接続さ
れ、この周波数測定回路４には受信機５が接続されるよ
うになっている。
を詳細に説明する。図１は本発明に係るクロック発振回
路を備えた受信機の一実施例の要部ブロック構成図であ
る。同図において、１はインバータを増幅器として用い
たコルピッツ型水晶クロック発振回路であって、インバ
ータ２の入力端とアース間にコンデンサＣ1 を、また出
力端とアース間にバリキャップ（可変客量ダイオード）
Ｄ1 を、インバータ２の入出力端子間に水晶振動子Ｘを
接続したものである。さらに、前記バリキャップＤ1 の
両端には抵抗Ｒを介して制御電圧発生部３が接続され、
この制御電圧発生部３には周波数測定回路４が接続さ
れ、この周波数測定回路４には受信機５が接続されるよ
うになっている。
【０００７】上記構成のクロック発振回路を備えた受信
機の基本的な動作について以下に説明する。通常は上記
インバータクロック発振回路１のバリキャップＤ1 には
所定の電圧が印加され、所定の発振周波数信号を発生
し、図示を省略した波型成形回路や必要に応じて挿入さ
れる分周器等によってクロック信号とされ、所望のロジ
ック回路あるいはＣＰＵ等のシステムクロックとして利
用される。また、上記受信機５には図示を省略した受信
高周波回路や局部発振回路、混合回路、フィルタ回路、
中間周波信号増幅回路、復調回路、符号判定回路等が備
えられている。
機の基本的な動作について以下に説明する。通常は上記
インバータクロック発振回路１のバリキャップＤ1 には
所定の電圧が印加され、所定の発振周波数信号を発生
し、図示を省略した波型成形回路や必要に応じて挿入さ
れる分周器等によってクロック信号とされ、所望のロジ
ック回路あるいはＣＰＵ等のシステムクロックとして利
用される。また、上記受信機５には図示を省略した受信
高周波回路や局部発振回路、混合回路、フィルタ回路、
中間周波信号増幅回路、復調回路、符号判定回路等が備
えられている。
【０００８】前記ロジック回路は、例えば受信チャネル
制御やページャ等にあっては、フレーム同期受信の制御
その他複雑な機能制御を行う。また携帯電話装置等にあ
っては、マルチセルラゾーン（基地局の選択）や制御信
号の解読等を行うこともある。むしろ近年の無線送受信
機にあってはロジック回路とシステムクロック発振回路
を備えたものが一般的である。このようにシステムクロ
ック発振回路を備えた受信機では、発生したクロック信
号そのもの、あるいはその高調波が、受信チャネル周波
数と一致、またはその近傍の周波数の妨害波となること
がある。この場合、受信チャネル信号の受信電界強度が
小さいとき、あるいは妨害波レベルが大きいとき、正常
な受信を妨げることとなる。
制御やページャ等にあっては、フレーム同期受信の制御
その他複雑な機能制御を行う。また携帯電話装置等にあ
っては、マルチセルラゾーン（基地局の選択）や制御信
号の解読等を行うこともある。むしろ近年の無線送受信
機にあってはロジック回路とシステムクロック発振回路
を備えたものが一般的である。このようにシステムクロ
ック発振回路を備えた受信機では、発生したクロック信
号そのもの、あるいはその高調波が、受信チャネル周波
数と一致、またはその近傍の周波数の妨害波となること
がある。この場合、受信チャネル信号の受信電界強度が
小さいとき、あるいは妨害波レベルが大きいとき、正常
な受信を妨げることとなる。
【０００９】そこで、本発明では、上記周波数測定回路
４において、上記受信機５がデータ用クロックとして持
っている正確に調整されたデータ用基準クロックを用い
て上記システムクロック発振回路１のシステムクロック
信号の周波数を測定し、その測定されたシステムクロッ
ク信号周波数の整数倍が上記受信チャネル周波数と一致
するか否かを判定する。そして、一致した場合には、上
記クロック発振回路出力が上記受信機５に妨害を与えた
ものと判定し、上記周波数測定回路４から出力が発生さ
れ、上記制御電圧発生部３に供給される。それにより、
上記制御電圧発生部３では上記クロック発振回路１のバ
リキャップＤ1 に供給する電圧をわずかに変化させ、ク
ロック発振回路１の発振周波数を変化させる。この発振
周波数の変化制御を行えば、クロック発振回路出力の受
信機５に対する妨害が解消される。
４において、上記受信機５がデータ用クロックとして持
っている正確に調整されたデータ用基準クロックを用い
て上記システムクロック発振回路１のシステムクロック
信号の周波数を測定し、その測定されたシステムクロッ
ク信号周波数の整数倍が上記受信チャネル周波数と一致
するか否かを判定する。そして、一致した場合には、上
記クロック発振回路出力が上記受信機５に妨害を与えた
ものと判定し、上記周波数測定回路４から出力が発生さ
れ、上記制御電圧発生部３に供給される。それにより、
上記制御電圧発生部３では上記クロック発振回路１のバ
リキャップＤ1 に供給する電圧をわずかに変化させ、ク
ロック発振回路１の発振周波数を変化させる。この発振
周波数の変化制御を行えば、クロック発振回路出力の受
信機５に対する妨害が解消される。
【００１０】なお、クロック発振回路の周波数の変化量
は、システムクロック周波数の許容周波数偏差以内とす
れば問題はない。さらに、システムクロック発振周波数
に周波数偏差の制限がない場合も考えられるから、その
場合の変化量は適宜決定することができる。また、周波
数を変化させる方法は、△ｆだけ増加する場合と減ずる
場合、さらには変化量△ｆの値についても自由度がある
から最初所定量変化させて、上述した受信機の復調出力
のビット値の列を判定し、もし、変化した後も受信妨害
が有りと判定された場合は、さらに△ｆの量を変更する
か、逆方向に変化させて妨害のない周波数を捜査するよ
うに構成すればよい。
は、システムクロック周波数の許容周波数偏差以内とす
れば問題はない。さらに、システムクロック発振周波数
に周波数偏差の制限がない場合も考えられるから、その
場合の変化量は適宜決定することができる。また、周波
数を変化させる方法は、△ｆだけ増加する場合と減ずる
場合、さらには変化量△ｆの値についても自由度がある
から最初所定量変化させて、上述した受信機の復調出力
のビット値の列を判定し、もし、変化した後も受信妨害
が有りと判定された場合は、さらに△ｆの量を変更する
か、逆方向に変化させて妨害のない周波数を捜査するよ
うに構成すればよい。
【００１１】図２は本発明の変形例を示すブロック構成
図であり、周波数測定回路については少し詳細に図示し
ている。この変形例に示す構成は、インバータクロック
発振回路１０が、インバータ２と、その入出力端に接続
した水晶振動子Ｘと、コンデンサＣ1 、Ｃ2 とから成
り、周波数を変更するための手段としてコンデンサＣ1
に並列に、コンデンサＣ3とバリキャップＤ2 との直列
回路を挿入すると共に、上記バリキャップＤ2 に抵抗Ｒ
を介して制御電圧発生部３０の出力電圧を供給するよう
に構成したものである。
図であり、周波数測定回路については少し詳細に図示し
ている。この変形例に示す構成は、インバータクロック
発振回路１０が、インバータ２と、その入出力端に接続
した水晶振動子Ｘと、コンデンサＣ1 、Ｃ2 とから成
り、周波数を変更するための手段としてコンデンサＣ1
に並列に、コンデンサＣ3とバリキャップＤ2 との直列
回路を挿入すると共に、上記バリキャップＤ2 に抵抗Ｒ
を介して制御電圧発生部３０の出力電圧を供給するよう
に構成したものである。
【００１２】また、周波数測定回路４０は、上記システ
ムクロック発振回路１０よりのシステムクロック信号ｆ
CLK1を受信機５０よりのデータ用基準クロックを用いて
カウントする周波数カウンタ４１と、上記受信機５０よ
りの受信チャネルの受信周波数データｆ2 を上記周波数
カウンタ４１よりのカウントされた周波数データｆ1で
割算する演算部４２と、上記演算部４２よりの演算結果
に小数点部がないかあるか（小数点部が０か否か）を判
定し、小数点部が０である場合、制御電圧発生部３０に
出力を供給する判定部４３とを備える。また、制御電圧
発生部３０はフリップフロップ回路３１を含み、上記周
波数測定回路４０の判定部４３の出力によって出力電圧
が高電位かまたは低電位になる。なお、ここで、上記受
信機５０に含まれる上記データ用基準クロックの発振回
路は、図３に示す様になっている。
ムクロック発振回路１０よりのシステムクロック信号ｆ
CLK1を受信機５０よりのデータ用基準クロックを用いて
カウントする周波数カウンタ４１と、上記受信機５０よ
りの受信チャネルの受信周波数データｆ2 を上記周波数
カウンタ４１よりのカウントされた周波数データｆ1で
割算する演算部４２と、上記演算部４２よりの演算結果
に小数点部がないかあるか（小数点部が０か否か）を判
定し、小数点部が０である場合、制御電圧発生部３０に
出力を供給する判定部４３とを備える。また、制御電圧
発生部３０はフリップフロップ回路３１を含み、上記周
波数測定回路４０の判定部４３の出力によって出力電圧
が高電位かまたは低電位になる。なお、ここで、上記受
信機５０に含まれる上記データ用基準クロックの発振回
路は、図３に示す様になっている。
【００１３】次に、図２に示す回路の動作を説明する。
上記周波数測定回路４０の周波数カウンタ４１は、上記
システムクロック発振回路１０よりのシステムクロック
信号ｆCLK1を上記受信機５０のデータ用基準クロック発
生回路（図３参照）よりのデータ用基準クロックを用い
てカウントし、そのカウント周波数データｆ1 が上記演
算部４２へ供給される。上記演算部４２は、上記受信機
５０よりの受信チャネルの受信周波数データｆ2 を上記
周波数カウンタ４１よりのカウントされた周波数データ
ｆ1 で割算し、その演算結果が上記判定部４３へ供給さ
れる。
上記周波数測定回路４０の周波数カウンタ４１は、上記
システムクロック発振回路１０よりのシステムクロック
信号ｆCLK1を上記受信機５０のデータ用基準クロック発
生回路（図３参照）よりのデータ用基準クロックを用い
てカウントし、そのカウント周波数データｆ1 が上記演
算部４２へ供給される。上記演算部４２は、上記受信機
５０よりの受信チャネルの受信周波数データｆ2 を上記
周波数カウンタ４１よりのカウントされた周波数データ
ｆ1 で割算し、その演算結果が上記判定部４３へ供給さ
れる。
【００１４】上記判定部４３は、上記演算結果に小数点
部があるか否か、すなわち、上記システムクロック信号
ｆCLK1の周波数の整数倍が上記受信周波数データｆ2 の
周波数と不一致か否かが判定され、上記小数点部がない
場合、上記システムクロック信号ｆCLK1の周波数の整数
倍が上記受信周波数データｆ2 の周波数と一致して上記
クロック発振回路出力が上記受信機５０に妨害を与えた
ものと判定し、上記制御電圧発生部３０のフリップフロ
ップ回路３１へ出力を供給する。
部があるか否か、すなわち、上記システムクロック信号
ｆCLK1の周波数の整数倍が上記受信周波数データｆ2 の
周波数と不一致か否かが判定され、上記小数点部がない
場合、上記システムクロック信号ｆCLK1の周波数の整数
倍が上記受信周波数データｆ2 の周波数と一致して上記
クロック発振回路出力が上記受信機５０に妨害を与えた
ものと判定し、上記制御電圧発生部３０のフリップフロ
ップ回路３１へ出力を供給する。
【００１５】これにより、上記フリップフロップ回路３
１の出力がわずかに変化し、上記クロック発振回路１０
の発振周波数が変化する。従って、上記クロック発振回
路出力の受信機５０に対する妨害が解消される。上記イ
ンバータ発振回路１０の出力が受信機５０の妨害波とな
る例としては、例えば、受信周波数がｆCH、受信帯域幅
がｆBW、システムクロック周波数がｆ1とすると、 ｆCH−ｆBW／２≦Ｎ・ｆ1 ≦ｆCH＋ｆBW／２ …（１） の関係にある場合に妨害波となり、受信障害を生ずるこ
とがある。
１の出力がわずかに変化し、上記クロック発振回路１０
の発振周波数が変化する。従って、上記クロック発振回
路出力の受信機５０に対する妨害が解消される。上記イ
ンバータ発振回路１０の出力が受信機５０の妨害波とな
る例としては、例えば、受信周波数がｆCH、受信帯域幅
がｆBW、システムクロック周波数がｆ1とすると、 ｆCH−ｆBW／２≦Ｎ・ｆ1 ≦ｆCH＋ｆBW／２ …（１） の関係にある場合に妨害波となり、受信障害を生ずるこ
とがある。
【００１６】受信妨害となるとき、上述した制御によっ
てシステムクロック周波数を変更すれば、妨害を回避す
ることができる。なお、以上本発明の一実施例について
説明したが、本発明の実施にあたってはこの例に限らず
手段の変形が可能であって、システムクロック発振回路
はインバータ回路に限らず周波数を可変できる種々の発
振回路に置換することができる。また、上記実施例の判
定部４３においては、小数点が０であるか否かで判定を
行っていたが、０に近い所定範囲内にあるか否かで上記
判定を行う様にしても良い。
てシステムクロック周波数を変更すれば、妨害を回避す
ることができる。なお、以上本発明の一実施例について
説明したが、本発明の実施にあたってはこの例に限らず
手段の変形が可能であって、システムクロック発振回路
はインバータ回路に限らず周波数を可変できる種々の発
振回路に置換することができる。また、上記実施例の判
定部４３においては、小数点が０であるか否かで判定を
行っていたが、０に近い所定範囲内にあるか否かで上記
判定を行う様にしても良い。
【００１７】
【発明の効果】本発明は以上説明したように構成し、か
つ、制御するので、クロック発振回路を有する受信機に
おいて、クロック発振回路出力が受信機の妨害波となる
不具合を回避し、常に正常な受信が可能となる。
つ、制御するので、クロック発振回路を有する受信機に
おいて、クロック発振回路出力が受信機の妨害波となる
不具合を回避し、常に正常な受信が可能となる。
【図１】本発明によるクロック発振回路を備えた受信機
の一実施例を示す概略ブロック構成図である。
の一実施例を示す概略ブロック構成図である。
【図２】図１に示した受信機の変形例の回路構成図であ
る。
る。
【図３】図２に示した受信機のデータ用基準クロック発
生回路を示す図である。
生回路を示す図である。
１、１０…システムクロック発振回路、 ２…インバ
ータ、３、３０…制御電圧発生部、 ４、
４０…周波数測定回路、５、５０…受信機、
３１…フリップフロップ回路、４１…周波
数カウンタ、 ４２…演算部、４３…
判定部、 Ｃ1 、Ｃ2 、Ｃ3
…コンデンサ、Ｄ1 、Ｄ2 …バリキャップ、
Ｒ…抵抗、
ータ、３、３０…制御電圧発生部、 ４、
４０…周波数測定回路、５、５０…受信機、
３１…フリップフロップ回路、４１…周波
数カウンタ、 ４２…演算部、４３…
判定部、 Ｃ1 、Ｃ2 、Ｃ3
…コンデンサ、Ｄ1 、Ｄ2 …バリキャップ、
Ｒ…抵抗、
Claims (2)
- 【請求項１】 ロジック回路用のクロック発振回路を備
えた受信機において、上記クロック発振回路には発振周
波数変更手段を備えると共に、上記受信機がデータ用ク
ロックとして持っている正確に調整されたデータ用基準
クロックを用いて上記クロック発振回路の出力周波数を
測定し、その測定された出力周波数の整数倍が上記受信
機の受信周波数と一致するか否かを判定する周波数測定
手段を備え、上記クロック発振回路の出力周波数の整数
倍が上記受信周波数と一致する場合、上記クロック発振
回路の出力周波数を変更する様にしたことを特徴とする
クロック発振回路を備えた受信機。 - 【請求項２】 ロジック回路用クロック発振回路を備
え、ＦＳＫまたはＰＳＫ等のデジタル符号を受信可能な
受信機において、上記クロック発振回路には発振周波数
変更手段を備えると共に、上記受信機がデータ用クロッ
クとして持っている正確に調整されたデータ用基準クロ
ックを用いて上記クロック発振回路の出力周波数をカウ
ントする周波数カウンタと、上記受信機の受信周波数を
上記周波数カウンタによりカウントされた出力周波数で
割算する演算部と、上記演算部の演算結果に小数点部が
あるかないかを判定する判定部とを備え、上記演算結果
に小数点部がある場合、上記クロック発振回路の出力周
波数を変更することを特徴とするクロック発振回路を備
えた受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26308594A JP3544007B2 (ja) | 1994-10-03 | 1994-10-03 | クロック発振回路を備えた受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26308594A JP3544007B2 (ja) | 1994-10-03 | 1994-10-03 | クロック発振回路を備えた受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08102690A true JPH08102690A (ja) | 1996-04-16 |
| JP3544007B2 JP3544007B2 (ja) | 2004-07-21 |
Family
ID=17384627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26308594A Expired - Fee Related JP3544007B2 (ja) | 1994-10-03 | 1994-10-03 | クロック発振回路を備えた受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544007B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328186A (ja) * | 2004-05-12 | 2005-11-24 | Sony Corp | 受信装置、そのデータ処理方法およびプログラム |
-
1994
- 1994-10-03 JP JP26308594A patent/JP3544007B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328186A (ja) * | 2004-05-12 | 2005-11-24 | Sony Corp | 受信装置、そのデータ処理方法およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3544007B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3311794B2 (ja) | デジタル無線電話機において異なる周波数の信号を発生する方法 | |
| CA2156269C (en) | Frequency synthesizer | |
| KR970009902B1 (ko) | 합성 장치를 갖춘 무선 선택 호출 수신 장치 | |
| TW307957B (ja) | ||
| JPS63290414A (ja) | 自動車電話装置 | |
| JP3186500B2 (ja) | 無線装置及び無線装置の調整方法 | |
| JPH04361433A (ja) | 無線電話機における周波数源回路 | |
| US6240147B1 (en) | Auto frequency control apparatus | |
| US6735428B1 (en) | Wireless communication apparatus | |
| JP3825540B2 (ja) | 受信機および送受信機 | |
| JPH08102690A (ja) | クロック発振回路を備えた受信機 | |
| US7046968B2 (en) | Frequency correcting method for cellular phone terminal | |
| JP3593159B2 (ja) | クロック発振回路を備えた受信機 | |
| JPH09130291A (ja) | デュアルモード携帯電話端末のクロック分配方式 | |
| KR940007040B1 (ko) | 무선전화기의 전압 제어 온도보상형 발진기의 안정화회로 및 방법 | |
| JP3282682B2 (ja) | 移動電話機 | |
| JP3539443B2 (ja) | クロック発振回路を備えた受信機 | |
| JPH06268551A (ja) | シンセサイザ回路 | |
| JP2506027B2 (ja) | Ａｆｃ回路 | |
| JP3302301B2 (ja) | Ｐｌｌ発振器 | |
| JP2752850B2 (ja) | 受信機 | |
| JPS5834051B2 (ja) | 電子同調装置 | |
| KR100387068B1 (ko) | 이동 통신 단말기의 위상 동기 루프 | |
| JPH0846544A (ja) | 移動無線装置 | |
| KR950007491B1 (ko) | 셀룰라 무선통신 단말기의 주파수 안정화 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040331 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |