JP3538968B2 - 薄膜構造体の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、薄膜構造体の製造方
法に係り、例えば、半導体基板上に薄膜よりなる梁部が
形成され、この梁部の変位により加速度やヨーレートや
振動等の力学量を検出する半導体力学量センサの製造に
好適なものである。

【０００２】

【従来の技術】近年、半導体加速度センサの小型化、低
価格化の要望が高まっている。このために、特表平４−
５０４００３号公報にてポリシリコンを電極として用い
た差動容量式半導体加速度センサが示されている。この
種のセンサを図３３，３４を用いて説明する。図３３に
センサの平面図を示すとともに、図３４に図３３のＣ−
Ｃ断面図を示す。

【０００３】シリコン基板１１５の上方には所定間隔を
隔てて梁構造の可動部１１６が配置されている。ポリシ
リコン薄膜よりなる可動部１１６は、梁部１２１，１２
２と重り部１２３と可動電極部１２４とからなる。可動
部１１６は、アンカー部１１７，１１８，１１９，１２
０にてシリコン基板１１５の上面に固定されている。つ
まり、アンカー部１１７，１１８，１１９，１２０から
梁部１２１，１２２が延設され、この梁部１２１，１２
２に重り部１２３が支持されている。この重り部１２３
には可動電極部１２４が突設されている。一方、シリコ
ン基板１１５上には、１つの可動電極部１２４に対し固
定電極１２５が２つ対向するように配置されている。そ
して、シリコン基板１１５の表面に平行な方向（図３３
にＸで示す）に加速度が加わった場合、可動電極部１２
４と固定電極１２５との間の静電容量において片側の静
電容量は増え、もう一方は減る構造となっている。

【０００４】このセンサの製造は、図３５に示すよう
に、シリコン基板１１５の上にシリコン酸化膜等の犠牲
層１２６を形成するとともに犠牲層１２６におけるアン
カー部となる箇所に開口部１２７を形成する。その後、
図３６に示すように、犠牲層１２６の上に可動部１１６
となるポリシリコン薄膜１２８を成膜し、所望のパター
ン形状にする。引き続き、図３７に示すように、エッチ
ング液にて可動部形成領域のポリシリコン薄膜１２８の
下の犠牲層１２６を除去し、可動部１１６をシリコン基
板１１５の上方に所定間隔を隔てて配置する。

【０００５】

【発明が解決しようとする課題】ところが、図３８に示
すように、可動部１１６となるポリシリコン薄膜１２８
には成膜時に犠牲層１２６の界面から実線にて示す内部
応力σが発生し膜厚方向に徐々に内部応力σが変化す
る。その結果、ポリシリコン薄膜１２８の膜厚方向に内
部応力分布が存在し、犠牲層エッチング後の可動部１１
６が反ってしまう。つまり、図３３に示すように、可動
電極部１２４は重り部１２３を固定端とした片持ち梁構
造となっており、膜厚方向に内部応力分布が存在するこ
とにより可動電極部１２４が反ってしまう。その結果、
可動電極部１２４と固定電極１２５とを精度よく対向配
置することができなかった。又、重り部１２３も膜厚方
向に内部応力分布が存在することにより反りが発生して
しまう。その結果、この重り部１２３から突出する可動
電極部１２４も変位してしまい可動電極部１２４と固定
電極１２５とを精度よく対向配置することができなかっ
た。

【０００６】このような薄膜構造体の膜厚方向の内部応
力を小さくする一般的な手法として、薄膜構造体を長時
間高温で熱処理（例えば、１１５０℃、２４時間）する
ことが行われている。しかしながら、この方法ではシリ
コン基板１１５における可動部１１６の周辺に設けた周
辺回路を構成するトランジスタ等にダメージを与えてし
まう等の理由によりＩＣプロセスと整合せず、半導体加
速度センサに適用することは実用的でなかった。

【０００７】そこで、この発明の目的は、基板上に所定
間隔を隔てて配置された薄膜を、容易に所望の形状にす
ることができる薄膜構造体の製造方法を提供することに
ある。

【０００８】

【課題を解決するための手段】薄膜の成膜の際には、図
３８に示すように、膜厚方向に内部応力の分布σ_z1が存
在しており、前述の長時間高温で熱処理（例えば、１１
５０℃、２４時間）することにより膜厚方向に内部応力
σがほぼ一定となる分布σ_z2を得ている。しかし、本発
明者らは、必ずしも内部応力σが一定となる分布σ_z2と
しなくても、反りを低減することは可能であると考え
た。つまり、反りは薄膜に働く曲げモーメントにて決定
され、曲げモーメントを低減させることが反りの低減に
つながり、曲げモーメントの低減のためには、表面付近
の局部的な応力を変化させればよい。

【０００９】そこで、請求項１に記載の発明は、基板
と、前記基板の上方において下側に配置された犠牲層の
除去により所定の間隔を隔てて配置された薄膜とを備え
た薄膜構造体の製造方法であって、前記基板上に犠牲層
を形成する工程と、当該犠牲層上に薄膜を成膜し、この
薄膜を所望のパターンにエッチングする工程と、前記基
板上に金属配線を形成する工程と、前記薄膜を所望のパ
ターンにエッチングした後、この薄膜に対する応力調整
物質の導入により、薄膜の厚さ方向に存在する応力の分
布の一部を変更して応力分布を調整する工程と、前記応
力分布を調整した後、前記犠牲層をエッチング除去する
工程と、前記薄膜の応力分布を調整する工程の後に、前
記半導体力学量センサの最高使用温度より高く、前記金
属配線のシンタ温度以下の温度でアニールする工程とを
備えたことを特徴とする薄膜構造体の製造方法をその要
旨とする。

【００１０】

【００１１】

【００１２】

【００１３】

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】請求項２に記載の発明は、請求項１に記載
の発明における前記アニールを、前記犠牲層のエッチン
グ除去の前に行う薄膜構造体の製造方法をその要旨とす
る。請求項３に記載の発明は、請求項１又は請求項２に
記載の発明における前記応力分布の調整を、前記薄膜に
おける特定領域にのみ行う薄膜構造体の製造方法をその
要旨とする。

【００１９】請求項４に記載の発明は、請求項１乃至請
求項３に記載の発明において、前記応力分布の調整と所
定領域での前記犠牲層のエッチング除去とを、同一のマ
スク材を用いて行う薄膜構造体の製造方法をその要旨と
する。

【００２０】

【作用】請求項１に記載の発明によれば、基板上に犠牲
層を形成し、当該犠牲層上に薄膜を形成した後に、この
薄膜の厚さ方向に存在する応力の分布の一部を変更して
応力分布を調整する。よって、従来のように長時間高温
での熱処理（例えば、１１５０℃、２４時間）によらず
に、犠牲層除去後の薄膜の反りを低減することが可能と
なる。

【００２１】また、応力分布の調整が、薄膜に対する応
力調整物質の導入により行われる。また、応力分布の調
整が、犠牲層のエッチング除去の前に行われる。よっ
て、犠牲層を除去する前に応力分布の調整を行うことに
より犠牲層がマスク材として機能して犠牲層の下にある
材料（配線や基板）が保護される。

【００２２】

【００２３】

【００２４】

【００２５】

【００２６】また、薄膜の応力分布の調整の後に、半導
体力学量センサの最高使用温度より高く、金属配線のシ
ンタ温度以下の温度でアニールする。半導体力学量セン
サの使用される温度での薄膜の変形を抑制するために、
半導体力学量センサの最高使用温度より高い温度でアニ
ールが行われる際、アニール温度によっては金属配線に
ダメージが生じる可能性があるが、アニール温度を金属
配線のシンタ温度以下の温度とすることで、金属配線の
ダメージも防止できる。

【００２７】

【００２８】

【００２９】請求項２に記載の発明によれば、請求項１
に記載の発明の作用に加え、アニールが、犠牲層のエッ
チング除去の前に行うものである請求項１に記載の薄膜
構造体の製造方法。

【００３０】請求項３に記載の発明によれば、請求項１
又は請求項２に記載の発明の作用に加え、応力分布の調
整が、薄膜における特定領域にのみに行われる。その結
果、薄膜の応力を部位により変えることが可能となり、
複数の形状制御、バネ定数制御等を薄膜内で行うことが
できる。

【００３１】請求項４に記載の発明によれば、請求項１
乃至請求項３に記載の発明の作用に加え、応力分布の調
整と所定領域での犠牲層のエッチング除去とが同一のマ
スク材を用いて行われる。よって、フォト工程等を少な
くできる。

【００３２】

【実施例】

（第１実施例）以下、この発明を半導体加速度センサに
具体化した第１実施例を図面に従って説明する。

【００３３】本実施例の半導体加速度センサは、エアギ
ャップ型のＭＩＳトランジスタ構造となっている。図１
は、本実施例の半導体加速度センサの平面図を示す。
又、図２には図１のＡ−Ａ断面を示す。図１において、
シリコン基板１上にセンサエレメント形成領域２と信号
処理等を行う回路形成領域３とを有しており、図２にお
いては、センサエレメント形成領域２の断面と回路形成
領域３のＭＯＳトランジスタの断面を併せて模式的に示
している。

【００３４】半導体基板としてのＰ型シリコン基板１上
のセンサエレメント形成領域２には絶縁膜４，５，６が
形成され、絶縁膜４，５，６はＳｉＯ₂ 、Ｓｉ₃ Ｎ₄ 等
よりなる。

【００３５】シリコン基板１（絶縁膜６）上には、ポリ
シリコン薄膜よりなる可動部７が設けられている。可動
部７は、梁部８，９，１０，１１と重り部１２とを備え
ている。可動部７は、アンカー部１３，１４，１５，１
６にて基板１と固定され、基板１の上方において所定の
間隔（エアギャップ）を隔てて配置されている。この可
動部７（薄膜）は、下側に配置した犠牲層を除去するこ
とによりシリコン基板１の上方に犠牲層の厚さ分だけの
間隔を隔てて配置されたものである。より詳しくは、セ
ンサエレメント形成領域２において絶縁膜５の上にはポ
リシリコン層１７が配置され、そのポリシリコン層１７
上にアンカー部１３，１４，１５，１６が設けられてい
る。このアンカー部１３，１４，１５，１６から帯状の
梁部８，９，１０，１１が延び、この梁部８，９，１
０，１１に四角形状の重り部１２が支持されている。可
動部７は基板１の表面に垂直および平行な方向にそれぞ
れ変位できるようになっている。そして、図１におい
て、Ｘ₊ ，Ｘ_- で示す方向（基板表面に平行な方向）
と、図２でＺで示す方向（基板表面に垂直な方向）が加
速度検出方向となる。

【００３６】このように本センサにおいては、シリコン
基板１の上方に間隔を隔てて梁構造の可動部７が配置さ
れ、かつ、この可動部７はポリシリコン薄膜よりなり、
薄膜構造体が構築されている。

【００３７】重り部１２の中央部には開口部１８が設け
られ、この開口部１８により可動ゲート電極部１９，２
０が形成されている。可動ゲート電極部１９，２０は帯
状の片持ち梁をなし、重り部１２の中央部において加速
度検出方向Ｘ₊ ，Ｘ_- に互いに接近するように突設され
ている。このように、可動ゲート電極部１９，２０もシ
リコン基板１の上方に所定の間隔を隔てた状態で配置さ
れている。

【００３８】一方、可動部７の可動ゲート電極部１９の
下方におけるシリコン基板１には、加速度検出方向
Ｘ₊ ，Ｘ_- に直交するＹ方向にＮ型不純物拡散層よりな
る第１のソース電極２１と第１のドレイン電極２２とが
所定間隔を隔てて並設されている。この電極２１，２２
は長方形状をなし、加速度検出方向Ｘ₊ ，Ｘ_- に延びて
いる。同様に、可動部７の可動ゲート電極部２０の下方
におけるシリコン基板１には、加速度検出方向Ｘ₊ ，Ｘ
_- に直交するＹ方向にＮ型不純物拡散層よりなる第２の
ソース電極２３と第２のドレイン電極２４とが所定間隔
を隔てて並設されている。この電極２３，２４は長方形
状をなし、加速度検出方向Ｘ₊ ，Ｘ_- に延びている。
尚、電極２１〜２４は、例えば砒素等を注入することに
より形成される。

【００３９】回路形成領域３には、ＭＯＳＦＥＴ等を含
む複数のトランジスタ等からなる回路が形成されてい
る。図２においては、ソース電極２５とドレイン電極２
６とゲート酸化膜２７を介したポリシリコンゲート電極
２８とを有するＭＯＳＦＥＴを示す。

【００４０】又、ポリシリコン層１７は、図１に示すよ
うに、可動部７の下方において可動部７と対向する領域
に配置され、かつ、センサエレメント形成領域２の外へ
引き出され、回路形成領域３上で電気的に接続されてい
る。

【００４１】尚、可動部７（可動ゲート電極部１９，２
０）はポリシリコン薄膜の他にも、アモルファスシリコ
ン薄膜、アルミニウムやタングステン等の耐熱金属の薄
膜を用いてもよい。特に、ポリシリコンまたはアモルフ
ァスシリコンの薄膜を用いることにより、通常のＩＣ製
造工程で用いる材料にて薄膜の形成が容易なものとな
る。

【００４２】図１に示すように、各ソース・ドレイン電
極２１〜２４はそれぞれ回路形成領域３まで拡散層とし
て延びており、回路形成領域３内の回路に接続されてい
る。又、図２に示すように、可動部７（ポリシリコン薄
膜）の表面には、変形抑制のための表面改質層２９が形
成され、この表面改質層２９により可動部７が上下方向
に反ることなく真っ直ぐに延びている。本実施例では、
表面改質層２９はリン（Ｐ）が注入されたイオン注入層
である。

【００４３】次に、本加速度センサの作動を説明する。
可動ゲート電極部１９，２０と、シリコン基板１上のソ
ース電極２１，２３およびドレイン電極２２，２４とに
より、いわゆる電界効果型トランジスタ（ＦＥＴ）を構
成している。ソース電極とドレイン電極との間および可
動ゲート電極部１９，２０とシリコン基板１との間に電
圧を印加すると、ソース電極とドレイン電極との間のシ
リコン基板１の表面にチャネル領域が形成され、第１の
ソース電極２１と第１のドレイン電極２２との間に電流
（第１ドレイン電流）が流れ、又、第２のソース電極２
３と第２のドレイン電極２４との間に電流（第２ドレイ
ン電流）が流れる。

【００４４】本加速度センサは加速度を受けて、図１の
Ｘ₊ 方向（基板１の表面に平行な方向）に可動ゲート電
極部１９，２０（可動部７）が変位した場合には、第１
のソース電極２１と第１のドレイン電極２２との間のチ
ャネル領域の面積（トランジスタでいうチャネル幅）が
減少し、両電極間に流れる第１ドレイン電流は減少す
る。一方、第２のソース電極２３と第２のドレイン電極
２４との間のチャネル領域の面積（トランジスタでいう
チャネル幅）が増加し、両電極間に流れる第２ドレイン
電流は増加する。同様に、図１のＸ_- 方向（基板１の表
面に平行な方向）に可動ゲート電極部１９，２０（可動
部７）が変位した場合には、第１ドレイン電流が増加
し、第２ドレイン電流が減少する。このように、加速度
検出方向Ｘ₊，Ｘ_- への可動ゲート電極部１９，２０の
変位によりソース・ドレイン電極２１，２２に流れる電
流とソース・ドレイン電極２３，２４に流れる電流とが
互いに逆相にて変化する。

【００４５】又、本加速度センサが加速度を受けて、図
２においてＺ方向（基板１の表面に垂直な方向）に可動
ゲート電極部１９，２０が変位した場合には、電界強度
の変化によってチャネル領域のキャリア濃度が減少する
ため、両トランジスタのドレイン電流は同時に減少す
る。このように、本センサは電流量の増減により加速度
を検出することができ、その電流変化は図１に示すよう
に、ソース・ドレイン電極２１〜２４を形成している拡
散層を通して周囲の回路形成領域３に伝えられ、処理さ
れる。

【００４６】この際、本加速度センサでは、重り部１２
に開口部１８を設けることにより重り部１２の中央部に
おいてシリコン基板１の表面に平行な方向の加速度に対
し差動式で検出するための２つのソース・ドレイン電極
２１〜２４を接近して配置でき、２つのトランジスタの
特性のバラツキを小さくして検出回路側での制約を小さ
くすることができる。

【００４７】次に、本加速度センサの製造工程を図３〜
図１７を用いて説明する。まず、図３に示すように、シ
リコン基板１を用意し、表面に約５０ｎｍの絶縁膜（シ
リコン酸化膜）４を形成した後、センサエレメント形成
領域２におけるソース・ドレイン電極となる所望の領域
にフォトリソ工程を経てソース・ドレイン電極（不純物
拡散層）２１〜２４をイオン注入等により形成する。

【００４８】そして、図４に示すように、約１００ｎｍ
の絶縁膜（シリコン窒化膜）５を形成し、その後、フォ
トリソ工程を経て回路形成領域３でのトランジスタ形成
領域の絶縁膜（シリコン窒化膜）５と絶縁膜（シリコン
酸化膜）４をエッチング除去する。さらに、回路形成領
域３でのトランジスタ形成領域における基板１の表面に
約２０ｎｍのゲート酸化膜２７を形成する。

【００４９】引き続き、図５に示すように、約３５０ｎ
ｍのポリシリコン層３０を減圧ＣＶＤ法等により成膜す
る。ここで、ポリシリコン層３０は全面にリン等の不純
物をドープして低抵抗化されている。その後、ポリシリ
コン層３０に対しフォトリソ工程を経てドライエッチ等
で回路形成領域３のトランジスタのゲート電極２８とす
るとともに、センサの可動ゲート電極部１９，２０のセ
ンサ領域外への引き出し用の電極部（１７）とする。

【００５０】さらに、図６に示すように、回路形成領域
３の所望の領域にフォトリソ工程を経てトランジスタの
ソース・ドレイン電極２５，２６をボロン・砒素等のイ
オン注入等により形成する。その後、例えばボロン・リ
ンガラス（ＢＰＳＧ）等の約５００ｎｍの層間絶縁膜３
１を全面に例えばプラズマＣＶＤ法により成膜する。

【００５１】さらに、図７に示すように、センサエレメ
ント形成領域２におけるトランジスタ形成領域の層間絶
縁膜３１をフォトリソグラフィを経てエッチング除去す
る。その後、犠牲層エッチング時のエッチングストッパ
となる約５０ｎｍの絶縁膜（シリコン窒化膜）６を成膜
する。さらに、全面に犠牲層となる約１μｍのシリコン
酸化膜３２をＣＶＤ法等により成膜する。

【００５２】次に、図８に示すように、シリコン酸化膜
３２と絶縁膜（シリコン窒化膜）６に対し、フォトリソ
工程を経てドライエッチング等により、可動ゲート電極
部１９，２０とセンサエレメント形成領域２の外への引
き出し電極（１７）とのコンタクト部３３を形成する。

【００５３】さらに、図９に示すように、全面に可動部
形成膜である約２μｍのポリシリコン薄膜３４を減圧Ｃ
ＶＤ法により成膜する。尚、このポリシリコン薄膜３４
の少なくともシリコン酸化膜（犠牲層）３２に接する面
側近傍にはリン等の不純物がドープされ低抵抗化されて
いる。

【００５４】引き続き、図１０に示すように、このポリ
シリコン薄膜３４に対しフォトリソ工程を経て図１に示
したように長方形のセンサエレメント形成領域２のみに
残すようにパターニングする。このとき、ウェットエッ
チングやＲＩＥ等により側壁が傾斜するようにテーパー
エッチングする。こうすることで段差が軽減（ステップ
カバレッジの向上）できるため、これ以後の工程で配線
等の成膜・エッチング・フォトリソ工程等での微細加工
が可能となる。

【００５５】次に、図１１に示すように、回路形成領域
３のシリコン酸化膜（犠牲層）３２及び絶縁膜（シリコ
ン窒化膜）６をフォトリソグラフィを経てエッチング除
去する。

【００５６】さらに、図１２に示すように、層間絶縁膜
３１の所望の領域にフォトリソ工程を経てコンタクトホ
ール３５をドライエッチング等により形成する。次に、
図１３に示すように、金属電極材料である例えばアルミ
ニウムを約６００ｎｍ成膜して、フォトリソ工程、エッ
チング工程を経て、所望の領域に金属配線３６をパター
ニング形成する。

【００５７】続いて、図１４に示すように、全面に保護
膜のシリコン窒化膜３７を約１．５μｍ、例えばプラズ
マＣＶＤ法により成膜する。その後、センサエレメント
形成領域２上のシリコン窒化膜３７をフォトリソグラフ
ィ工程を経た後、エッチング除去する。

【００５８】そして、図１５に示すように、フォトリソ
工程を経た後、ポリシリコン薄膜３４を所望のパターン
（図１の可動部７の形状）にエッチングする。さらに、
図１６に示すように、ラフなパターンを開口部３８とし
たレジスト５０を用いて、ポリシリコン薄膜３４の表面
部分にリン（Ｐ）を適量イオン注入する。このイオン注
入により表面改質層２９が形成される。表面改質層２９
にて犠牲層エッチング後の薄膜構造体の膜厚方向に存在
する応力分布による薄膜構造体の変形が調整され、反り
が防止される。この際、レジスト５０により薄膜構造体
（可動部形成領域）以外の領域が保護され周辺の回路部
やパッド等に対してはイオン注入が行われず回路の特性
等が変わることもない。

【００５９】最後に、図１７に示すように、レジスト５
０を残した状態で、例えばＨＦ水溶液等によりシリコン
酸化膜（犠牲層）３２をエッチングしてシリコン基板１
の上にエアギャップを介して可動部７を配置する。この
際、レジスト５０を不純物導入と犠牲層エッチングの際
のマスクとして共用できる。つまり、イオン注入領域を
設定するレジスト５０を、犠牲層をエッチングする際に
も用いることにより、応力を調整するイオン注入領域を
設定する際に新たなフォト工程を増やす必要がなくな
る。又、イオン注入工程と犠牲層エッチング工程が連続
して行われる場合や、２つの工程中にレジスト除去しな
くてもよい場合はフォト工程を１回で行うことができ
る。

【００６０】尚、マスク材としてのレジスト５０の代わ
りに、犠牲層エッチングでエッチングされないシリコン
窒化膜等の薄膜をマスク材として用いてもよい。又、可
動部７を形成する際に２μｍの段差が発生するが、領域
３８のようなラフなパターンであれば、フォトリソ工程
を問題なく行うことができる。

【００６１】このようにして、ＭＩＳトランジスタ式半
導体加速度センサの製作工程が終了する。以下に、可動
部７の反り抑制効果を、図１８，１９を用いて説明す
る。

【００６２】図１８に示すように、シリコン酸化膜３２
（犠牲層）上に厚さｈのポリシリコン薄膜を成膜する
と、一般的に膜厚方向に内部応力が不均一になる現象が
発生する。

【００６３】膜厚方向をＺ軸とし、膜厚方向の内部応力
をσｚとすると、中立軸に発生する曲げモーメントＭ１
は次のように求められる。

【００６４】

【数１】

【００６５】・・・（１） 又、この曲げモーメントＭ１による梁の変形はある曲率
半径をもち、その時の曲率半径Ｒ１は次のように求めら
れる。

【００６６】Ｒ＝ＥＩｚ／Ｍ１ ・・・（２） ここで、Ｉｚ＝１／１２・ｈ³ ただし、Ｅはポリシリコン薄膜（可動部）のヤング率、
Ｉｚは断面２次モーメントである。

【００６７】このように、膜厚方向に応力が不均一に分
布している場合、薄膜構造体（梁）は本来設計した値よ
り変形してしまう。又、一般的に同一に処理したウェハ
（ロット内）ではウェハ間のバラツキは少ないが、同一
に処理していないウェハ（ロット間）ではウェハ間のバ
ラツキが大きい。

【００６８】そこで本実施例では、薄膜構造体の膜厚方
向に存在する応力分布による変形のロット間バラツキを
抑えるための調整工程を製作工程に挿入し、形状を本来
設計した値に近づけるために、薄膜構造体を形成する薄
膜に対し、イオン注入を行い薄膜の表面を改質すること
により薄膜構造体の変形を抑制している。

【００６９】つまり、図１９のように表面から厚さｔだ
け膜の性質を変化させて、表面付近の局部的な応力分布
を変化させることができる。よって、図１９のように、
表面での応力を中立軸側の値に近づけることによって薄
膜構造体の中立軸に発生する曲げモーメントを低減させ
ることができる。

【００７０】次に、この可動構造体の膜厚方向に存在す
る応力分布の調整工程を、ウェハのロット編成を含め
て、より詳細に説明する。図２０に示すように、最初に
ロット編成を行い、ウェハ洗浄を行い、可動部となるポ
リシリコン薄膜の成膜までに数回の成膜、フォトリソグ
ラフィ、エッチングを繰り返す。そして、犠牲層を形成
し、その犠牲層上にポリシリコン薄膜の成膜を行い、続
いて、ポリシリコン薄膜に不純物（リン）の導入を行
う。そして、数回の成膜、フォトリソグラフィ、エッチ
ング、そして不純物の活性化アニールを行う。その後、
犠牲層エッチングを行ってポリシリコン薄膜よりなる可
動部を基板から離間させて完成する。

【００７１】応力分布調整工程（不純物導入）は、ポリ
シリコン薄膜の成膜以降のプロセスで、かつ、温度の一
番高い工程以降から、ポリシリコン薄膜（可動部）を基
板から離間させる犠牲層エッチングまでの間で行うのが
好ましい。つまり、イオン注入にてポリシリコン薄膜の
表面を改質してもあまり高い温度でアニールした場合、
不純物を導入した層が変化して膜の表面改質効果が減少
したり失われる場合があるが、犠牲層としてのシリコン
酸化膜３２上にポリシリコン薄膜３４を形成した後の最
高温度工程以降に応力調整処理を行うことで（薄膜に残
留する応力をほぼ決定する最高温度プロセス後に応力調
整工程を行うことで）、応力調整工程を最も効果的に実
施できる。

【００７２】又、応力分布調整工程（不純物導入）が犠
牲層エッチング以降であると犠牲層エッチングによりシ
リコン基板１に製作されたチャネル領域がむき出しにな
りそのチャネル領域に不純物が導入されてしまうので、
これを避けている。又、シリコン酸化膜３２（犠牲層）
の存在によりシリコン酸化膜３２の下部にある配線への
悪影響や基板に欠陥が発生するのを防止することができ
る。さらに、犠牲層エッチング後にイオン注入を行う場
合に生ずる薄膜構造体（ポリシリコン薄膜）の破損を回
避でき、換言すれば、薄膜構造体（ポリシリコン薄膜）
の取り扱いに必要となる慎重な取扱いを避けることがで
きる。

【００７３】このように応力分布調整工程は、犠牲層エ
ッチング前に行われるのが好ましいが、他の部分、たと
えば図１の加速度センサの場合、ソース・ドレイン電極
２１〜２４に影響を与えない工程を考えた場合には犠牲
層エッチングの後でもよい。つまり、チャネル領域が犠
牲層エッチング時にエッチングされない膜で覆われてい
る場合や、直接不純物導入されない位置、例えば薄膜構
造体に隠れる位置等にチャネル領域がある場合は犠牲層
エッチング後に行ってもよい。この場合、エッチング後
の薄膜構造体（可動部）の変形量を観察し、薄膜構造体
の表面処理度合い（応力分布調整度合い）を決定するこ
とができる。このような手法を用いることで、薄膜構造
体の変形量の製造バラツキを調整することができる。こ
のように、応力分布調整工程（イオン注入）を、犠牲層
をエッチングする工程の後に実施すると、犠牲層エッチ
ング後に発生する応力による薄膜の形状を測定すること
で、応力分布調整工程の手法や条件をより正確に設定す
ることができる。

【００７４】又、ポリシリコン薄膜（薄膜構造体）の成
膜と同時にこの薄膜への不純物導入を行う場合におい
て、その成膜温度がプロセスでの最高温度となる場合が
あるが、この場合の応力分布調整工程は、ポリシリコン
薄膜の成膜工程以降となる。

【００７５】さらに、アニールすることによりポリシリ
コン薄膜上の表面改質効果が減少する場合があることは
前述したが、この薄膜よりなるセンサを高温で使用する
場合には、室温での形状に対し高温時における形状が変
わってしまう場合がある。これを回避するために、使用
温度範囲の最高温度より若干高い温度でエージングする
ことが好ましい。このエージングを行うことにより表面
改質効果は若干おちるが、初期にその減少分を見込んで
表面改質（イオン注入）を行うことにより薄膜よりなる
可動部の形状の経時変化を抑えることができる。又、こ
のアニールは、金属配線（金属電極）を有するセンサに
おいて、薄膜構造体と同一ウェハ内に制御回路等を組み
込んだ後に、シンターリング（４５０℃１０分程度）と
兼ねて行うことができる。ただし、４５０℃以上の温度
では金属電極にダメージが加わるためこれ以下の温度が
好ましい。つまり、金属配線がある場合は金属による拡
散を防ぐため金属配線のシンタ温度以下でアニールす
る。

【００７６】このように本実施例では、シリコン基板１
上にシリコン酸化膜３２（犠牲層）を形成し、シリコン
酸化膜３２上にポリシリコン薄膜３４を形成した後に、
このポリシリコン薄膜３４に対し応力調整物質としての
Ｐ（リン）をイオン注入して薄膜の表面を改質しての薄
膜の厚さ方向に存在する応力の分布の一部を変更して応
力分布を調整して反りを低減するようにした。よって、
薄膜構造体を従来法の長時間高温で熱処理（例えば、１
１５０℃、２４時間）すると、周辺回路を構成するトラ
ンジスタ等にダメージを与えてしまうが、本実施例では
長時間高温で熱処理することなく（周辺回路のトランジ
スタにダメージを与えることもなく）容易に反りを防止
できる。

【００７７】又、従来のアニール処理（例えば１１５０
℃、２４時間）を行おうとすると、同一条件にてウェハ
（ロット内）を処理することは難しく同一条件にて処理
が行われないとウェハ（ロット間）で薄膜構造体の変形
量にバラツキが発生してしまうが、これに対し、本実施
例ではイオン注入を行って表面の改質にて薄膜構造体の
膜厚方向に存在する応力分布による変形のロット間のバ
ラツキを抑えることができる。このように、製造プロセ
スのバラツキなどで発生した薄膜構造体内の応力または
応力のバラツキを調整することができ、薄膜構造体の形
状を制御することができる。 （第２実施例）次に、第２実施例を第１実施例との相違
点を中心に説明する。

【００７８】本実施例では、前述のイオン注入を薄膜構
造体の一部領域（特定領域）にのみ行うようにしてい
る。つまり、変形量低減のためのイオン注入（不純物導
入）は薄膜構造体全体に行う必要はなく、変形を直した
い所だけに部分的に導入してもよいし、不純物導入の条
件を部分的に変えてもよい。

【００７９】以下、詳細に説明する。両持ち梁構造の場
合、両持ち梁部は両側から引っ張られているため、図１
８のように膜厚方向に応力分布が存在していても変形し
にくい。しかし、可動部７は両持ち梁の梁の延設（図１
のＹ方向）には引っ張られているがＸ方向には引っ張ら
れていない。そのため、このように拘束されていても膜
厚方向に存在する応力分布により変形が生じてしまう。

【００８０】そこで、図２１において符号３９にて示す
領域を表面改質による応力分布調整領域とし、この領域
（重り部１２の形成領域）３９に対しフォトリソ工程を
用いて表面改質処理（イオン注入）を行う。これによっ
て、必要最小限の箇所にのみ、改質処理を行うことによ
り、周辺の素子のダメージを最小限に抑えることができ
る。

【００８１】さらに、本実施例では、図２２に示す領域
（梁部８，９，１０，１１の形成領域）４０，４１，４
２，４３にもイオン注入を行い、加速度センサの感度調
整を行っている。つまり、膜厚方向に存在する応力分布
調整による薄膜構造体の変形抑制に加えセンサの感度調
整をも行うようにしている。図２２に示す加速度センサ
の感度は、この系のＸ，Ｙ方向（基板の表面に平行な方
向）のバネ定数ｋによって決まる。バネ定数ｋは、両持
ち梁のディメンジョンから決まるバネ定数ｋｌと、梁を
構成する薄膜構造体の応力σによって決まる見かけ上の
バネ定数ｋ２とによって決定される。

【００８２】ｋ＝ｋｌ＋ｋ２ ・・・（３） ｋｌ＝４Ｅｂ³ ｈ／Ｌ³ ・・・（４） ｋ２＝４σｂｈ／Ｌ ・・・（５） Ｅ：ヤング率 ｂ：梁の幅 ｈ：梁の厚さ Ｌ：梁の長
さ ここで、引っ張り応力が強い梁では、見かけ上のバネ定
数ｋ２が大きくなってしまうため、センサ感度が減少し
てしまう。このような場合、図２２のように梁の部分に
フォトリソグラフィ技術を用い領域４０，４１，４２，
４３を開口して、この開口部のみに表面改質（イオン注
入）を行い、応力を調整することにより応力によるバネ
定数を下げることができ、センサの感度を上げることが
できる。

【００８３】このように本実施例では、薄膜に存在する
応力を特定の部位のみ調整するようにしたので、薄膜の
応力を部位により変えることが可能となり、複数の形状
制御、バネ定数制御を薄膜内で独立して行うことができ
る。つまり、薄膜へのイオン注入は、薄膜の特定の部分
に実施、または部分によりイオン注入の条件を変えるこ
とにより、薄膜の応力を部位により変えることが可能と
なり、複数の形状制御、バネ定数制御を薄膜内で独立し
て行うことができる。 （第３実施例）次に、第３実施例を第１実施例との相違
点を中心に説明する。

【００８４】本実施例では、犠牲層エッチングを行った
後のポリシリコン薄膜よりなる片持ち梁が上側に反った
状態から、表面改質処理（イオン注入）を行って反りを
調整するようにしている。

【００８５】まず、イオン注入法を用いた変形量低減の
メカニズムを図２３，２４を用いて説明する。ポリシリ
コン薄膜よりなる片持ち梁４４が基板１の上方向に向か
って変形している場合、片持ち梁４４の上面４４ａには
引っ張り応力が、片持ち梁４４の下面４４ｂには圧縮応
力が存在している。その結果、片持ち梁４４は上方に反
ってしまう。

【００８６】これに対し、片持ち梁４４を真っ直ぐにす
るためには、片持ち梁４４の上面４４ａの引っ張り応力
を弱くすればよい。そこで、不純物導入法により不純物
を片持ち梁４４の上面４４ａに導入する。この不純物導
入により上面４４ａの密度（不純物濃度）が上がり導入
前に比べ上面の原子間の距離が狭くなるので、引っ張り
応力が弱くなり、その結果、上方に反っていた片持ち梁
４４が、図２４に示すように、真っ直ぐになる。このよ
うに、基板上方から行うイオン注入による方法は、イオ
ン注入により膜の上部の原子密度を上げるため、薄膜の
上側の応力が下側の応力に比べ圧縮が弱い（引っ張りが
強い）場合に効果がある。

【００８７】又、薄膜構造体の片持ち梁となる部分が正
規の形状より上側に反るように形成した後に薄膜の表面
改質により反りを調整するようにすることにより、応力
分布調整方法が片持ち梁の反りを下向き方向にのみ変形
可能な場合であっても、反りが常に正規の形状より上側
に反るようにしておくことで、応力調整工程で正規の形
状にすることができる。

【００８８】次に、可動部の反りの低減効果を確認する
ための実験結果を図２５，２６に示す。図２５には不純
物ドーズ量と薄膜構造体（梁）の変形量の関係を示す。
ここで、変形量は曲率半径Ｒに反比例するので、縦軸に
１／Ｒを取り、Ｒが大きい程つまり１／Ｒが小さい程変
形量が小さい。又、１／Ｒは正の値の場合は片持ち梁が
基板の上方に向かって変形し、負の値の場合は基板の下
方に向かって変形している。図２５から、不純物ドーズ
量が多い程、１／Ｒは小さくなっており、変形量低減効
果は大きくなっていることが分かり、変形を抑制するに
はドーズ量を１０ ¹³〜１０¹⁶／ｃｍ² 程度とするのが望
ましい。図２６には、加速電圧（イオン注入での加速エ
ネルギー）と薄膜構造体（梁）の変形量の関係を示す。

【００８９】ここで、同じドーズ量であれば加速電圧を
高くする程（５０ｋｅＶよりも高くする程）、１／Ｒは
小さくなり、変形量低減効果が大きくなっていることが
分かる。これは、加速電圧を高くすれば不純物導入層の
厚さが厚くなり、変形量低減効果が増すためである。こ
のように、薄膜構造体（梁）の変形を抑制するための不
純物導入の加速電圧は５０ｋｅＶ以上程度とすることが
望ましい。

【００９０】尚、薄膜構造体となるポリシリコン薄膜に
リン（Ｐ）をイオン注入したが、薄膜がＮ型の導電性を
持つならば同じＮ型となるイオンを、薄膜がＰ型の導電
性を持つならば同じＰ型となるイオンを不純物導入する
ことが望ましい。又、薄膜構造体を構成している原子の
イオンや、電気特性を示さない不活性な原子のイオンを
導入してもよい。このようにすることにより、イオン注
入されたイオンによる薄膜への導電性の低下等の影響を
最小限にすることができる。

【００９１】このように本実施例では、薄膜構造体の片
持ち梁となる部分が正規の形状より上側に反るように形
成し、イオン注入により反りを調整するようにしたの
で、ＩＣ製造プロセスで用いられるイオン注入による簡
便な方法にて、製造工程で発生した応力のバラツキを調
整して薄膜の形状を正規のものに制御することができ
る。 （第４実施例）次に、第４実施例を第３実施例との相違
点を中心に説明する。

【００９２】上記第３実施例では片持ち梁が基板の上方
に変形する場合を説明したが、本実施例では下方に変形
する場合について説明する。下方に変形する片持ち梁
は、片持ち梁の上面が圧縮応力、片持ち梁の下面が引っ
張り応力になっている。この場合、片持ち梁下面に不純
物を導入して下面の密度（不純物濃度）を上げ、下面の
引っ張り応力を弱くすれば変形量が低減できる。

【００９３】図２７は、可動ゲート型加速度センサの平
面図であり、図２８は図２７のＢ−Ｂ断面図である。可
動部である梁部８〜１１と重り部１２とは、アンカー部
１３〜１６によってシリコン基板１に固定されている。
梁部８〜１１および重り部１２に対向するシリコン基板
１には、上下に貫通する開口部４５が設けられている。
開口部４５は、シリコン基板１をアルカリ系の液を用い
て下面側からエッチングすることにより形成したもので
ある。薄膜構造体（可動部７）の下面７ｂには引っ張り
応力が、上面７ａには圧縮応力が存在しているので、開
口部４５から可動部７の下面７ｂにイオン（不純物）を
導入する。これにより、下面７ｂの引っ張り応力を弱く
し、薄膜構造体の変形量が低減できる。

【００９４】尚、図２７，２８では、梁部８〜１１およ
び重り部１２の両方に対向するシリコン基板に開口部４
５を設けたが、重り部１２だけでもよいし、梁部８〜１
１だけでもよい。

【００９５】又、図２７において符号４６は重り部１２
に設けた開口部であって、犠牲層エッチングの際にエッ
チング液が侵入にしやすくするためのものである。又、
図２７に示したセンサは重り部１２の側面から互いに離
間する方向に可動ゲート電極部１９，２０を突出させた
構造となっている。 （第５実施例）次に、第５実施例を第１実施例との相違
点を中心に説明する。

【００９６】本実施例は、イオン注入に代わる方法にて
表面の改質を行うことにより薄膜の応力分布の調整を行
うものである。図２９は犠牲層エッチング前の薄膜構造
体（片持ち梁構造）である。このような片持ち梁構造に
おいて、図１８の場合とは反対に、薄膜の下側に圧縮応
力が弱く、薄膜の上側に圧縮応力の強い構成の場合、図
３０のように犠牲層エッチングを行うと、薄膜構造体
は、下側にある曲率をもって変形してしまう。このよう
な場合、膜厚方向に存在する応力分布を調整するための
表面改質手法として薬液により薄膜表面層を部分的にエ
ッチングしている。

【００９７】以下、薄膜構造体がポリシリコンの場合に
ついて詳細に説明する。図３１に示すように、ポリシリ
コンのエッチングは通常アルカリ系の薬品を用いて行わ
れるが、このような表面改質のための処理においては、
ポリシリコン表面の結晶粒界を選択的にエッチングする
薬液を用いて凹部４７を形成する。より具体的には、弗
酸と重クロム酸カリウムの混合溶液を用いて単結晶シリ
コンの欠陥のみをエッチングしたり、弗酸と硝酸の混合
液を用いて不純物濃度の高い部分を選択的にエッチング
する。

【００９８】つまり、ポリシリコンを成膜し不純物を導
入すると結晶粒界付近に不純物が偏析することが知られ
ている。このようなポリシリコンの性質を利用し、前者
の液（弗酸と重クロム酸カリウムの混合溶液）を用いる
と、結晶欠陥が選択的にエッチングされ、又、後者の液
（弗酸と硝酸の混合液）を用いると不純物濃度の高い結
晶粒界部分がエッチングされる。

【００９９】このように、図２９の状態から犠牲層エッ
チングを行うと、図３１のように表層の見かけ上の圧縮
応力が低減または、表面の原子密度が下がり強い圧縮応
力の部分が減少し、薄膜構造体の下向きの変形を調整
（抑制）することができる。この薄膜構造体の上面を薬
液を用いて表面処理する方法は、見かけ上表面の応力を
取り去る、または表面密度を下げる効果があるため、薄
膜構造体の上側の応力が下側の応力に比べ圧縮が強い
（引っ張りが弱い）場合に効果がある。

【０１００】本実施例の応用例としては、図３２のよう
に薄膜構造体の表面にフォトリソグラフィを用いてパタ
ーニングを行い、ウェットまたは、ドライエッチングし
膜表面に凹凸（図で４８で示す）をつけることにより薄
膜の表面に存在する圧縮応力の強い部分を取ることによ
り薄膜構造体の下向きの変形を調整し抑制することがで
きる。

【０１０１】本発明の他の態様を以下に説明する。上述
した薄膜構造体の膜厚方向に存在する応力分布の調整方
法としての表面改質手法として、イオン注入法、薬液に
よるエッチング（局部的なエッチング）を挙げたが、そ
の他の表面改質手法としてＣＶＤやＰＶＤによる異種ま
たは同種の膜の成膜を行ってもよい。具体的には、エキ
シマレーザＣＶＤ等のＣＶＤ、スパッタリング、真空蒸
着、イオンプレーティングを用いる。この場合において
もＩＣプロセスを流用することで容易に応力調整を行う
ことができる。

【０１０２】あるいは、表面改質手法として、イオンビ
ームの照射やプラズマ処理等により、薄膜の表面に意図
的なダメージを与えてもよい。より具体的には、イオン
ビームの照射により表面に欠陥を与えたり、Ｏ₂ プラズ
マで表面を叩きダメージを与えたり、アルゴンイオンに
より表面を叩きダメージを与える。

【０１０３】又、表面改質手法として、レーザアニール
による結晶化やアモルファス化を行ってもよい。さら
に、表面改質手法として、窒化や酸化を行ってもよい。
さらには、表面改質手法として、浸炭、表面酸化処理、
表面窒化処理、ＴＲＤ等を行ってもよい。

【０１０４】又、以上の実施例においては加速度センサ
について述べたが、ヨーレートセンサ、圧力センサ等の
力学量を検出するセンサに利用でき、また静電気力を利
用したアクチュエータや振動を検出する半導体振動セン
サ等にも利用できる。

【０１０５】又、可動部（薄膜）の成膜方法としては、
ＬＰＣＶＤ法の他にも、プラズマＣＶＤ法等の他のＣＶ
Ｄ法や蒸着法やスパッタリング法を用いてもよい。さら
に、犠牲層はシリコン酸化膜の他にもシリコン窒化膜等
の窒化膜やＰＳＧやＢＳＧやＢＰＳＧであってもよい。

【０１０６】

【発明の効果】以上詳述したように請求項１に記載の発
明によれば、基板上に所定間隔を隔てて配置された薄膜
を、容易に所望の形状にすることができる優れた効果を
発揮する。また、薄膜の応力分布の調整の後に、半導体
力学量センサの最高使用温度より高く、金属配線のシン
タ温度以下の温度でアニールする。半導体力学量センサ
の使用される温度での薄膜の変形を抑制するために、半
導体力学量センサの最高使用温度より高い温度でアニー
ルが行われる際、アニール温度によっては金属配線にダ
メージが生じる可能性があるが、アニール温度を金属配
線のシンタ温度以下の温度とすることで、金属配線のダ
メージも防止できる。

【０１０７】

【０１０８】

【０１０９】

【０１１０】請求項２に記載の発明によれば、請求項１
に記載の発明の効果に加え、犠牲層のエッチング除去後
にアニールを行った場合に比べ薄膜の破損等を回避する
ことができる。

【０１１１】請求項３に記載の発明によれば、請求項１
に記載の発明の効果に加え、薄膜の応力を部位により変
えることにより複数の形状制御、バネ定数制御等を薄膜
内で行うことができる。

【０１１２】請求項４に記載の発明によれば、請求項１
に記載の発明の効果に加え、フォト工程を少なくでき
る。

【図面の簡単な説明】

【図１】第１実施の加速度センサの平面図。

【図２】図１のＡ−Ａ断面図。

【図３】第１実施例の加速度センサの製造工程を示す断
面図。

【図４】第１実施例の加速度センサの製造工程を示す断
面図。

【図５】第１実施例の加速度センサの製造工程を示す断
面図。

【図６】第１実施例の加速度センサの製造工程を示す断
面図。

【図７】第１実施例の加速度センサの製造工程を示す新
面図。

【図８】第１実施例の加速度センサの製造工程を示す断
面図。

【図９】第１実施例の加速度センサの製造工程を示す断
面図。

【図１０】第１実施例の加速度センサの製造工程を示す
断面図。

【図１１】第１実施例の加速度センサの製造工程を示す
断面図。

【図１２】第１実施例の加速度センサの製造工程を示す
断面図。

【図１３】第１実施例の加速度センサの製造工程を示す
断面図。

【図１４】第１実施例の加速度センサの製造工程を示す
断面図。

【図１５】第１実施例の加速度センサの製造工程を示す
断面図。

【図１６】第１実施例の加速度センサの製造工程を示す
断面図。

【図１７】第１実施例の加速度センサの製造工程を示す
断面図。

【図１８】応力状態を説明するための説明図。

【図１９】応力状態を説明するための説明図。

【図２０】薄膜構造体のプロセスフローを説明するため
の図。

【図２１】第２実施例の加速度センサを説明するための
平面図。

【図２２】第２実施例の加速度センサを説明するための
平面図。

【図２３】第３実施例を説明するための図。

【図２４】第３実施例を説明するための図。

【図２５】ドーズ量と変形量との関係を示す図。

【図２６】加速電圧と変形量との関係を示す図。

【図２７】第４実施例の加速度センサの平面図。

【図２８】図２７のＢ−Ｂ断面図。

【図２９】第５実施例を説明するための図。

【図３０】第５実施例を説明するための図。

【図３１】第５実施例を説明するための図。

【図３２】第５実施例を説明するための図。

【図３３】従来技術を説明するための加速度センサの平
面図。

【図３４】図３３のＣ−Ｃ断面図。

【図３５】従来の加速度センサの製造工程を説明するた
めの断面図。

【図３６】従来の加速度センサの製造工程を説明するた
めの断面図。

【図３７】従来の加速度センサの製造工程を説明するた
めの断面図。

【図３８】可動部の応力状態を説明するための説明図。

【符号の説明】

１…シリコン基板、３２…犠牲層としてのシリコン酸化
膜、３４…ポリシリコン薄膜、５０…マスク材としての
レジスト。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 義則 愛知県刈谷市昭和町１丁目１番地 日本 電装 株式会社 内 (72)発明者 青 建一 愛知県刈谷市昭和町１丁目１番地 日本 電装 株式会社 内 (56)参考文献 特開 平６−204502（ＪＰ，Ａ) 特開 平６−74753（ＪＰ，Ａ) 特開 平６−50986（ＪＰ，Ａ) 特開 平７−231103（ＪＰ，Ａ) 特開 昭59−163834（ＪＰ，Ａ) 実開 平７−12940（ＪＰ，Ｕ) Ｍ．Ｏｒｐａｎａ ａｎｄ Ａ．Ｏ. Ｋｏｒｒｈｏｎｅｎ，Ｃｏｎｔｒｏｌ ｏｆ ｒｅｓｉｄｕａｌ ｓｔｒｅｓｓ ｏｆ ｐｏｌｙｓｉｌｉｃｏｎ ｔｈ ｉｎ ｆｉｌｍｓ ｂｙ ｈｅａｖｙ ｄｏｐｉｎｇ ｉｎ ｓｕｒｆａｃｅ ｍｉｃｒｏｍａｃｈｉｎｉｎｇ，Ｓｏｌ ｉｄ−Ｓｔａｔｅ Ｓｅｎｓｏｒｓ ａ ｎｄ Ａｃｔｕａｔｏｒｓ，1991．Ｄｉ ｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， ＴＲＡＮＳＤＵＣＥＲ Ｓ ’91．， 1991 Ｉｎｔｅｒｎａ ｔｉｏ，1991年，957−960 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/84 G01L 9/04 G01P 15/12 G01L 1/14

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 基板と、 前記基板の上方において下側に配置された犠牲層の除去
   により所定の間隔を隔てて配置された薄膜とを備えた薄
   膜構造体の製造方法であって、 前記基板上に犠牲層を形成する工程と、 当該犠牲層上に薄膜を成膜し、この薄膜を所望のパター
   ンにエッチングする工程と、前記基板上に金属配線を形成する工程と、 前記薄膜を所望のパターンにエッチングした後、この薄
   膜に対する応力調整物質の導入により、薄膜の厚さ方向
   に存在する応力の分布の一部を変更して応力分布を調整
   する工程と、 前記応力分布を調整した後、前記犠牲層をエッチング除
   去する工程と、 前記薄膜の応力分布を調整する工程の後に、前記半導体
   力学量センサの最高使用温度より高く、前記金属配線の
   シンタ温度以下の温度でアニールする工程と を備えたこ
   とを特徴とする薄膜構造体の製造方法。
2. 【請求項２】 前記アニールは、犠牲層のエッチング除
   去の前に行うものである請求項１に記載の薄膜構造体の
   製造方法。
3. 【請求項３】 前記応力分布を調整する工程は、薄膜に
   おける特定領域にのみ行うものである請求項１又は請求
   項２に記載の薄膜構造体の製造方法。
4. 【請求項４】 前記応力分布を調整する工程と所定領域
   での犠牲層エッチングとを、同一のマスク材を用いて行
   う請求項１乃至請求項３に記載の薄膜構造体の製造方
   法。