(第1実施例)以下、この発明を半導体加速度センサに具体化した第1実施例を図面に従って説明する。
本実施例の半導体加速度センサは、エアギャップ型のMISトランジスタ構造となっている。図1は、本実施例の半導体加速度センサの平面図を示す。又、図2には図1のA−A断面を示す。図1において、シリコン基板1上にセンサエレメント形成領域2と信号処理等を行う回路形成領域3とを有しており、図2においては、センサエレメント形成領域2の断面と回路形成領域3のMOSトランジスタの断面を併せて模式的に示している。
半導体基板としてのP型シリコン基板1上のセンサエレメント形成領域2には絶縁膜4,5,6が形成され、絶縁膜4,5,6はSiO2 、Si3 N4 等よりなる。
シリコン基板1(絶縁膜6)上には、ポリシリコン薄膜よりなる可動部7が設けられている。可動部7は、梁部8,9,10,11と重り部12とを備えている。可動部7は、アンカー部13,14,15,16にて基板1と固定され、基板1の上方において所定の間隔(エアギャップ)を隔てて配置されている。この可動部7(薄膜)は、下側に配置した犠牲層を除去することによりシリコン基板1の上方に犠牲層の厚さ分だけの間隔を隔てて配置されたものである。より詳しくは、センサエレメント形成領域2において絶縁膜5の上にはポリシリコン層17が配置され、そのポリシリコン層17上にアンカー部13,14,15,16が設けられている。このアンカー部13,14,15,16から帯状の梁部8,9,10,11が延び、この梁部8,9,10,11に四角形状の重り部12が支持されている。可動部7は基板1の表面に垂直および平行な方向にそれぞれ変位できるようになっている。そして、図1において、X+ ,X- で示す方向(基板表面に平行な方向)と、図2でZで示す方向(基板表面に垂直な方向)が加速度検出方向となる。
このように本センサにおいては、シリコン基板1の上方に間隔を隔てて梁構造の可動部7が配置され、かつ、この可動部7はポリシリコン薄膜よりなり、薄膜構造体が構築されている。
重り部12の中央部には開口部18が設けられ、この開口部18により可動ゲート電極部19,20が形成されている。可動ゲート電極部19,20は帯状の片持ち梁をなし、重り部12の中央部において加速度検出方向X+ ,X- に互いに接近するように突設されている。このように、可動ゲート電極部19,20もシリコン基板1の上方に所定の間隔を隔てた状態で配置されている。
一方、可動部7の可動ゲート電極部19の下方におけるシリコン基板1には、加速度検出方向X+ ,X- に直交するY方向にN型不純物拡散層よりなる第1のソース電極21と第1のドレイン電極22とが所定間隔を隔てて並設されている。この電極21,22は長方形状をなし、加速度検出方向X+ ,X- に延びている。同様に、可動部7の可動ゲート電極部20の下方におけるシリコン基板1には、加速度検出方向X+ ,X- に直交するY方向にN型不純物拡散層よりなる第2のソース電極23と第2のドレイン電極24とが所定間隔を隔てて並設されている。この電極23,24は長方形状をなし、加速度検出方向X+ ,X- に延びている。尚、電極21〜24は、例えば砒素等を注入することにより形成される。
回路形成領域3には、MOSFET等を含む複数のトランジスタ等からなる回路が形成されている。図2においては、ソース電極25とドレイン電極26とゲート酸化膜27を介したポリシリコンゲート電極28とを有するMOSFETを示す。
又、ポリシリコン層17は、図1に示すように、可動部7の下方において可動部7と対向する領域に配置され、かつ、センサエレメント形成領域2の外へ引き出され、回路形成領域3上で電気的に接続されている。
尚、可動部7(可動ゲート電極部19,20)はポリシリコン薄膜の他にも、アモルファスシリコン薄膜、アルミニウムやタングステン等の耐熱金属の薄膜を用いてもよい。特に、ポリシリコンまたはアモルファスシリコンの薄膜を用いることにより、通常のIC製造工程で用いる材料にて薄膜の形成が容易なものとなる。
図1に示すように、各ソース・ドレイン電極21〜24はそれぞれ回路形成領域3まで拡散層として延びており、回路形成領域3内の回路に接続されている。又、図2に示すように、可動部7(ポリシリコン薄膜)の表面には、変形抑制のための表面改質層29が形成され、この表面改質層29により可動部7が上下方向に反ることなく真っ直ぐに延びている。本実施例では、表面改質層29はリン(P)が注入されたイオン注入層である。
次に、本加速度センサの作動を説明する。可動ゲート電極部19,20と、シリコン基板1上のソース電極21,23およびドレイン電極22,24とにより、いわゆる電界効果型トランジスタ(FET)を構成している。ソース電極とドレイン電極との間および可動ゲート電極部19,20とシリコン基板1との間に電圧を印加すると、ソース電極とドレイン電極との間のシリコン基板1の表面にチャネル領域が形成され、第1のソース電極21と第1のドレイン電極22との間に電流(第1ドレイン電流)が流れ、又、第2のソース電極23と第2のドレイン電極24との間に電流(第2ドレイン電流)が流れる。
本加速度センサは加速度を受けて、図1のX+ 方向(基板1の表面に平行な方向)に可動ゲート電極部19,20(可動部7)が変位した場合には、第1のソース電極21と第1のドレイン電極22との間のチャネル領域の面積(トランジスタでいうチャネル幅)が減少し、両電極間に流れる第1ドレイン電流は減少する。一方、第2のソース電極23と第2のドレイン電極24との間のチャネル領域の面積(トランジスタでいうチャネル幅)が増加し、両電極間に流れる第2ドレイン電流は増加する。同様に、図1のX- 方向(基板1の表面に平行な方向)に可動ゲート電極部19,20(可動部7)が変位した場合には、第1ドレイン電流が増加し、第2ドレイン電流が減少する。このように、加速度検出方向X+,X- への可動ゲート電極部19,20の変位によりソース・ドレイン電極21,22に流れる電流とソース・ドレイン電極23,24に流れる電流とが互いに逆相にて変化する。
又、本加速度センサが加速度を受けて、図2においてZ方向(基板1の表面に垂直な方向)に可動ゲート電極部19,20が変位した場合には、電界強度の変化によってチャネル領域のキャリア濃度が減少するため、両トランジスタのドレイン電流は同時に減少する。このように、本センサは電流量の増減により加速度を検出することができ、その電流変化は図1に示すように、ソース・ドレイン電極21〜24を形成している拡散層を通して周囲の回路形成領域3に伝えられ、処理される。
この際、本加速度センサでは、重り部12に開口部18を設けることにより重り部12の中央部においてシリコン基板1の表面に平行な方向の加速度に対し差動式で検出するための2つのソース・ドレイン電極21〜24を接近して配置でき、2つのトランジスタの特性のバラツキを小さくして検出回路側での制約を小さくすることができる。
次に、本加速度センサの製造工程を図3〜図17を用いて説明する。まず、図3に示すように、シリコン基板1を用意し、表面に約50nmの絶縁膜(シリコン酸化膜)4を形成した後、センサエレメント形成領域2におけるソース・ドレイン電極となる所望の領域にフォトリソ工程を経てソース・ドレイン電極(不純物拡散層)21〜24をイオン注入等により形成する。
そして、図4に示すように、約100nmの絶縁膜(シリコン窒化膜)5を形成し、その後、フォトリソ工程を経て回路形成領域3でのトランジスタ形成領域の絶縁膜(シリコン窒化膜)5と絶縁膜(シリコン酸化膜)4をエッチング除去する。さらに、回路形成領域3でのトランジスタ形成領域における基板1の表面に約20nmのゲート酸化膜27を形成する。
引き続き、図5に示すように、約350nmのポリシリコン層30を減圧CVD法等により成膜する。ここで、ポリシリコン層30は全面にリン等の不純物をドープして低抵抗化されている。その後、ポリシリコン層30に対しフォトリソ工程を経てドライエッチ等で回路形成領域3のトランジスタのゲート電極28とするとともに、センサの可動ゲート電極部19,20のセンサ領域外への引き出し用の電極部(17)とする。
さらに、図6に示すように、回路形成領域3の所望の領域にフォトリソ工程を経てトランジスタのソース・ドレイン電極25,26をボロン・砒素等のイオン注入等により形成する。その後、例えばボロン・リンガラス(BPSG)等の約500nmの層間絶縁膜31を全面に例えばプラズマCVD法により成膜する。
さらに、図7に示すように、センサエレメント形成領域2におけるトランジスタ形成領域の層間絶縁膜31をフォトリソグラフィを経てエッチング除去する。その後、犠牲層エッチング時のエッチングストッパとなる約50nmの絶縁膜(シリコン窒化膜)6を成膜する。さらに、全面に犠牲層となる約1μmのシリコン酸化膜32をCVD法等により成膜する。
次に、図8に示すように、シリコン酸化膜32と絶縁膜(シリコン窒化膜)6に対し、フォトリソ工程を経てドライエッチング等により、可動ゲート電極部19,20とセンサエレメント形成領域2の外への引き出し電極(17)とのコンタクト部33を形成する。
さらに、図9に示すように、全面に可動部形成膜である約2μmのポリシリコン薄膜34を減圧CVD法により成膜する。尚、このポリシリコン薄膜34の少なくともシリコン酸化膜(犠牲層)32に接する面側近傍にはリン等の不純物がドープされ低抵抗化されている。
引き続き、図10に示すように、このポリシリコン薄膜34に対しフォトリソ工程を経て 図1に示したように長方形のセンサエレメント形成領域2のみに残すようにパターニングする。このとき、ウェットエッチングやRIE等により側壁が傾斜するようにテーパーエッチングする。こうすることで段差が軽減(ステップカバレッジの向上)できるため、これ以後の工程で配線等の成膜・エッチング・フォトリソ工程等での微細加工が可能となる。
次に、図11に示すように、回路形成領域3のシリコン酸化膜(犠牲層)32及び絶縁膜(シリコン窒化膜)6をフォトリソグラフィを経てエッチング除去する。
さらに、図12に示すように、層間絶縁膜31の所望の領域にフォトリソ工程を経てコンタクトホール35をドライエッチング等により形成する。次に、図13に示すように、金属電極材料である例えばアルミニウムを約600nm成膜して、フォトリソ工程、エッチング工程を経て、所望の領域に金属配線36をパターニング形成する。
続いて、図14に示すように、全面に保護膜のシリコン窒化膜37を約1.5μm、例えばプラズマCVD法により成膜する。その後、センサエレメント形成領域2上のシリコン窒化膜37をフォトリソグラフィ工程を経た後、エッチング除去する。
そして、図15に示すように、フォトリソ工程を経た後、ポリシリコン薄膜34を所望のパターン(図1の可動部7の形状)にエッチングする。さらに、図16に示すように、ラフなパターンを開口部38としたレジスト50を用いて、ポリシリコン薄膜34の表面部分にリン(P)を適量イオン注入する。このイオン注入により表面改質層29が形成される。表面改質層29にて犠牲層エッチング後の薄膜構造体の膜厚方向に存在する応力分布による薄膜構造体の変形が調整され、反りが防止される。この際、レジスト50により薄膜構造体(可動部形成領域)以外の領域が保護され周辺の回路部やパッド等に対してはイオン注入が行われず回路の特性等が変わることもない。
最後に、図17に示すように、レジスト50を残した状態で、例えばHF水溶液等によりシリコン酸化膜(犠牲層)32をエッチングしてシリコン基板1の上にエアギャップを介して可動部7を配置する。この際、レジスト50を不純物導入と犠牲層エッチングの際のマスクとして共用できる。つまり、イオン注入領域を設定するレジスト50を、犠牲層をエッチングする際にも用いることにより、応力を調整するイオン注入領域を設定する際に新たなフォト工程を増やす必要がなくなる。又、イオン注入工程と犠牲層エッチング工程が連続して行われる場合や、2つの工程中にレジスト除去しなくてもよい場合はフォト工程を1回で行うことができる。
尚、マスク材としてのレジスト50の代わりに、犠牲層エッチングでエッチングされないシリコン窒化膜等の薄膜をマスク材として用いてもよい。又、可動部7を形成する際に2μmの段差が発生するが、領域38のようなラフなパターンであれば、フォトリソ工程を問題なく行うことができる。
このようにして、MISトランジスタ式半導体加速度センサの製作工程が終了する。以下に、可動部7の反り抑制効果を、図18,19を用いて説明する。
図18に示すように、シリコン酸化膜32(犠牲層)上に厚さhのポリシリコン薄膜を成膜すると、一般的に膜厚方向に内部応力が不均一になる現象が発生する。
膜厚方向をZ軸とし、膜厚方向の内部応力をσzとすると、中立軸に発生する曲げモーメントM1は次のように求められる。
・・・(1)
又、この曲げモーメントM1による梁の変形はある曲率半径をもち、その時の曲率半径R1は次のように求められる。
R=EIz/M1 ・・・(2)
ここで、Iz=1/12・h3ただし、Eはポリシリコン薄膜(可動部)のヤング率、Izは断面2次モーメントである。
このように、膜厚方向に応力が不均一に分布している場合、薄膜構造体(梁)は本来設計した値より変形してしまう。又、一般的に同一に処理したウェハ(ロット内)ではウェハ間のバラツキは少ないが、同一に処理していないウェハ(ロット間)ではウェハ間のバラツキが大きい。
そこで本実施例では、薄膜構造体の膜厚方向に存在する応力分布による変形のロット間バラツキを抑えるための調整工程を製作工程に挿入し、形状を本来設計した値に近づけるために、薄膜構造体を形成する薄膜に対し、イオン注入を行い薄膜の表面を改質することにより薄膜構造体の変形を抑制している。
つまり、図19のように表面から厚さtだけ膜の性質を変化させて、表面付近の局部的な応力分布を変化させることができる。よって、図19のように、表面での応力を中立軸側の値に近づけることによって薄膜構造体の中立軸に発生する曲げモーメントを低減させることができる。
次に、この可動構造体の膜厚方向に存在する応力分布の調整工程を、ウェハのロット編成を含めて、より詳細に説明する。図20に示すように、最初にロット編成を行い、ウェハ洗浄を行い、可動部となるポリシリコン薄膜の成膜までに数回の成膜、フォトリソグラフィ、エッチングを繰り返す。そして、犠牲層を形成し、その犠牲層上にポリシリコン薄膜の成膜を行い、続いて、ポリシリコン薄膜に不純物(リン)の導入を行う。そして、数回の成膜、フォトリソグラフィ、エッチング、そして不純物の活性化アニールを行う。その後、犠牲層エッチングを行ってポリシリコン薄膜よりなる可動部を基板から離間させて完成する。
応力分布調整工程(不純物導入)は、ポリシリコン薄膜の成膜以降のプロセスで、かつ、温度の一番高い工程以降から、ポリシリコン薄膜(可動部)を基板から離間させる犠牲層エッチングまでの間で行うのが好ましい。つまり、イオン注入にてポリシリコン薄膜の表面を改質してもあまり高い温度でアニールした場合、不純物を導入した層が変化して膜の表面改質効果が減少したり失われる場合があるが、犠牲層としてのシリコン酸化膜32上にポリシリコン薄膜34を形成した後の最高温度工程以降に応力調整処理を行うことで(薄膜に残留する応力をほぼ決定する最高温度プロセス後に応力調整工程を行うことで)、応力調整工程を最も効果的に実施できる。
又、応力分布調整工程(不純物導入)が犠牲層エッチング以降であると犠牲層エッチングによりシリコン基板1に製作されたチャネル領域がむき出しになりそのチャネル領域に不純物が導入されてしまうので、これを避けている。又、シリコン酸化膜32(犠牲層)の存在によりシリコン酸化膜32の下部にある配線への悪影響や基板に欠陥が発生するのを防止することができる。さらに、犠牲層エッチング後にイオン注入を行う場合に生ずる薄膜構造体(ポリシリコン薄膜)の破損を回避でき、換言すれば、薄膜構造体(ポリシリコン薄膜)の取り扱いに必要となる慎重な取扱いを避けることができる。
このように応力分布調整工程は、犠牲層エッチング前に行われるのが好ましいが、他の部分、たとえば 図1の加速度センサの場合、ソース・ドレイン電極21〜24に影響を与えない工程を考えた場合には犠牲層エッチングの後でもよい。つまり、チャネル領域が犠牲層エッチング時にエッチングされない膜で覆われている場合や、直接不純物導入されない位置、例えば薄膜構造体に隠れる位置等にチャネル領域がある場合は犠牲層エッチング後に行ってもよい。この場合、エッチング後の薄膜構造体(可動部)の変形量を観察し、薄膜構造体の表面処理度合い(応力分布調整度合い)を決定することができる。このような手法を用いることで、薄膜構造体の変形量の製造バラツキを調整することができる。このように、応力分布調整工程(イオン注入)を、犠牲層をエッチングする工程の後に実施すると、犠牲層エッチング後に発生する応力による薄膜の形状を測定することで、応力分布調整工程の手法や条件をより正確に設定することができる。
又、ポリシリコン薄膜(薄膜構造体)の成膜と同時にこの薄膜への不純物導入を行う場合において、その成膜温度がプロセスでの最高温度となる場合があるが、この場合の応力分布調整工程は、ポリシリコン薄膜の成膜工程以降となる。
さらに、アニールすることによりポリシリコン薄膜上の表面改質効果が減少する場合があることは前述したが、この薄膜よりなるセンサを高温で使用する場合には、室温での形状に対し高温時における形状が変わってしまう場合がある。これを回避するために、使用温度範囲の最高温度より若干高い温度でエージングすることが好ましい。このエージングを行うことにより表面改質効果は若干おちるが、初期にその減少分を見込んで表面改質(イオン注入)を行うことにより薄膜よりなる可動部の形状の経時変化を抑えることができる。又、このアニールは、金属配線(金属電極)を有するセンサにおいて、薄膜構造体と同一ウェハ内に制御回路等を組み込んだ後に、シンターリング(450℃10分程度)と兼ねて行うことができる。ただし、450℃以上の温度では金属電極にダメージが加わるためこれ以下の温度が好ましい。つまり、金属配線がある場合は金属による拡散を防ぐため金属配線のシンタ温度以下でアニールする。
このように本実施例では、シリコン基板1上にシリコン酸化膜32(犠牲層)を形成し、シリコン酸化膜32上にポリシリコン薄膜34を形成した後に、このポリシリコン薄膜34に対し応力調整物質としてのP(リン)をイオン注入して薄膜の表面を改質しての薄膜の厚さ方向に存在する応力の分布の一部を変更して応力分布を調整して反りを低減するようにした。よって、薄膜構造体を従来法の長時間高温で熱処理(例えば、1150℃、24時間)すると、周辺回路を構成するトランジスタ等にダメージを与えてしまうが、本実施例では長時間高温で熱処理することなく(周辺回路のトランジスタにダメージを与えることもなく)容易に反りを防止できる。
又、従来のアニール処理(例えば1150℃、24時間)を行おうとすると、同一条件にてウェハ(ロット内)を処理することは難しく同一条件にて処理が行われないとウェハ(ロット間)で薄膜構造体の変形量にバラツキが発生してしまうが、これに対し、本実施例ではイオン注入を行って表面の改質にて薄膜構造体の膜厚方向に存在する応力分布による変形のロット間のバラツキを抑えることができる。このように、製造プロセスのバラツキなどで発生した薄膜構造体内の応力または応力のバラツキを調整することができ、薄膜構造体の形状を制御することができる。
(第2実施例)次に、第2実施例を第1実施例との相違点を中心に説明する。
本実施例では、前述のイオン注入を薄膜構造体の一部領域(特定領域)にのみ行うようにしている。つまり、変形量低減のためのイオン注入(不純物導入)は薄膜構造体全体に行う必要はなく、変形を直したい所だけに部分的に導入してもよいし、不純物導入の条件を部分的に変えてもよい。
以下、詳細に説明する。両持ち梁構造の場合、両持ち梁部は両側から引っ張られているため、図18のように膜厚方向に応力分布が存在していても変形しにくい。しかし、可動部7は両持ち梁の梁の延設(図1のY方向)には引っ張られているがX方向には引っ張られていない。そのため、このように拘束されていても膜厚方向に存在する応力分布により変形が生じてしまう。
そこで、図21において符号39にて示す領域を表面改質による応力分布調整領域とし、この領域(重り部12の形成領域)39に対しフォトリソ工程を用いて表面改質処理(イオン注入)を行う。これによって、必要最小限の箇所にのみ、改質処理を行うことにより、周辺の素子のダメージを最小限に抑えることができる。
さらに、本実施例では、図22に示す領域(梁部8,9,10,11の形成領域)40,41,42,43にもイオン注入を行い、加速度センサの感度調整を行っている。つまり、膜厚方向に存在する応力分布調整による薄膜構造体の変形抑制に加えセンサの感度調整をも行うようにしている。図22に示す加速度センサの感度は、この系のX,Y方向(基板の表面に平行な方向)のバネ定数kによって決まる。バネ定数kは、両持ち梁のディメンジョンから決まるバネ定数klと、梁を構成する薄膜構造体の応力σによって決まる見かけ上のバネ定数k2とによって決定される。
k=kl+k2 ・・・(3)
kl=4Eb3 h/L3 ・・・(4)
k2=4σbh/L ・・・(5)
E:ヤング率 b:梁の幅 h:梁の厚さ L:梁の長さここで、引っ張り応力が強い梁では、見かけ上のバネ定数k2が大きくなってしまうため、センサ感度が減少してしまう。このような場合、図22のように梁の部分にフォトリソグラフィ技術を用い領域40,41,42,43を開口して、この開口部のみに表面改質(イオン注入)を行い、応力を調整することにより応力によるバネ定数を下げることができ、センサの感度を上げることができる。
このように本実施例では、薄膜に存在する応力を特定の部位のみ調整するようにしたので、薄膜の応力を部位により変えることが可能となり、複数の形状制御、バネ定数制御を薄膜内で独立して行うことができる。つまり、薄膜へのイオン注入は、薄膜の特定の部分に実施、または部分によりイオン注入の条件を変えることにより、薄膜の応力を部位により変えることが可能となり、複数の形状制御、バネ定数制御を薄膜内で独立して行うことができる。
(第3実施例)次に、第3実施例を第1実施例との相違点を中心に説明する。
本実施例では、犠牲層エッチングを行った後のポリシリコン薄膜よりなる片持ち梁が上側に反った状態から、表面改質処理(イオン注入)を行って反りを調整するようにしている。
まず、イオン注入法を用いた変形量低減のメカニズムを図23,24を用いて説明する。ポリシリコン薄膜よりなる片持ち梁44が基板1の上方向に向かって変形している場合、片持ち梁44の上面44aには引っ張り応力が、片持ち梁44の下面44bには圧縮応力が存在している。その結果、片持ち梁44は上方に反ってしまう。
これに対し、片持ち梁44を真っ直ぐにするためには、片持ち梁44の上面44aの引っ張り応力を弱くすればよい。そこで、不純物導入法により不純物を片持ち梁44の上面44aに導入する。この不純物導入により上面44aの密度(不純物濃度)が上がり導入前に比べ上面の原子間の距離が狭くなるので、引っ張り応力が弱くなり、その結果、上方に反っていた片持ち梁44が、図24に示すように、真っ直ぐになる。このように、基板上方から行うイオン注入による方法は、イオン注入により膜の上部の原子密度を上げるため、薄膜の上側の応力が下側の応力に比べ圧縮が弱い(引っ張りが強い)場合に効果がある。
又、薄膜構造体の片持ち梁となる部分が正規の形状より上側に反るように形成した後に薄膜の表面改質により反りを調整するようにすることにより、応力分布調整方法が片持ち梁の反りを下向き方向にのみ変形可能な場合であっても、反りが常に正規の形状より上側に反るようにしておくことで、応力調整工程で正規の形状にすることができる。
次に、可動部の反りの低減効果を確認するための実験結果を図25,26に示す。図25には不純物ドーズ量と薄膜構造体(梁)の変形量の関係を示す。ここで、変形量は曲率半径Rに反比例するので、縦軸に1/Rを取り、Rが大きい程つまり1/Rが小さい程変形量が小さい。又、1/Rは正の値の場合は片持ち梁が基板の上方に向かって変形し、負の値の場合は基板の下方に向かって変形している。 図25から、不純物ドーズ量が多い程、1/Rは小さくなっており、変形量低減効果は大きくなっていることが分かり、変形を抑制するにはドーズ量を1013〜1016/cm2 程度とするのが望ましい。図26には、加速電圧(イオン注入での加速エネルギー)と薄膜構造体(梁)の変形量の関係を示す。
ここで、同じドーズ量であれば加速電圧を高くする程(50keVよりも高くする程)、1/Rは小さくなり、変形量低減効果が大きくなっていることが分かる。これは、加速電圧を高くすれば不純物導入層の厚さが厚くなり、変形量低減効果が増すためである。このように、薄膜構造体(梁)の変形を抑制するための不純物導入の加速電圧は50keV以上程度とすることが望ましい。
尚、薄膜構造体となるポリシリコン薄膜にリン(P)をイオン注入したが、薄膜がN型の導電性を持つならば同じN型となるイオンを、薄膜がP型の導電性を持つならば同じP型となるイオンを不純物導入することが望ましい。又、薄膜構造体を構成している原子のイオンや、電気特性を示さない不活性な原子のイオンを導入してもよい。このようにすることにより、イオン注入されたイオンによる薄膜への導電性の低下等の影響を最小限にすることができる。
このように本実施例では、薄膜構造体の片持ち梁となる部分が正規の形状より上側に反るように形成し、イオン注入により反りを調整するようにしたので、IC製造プロセスで用いられるイオン注入による簡便な方法にて、製造工程で発生した応力のバラツキを調整して薄膜の形状を正規のものに制御することができる。
(第4実施例)次に、第4実施例を第3実施例との相違点を中心に説明する。
上記第3実施例では片持ち梁が基板の上方に変形する場合を説明したが、本実施例では下方に変形する場合について説明する。下方に変形する片持ち梁は、片持ち梁の上面が圧縮応力、片持ち梁の下面が引っ張り応力になっている。この場合、片持ち梁下面に不純物を導入して下面の密度(不純物濃度)を上げ、下面の引っ張り応力を弱くすれば変形量が低減できる。
図27は、可動ゲート型加速度センサの平面図であり、図28は図27のB−B断面図である。可動部である梁部8〜11と重り部12とは、アンカー部13〜16によってシリコン基板1に固定されている。梁部8〜11および重り部12に対向するシリコン基板1には、上下に貫通する開口部45が設けられている。開口部45は、シリコン基板1をアルカリ系の液を用いて下面側からエッチングすることにより形成したものである。薄膜構造体(可動部7)の下面7bには引っ張り応力が、上面7aには圧縮応力が存在しているので、開口部45から可動部7の下面7bにイオン(不純物)を導入する。これにより、下面7bの引っ張り応力を弱くし、薄膜構造体の変形量が低減できる。
尚、図27,28では、梁部8〜11および重り部12の両方に対向するシリコン基板に開口部45を設けたが、重り部12だけでもよいし、梁部8〜11だけでもよい。
又、図27において符号46は重り部12に設けた開口部であって、犠牲層エッチングの際にエッチング液が侵入にしやすくするためのものである。又、図27に示したセンサは重り部12の側面から互いに離間する方向に可動ゲート電極部19,20を突出させた構造となっている。
(第5実施例)次に、第5実施例を第1実施例との相違点を中心に説明する。
本実施例は、イオン注入に代わる方法にて表面の改質を行うことにより薄膜の応力分布の調整を行うものである。図29は犠牲層エッチング前の薄膜構造体(片持ち梁構造)である。このような片持ち梁構造において、図18の場合とは反対に、薄膜の下側に圧縮応力が弱く、薄膜の上側に圧縮応力の強い構成の場合、図30のように犠牲層エッチングを行うと、薄膜構造体は、下側にある曲率をもって変形してしまう。このような場合、膜厚方向に存在する応力分布を調整するための表面改質手法として薬液により薄膜表面層を部分的にエッチングしている。
以下、薄膜構造体がポリシリコンの場合について詳細に説明する。図31に示すように、ポリシリコンのエッチングは通常アルカリ系の薬品を用いて行われるが、このような表面改質のための処理においては、ポリシリコン表面の結晶粒界を選択的にエッチングする薬液を用いて凹部47を形成する。より具体的には、弗酸と重クロム酸カリウムの混合溶液を用いて単結晶シリコンの欠陥のみをエッチングしたり、弗酸と硝酸の混合液を用いて不純物濃度の高い部分を選択的にエッチングする。
つまり、ポリシリコンを成膜し不純物を導入すると結晶粒界付近に不純物が偏析することが知られている。このようなポリシリコンの性質を利用し、前者の液(弗酸と重クロム酸カリウムの混合溶液)を用いると、結晶欠陥が選択的にエッチングされ、又、後者の液(弗酸と硝酸の混合液)を用いると不純物濃度の高い結晶粒界部分がエッチングされる。
このように、図29の状態から犠牲層エッチングを行うと、図31のように表層の見かけ上の圧縮応力が低減または、表面の原子密度が下がり強い圧縮応力の部分が減少し、薄膜構造体の下向きの変形を調整(抑制)することができる。この薄膜構造体の上面を薬液を用いて表面処理する方法は、見かけ上表面の応力を取り去る、または表面密度を下げる効果があるため、薄膜構造体の上側の応力が下側の応力に比べ圧縮が強い(引っ張りが弱い)場合に効果がある。
本実施例の応用例としては、図32のように薄膜構造体の表面にフォトリソグラフィを用いてパターニングを行い、ウェットまたは、ドライエッチングし膜表面に凹凸(図で48で示す)をつけることにより薄膜の表面に存在する圧縮応力の強い部分を取ることにより薄膜構造体の下向きの変形を調整し抑制することができる。
本発明の他の態様を以下に説明する。上述した薄膜構造体の膜厚方向に存在する応力分布の調整方法としての表面改質手法として、イオン注入法、薬液によるエッチング(局部的なエッチング)を挙げたが、その他の表面改質手法としてCVDやPVDによる異種または同種の膜の成膜を行ってもよい。具体的には、エキシマレーザCVD等のCVD、スパッタリング、真空蒸着、イオンプレーティングを用いる。この場合においてもICプロセスを流用することで容易に応力調整を行うことができる。
あるいは、表面改質手法として、イオンビームの照射やプラズマ処理等により、薄膜の表面に意図的なダメージを与えてもよい。より具体的には、イオンビームの照射により表面に欠陥を与えたり、O2 プラズマで表面を叩きダメージを与えたり、アルゴンイオンにより表面を叩きダメージを与える。
又、表面改質手法として、レーザアニールによる結晶化やアモルファス化を行ってもよい。さらに、表面改質手法として、窒化や酸化を行ってもよい。さらには、表面改質手法として、浸炭、表面酸化処理、表面窒化処理、TRD等を行ってもよい。
又、以上の実施例においては加速度センサについて述べたが、ヨーレートセンサ、圧力センサ等の力学量を検出するセンサに利用でき、また静電気力を利用したアクチュエータや振動を検出する半導体振動センサ等にも利用できる。
又、可動部(薄膜)の成膜方法としては、LPCVD法の他にも、プラズマCVD法等の他のCVD法や蒸着法やスパッタリング法を用いてもよい。さらに、犠牲層はシリコン酸化膜の他にもシリコン窒化膜等の窒化膜やPSGやBSGやBPSGであってもよい。