JP3526405B2 - Ｐｌｌ回路およびそれを用いたｐｗｍコンバータ装置 - Google Patents
Ｐｌｌ回路およびそれを用いたｐｗｍコンバータ装置Info
- Publication number
- JP3526405B2 JP3526405B2 JP15974398A JP15974398A JP3526405B2 JP 3526405 B2 JP3526405 B2 JP 3526405B2 JP 15974398 A JP15974398 A JP 15974398A JP 15974398 A JP15974398 A JP 15974398A JP 3526405 B2 JP3526405 B2 JP 3526405B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power supply
- voltage
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、交流電力を高力
率で直流電圧に変換するＰＷＭコンバータの制御等に用
いられる、位相情報検出のためのＰＬＬ回路に関するも
のである。
率で直流電圧に変換するＰＷＭコンバータの制御等に用
いられる、位相情報検出のためのＰＬＬ回路に関するも
のである。
【０００２】
【従来の技術】図１０は例えば、平成４年電気学会Ｄ，
１１２巻８号に記載されたＰＷＭコンバータ装置の構成
図である。図に示すように、主回路１構成において、三
相交流電源２（以下、電源２と称す）とＰＷＭコンバー
タ回路３とを交流リアクトル（ＡＣＬ）４を介して接続
し、電源２からの交流電力をＰＷＭコンバータ回路３に
より直流電力に変換し、直流側に電圧リプルを平滑する
フィルタコンデンサ５を配置し、フィルタコンデンサ５
を介して直流負荷６に給電する。また、制御回路７構成
において、直流電圧の出力基準発生器８からの出力基準
とフィルタコンデンサ５の電圧フィードバックとの差を
加算器９で演算し、これを電圧コントローラ（ＶＣ）１
０で増幅する。ＰＬＬ回路１１では電源２の電源電圧位
相を検出し、２相／３相変換回路１２では電圧コントロ
ーラ（ＶＣ）１０の出力とＰＬＬ回路１１からの基準出
力波（sin ωt,cos ωt）とにより、ＰＷＭコンバータ
回路３が出力すべき電圧（ｅu，ｅv，ｅw）を決定す
る。ＰＷＭパルス発生回路１３では２相／３相変換回路
１２の出力より、ＰＷＭコンバータ回路３が出力すべき
パルスパターンを決定し、各パルスをゲート回路１４に
より増幅してＰＷＭコンバータ回路３の各素子に与え
る。
１１２巻８号に記載されたＰＷＭコンバータ装置の構成
図である。図に示すように、主回路１構成において、三
相交流電源２（以下、電源２と称す）とＰＷＭコンバー
タ回路３とを交流リアクトル（ＡＣＬ）４を介して接続
し、電源２からの交流電力をＰＷＭコンバータ回路３に
より直流電力に変換し、直流側に電圧リプルを平滑する
フィルタコンデンサ５を配置し、フィルタコンデンサ５
を介して直流負荷６に給電する。また、制御回路７構成
において、直流電圧の出力基準発生器８からの出力基準
とフィルタコンデンサ５の電圧フィードバックとの差を
加算器９で演算し、これを電圧コントローラ（ＶＣ）１
０で増幅する。ＰＬＬ回路１１では電源２の電源電圧位
相を検出し、２相／３相変換回路１２では電圧コントロ
ーラ（ＶＣ）１０の出力とＰＬＬ回路１１からの基準出
力波（sin ωt,cos ωt）とにより、ＰＷＭコンバータ
回路３が出力すべき電圧（ｅu，ｅv，ｅw）を決定す
る。ＰＷＭパルス発生回路１３では２相／３相変換回路
１２の出力より、ＰＷＭコンバータ回路３が出力すべき
パルスパターンを決定し、各パルスをゲート回路１４に
より増幅してＰＷＭコンバータ回路３の各素子に与え
る。
【０００３】図１１は、従来のＰＬＬ回路１１内部の構
成図である。図に示すように、ゼロクロス検出回路１５
により、電源２の電源電圧（Ｖsu，Ｖsv，Ｖsw）の零点
を検出してゼロクロス点で短いパルスを出力する。三相
の場合にはＰＬＬ回路１１の制御タイミングを増やすた
め、三相全ての信号が使用され、３倍あるいは６倍周波
のクロックとして使用される。このクロックを位相比較
器１６において、ＰＬＬ回路１１の出力となるフィード
バック信号１７と位相比較して位相差に比例した幅のパ
ルスを出力し、これをローパスフィルタ１８で平滑して
位相差に比例した直流電圧を得る。Ｖ／ｆコンバータ１
９はローパスフィルタ１８の直流電圧出力に比例した周
波数でクロックを発振し、これをカウンタ２０で分周し
そのカウンタ２０出力をフィードバック信号１７として
位相比較器１６に入力する。
成図である。図に示すように、ゼロクロス検出回路１５
により、電源２の電源電圧（Ｖsu，Ｖsv，Ｖsw）の零点
を検出してゼロクロス点で短いパルスを出力する。三相
の場合にはＰＬＬ回路１１の制御タイミングを増やすた
め、三相全ての信号が使用され、３倍あるいは６倍周波
のクロックとして使用される。このクロックを位相比較
器１６において、ＰＬＬ回路１１の出力となるフィード
バック信号１７と位相比較して位相差に比例した幅のパ
ルスを出力し、これをローパスフィルタ１８で平滑して
位相差に比例した直流電圧を得る。Ｖ／ｆコンバータ１
９はローパスフィルタ１８の直流電圧出力に比例した周
波数でクロックを発振し、これをカウンタ２０で分周し
そのカウンタ２０出力をフィードバック信号１７として
位相比較器１６に入力する。
【０００４】この位相比較器１６への入力に同期したカ
ウンタ２０出力が、ＰＬＬ回路１１の出力であり、また
入力電圧のゼロクロス検出回路１５の出力と比較してＰ
ＬＬ回路１１のフィードバック制御を行うフィードバッ
ク信号１７となる。このＰＬＬ回路１１の出力（カウン
タ２０出力）から、波形パターンを記憶させたＲＯＭ２
１によりディジタル信号を発生させ、それをＤ／Ａ変換
器２２でアナログ量に変換して基準出力波（sin ωt,co
s ωt）を得る。
ウンタ２０出力が、ＰＬＬ回路１１の出力であり、また
入力電圧のゼロクロス検出回路１５の出力と比較してＰ
ＬＬ回路１１のフィードバック制御を行うフィードバッ
ク信号１７となる。このＰＬＬ回路１１の出力（カウン
タ２０出力）から、波形パターンを記憶させたＲＯＭ２
１によりディジタル信号を発生させ、それをＤ／Ａ変換
器２２でアナログ量に変換して基準出力波（sin ωt,co
s ωt）を得る。
【０００５】
【発明が解決しようとする課題】従来のＰＬＬ回路１１
は以上のように構成され、図１１に示すＰＬＬ回路１１
内のローパスフィルタ１８では、伝達関数Ｆ（Ｓ）は、
Ｆ（Ｓ）＝（Ｒ2／Ｒ1）／（１＋ＳＴ）， Ｔ＝ＣＲ2，
Ｓ＝ｊω となる。このため、ローパスフィルタ１８の
出力特性は、時定数Ｔ＝ＣＲ2だけの時間遅れを生じる
ものである。このローパスフィルタ１８は位相比較器１
６からの出力を平滑化するもので、その性能を補償する
ため、時定数Ｔの大きさを確保する必要があり、時定数
Ｔを小さくして時間遅れを低減するには限界があった。
このため従来のＰＬＬ回路１１では、電源２が通常の商
用一定周波数の場合には安定した制御が行えるが、周波
数が変動する発電機やインバータを用いた場合、ローパ
スフィルタ１８の応答が遅れ、ＰＬＬ回路１１の制御が
不安定となる。図１２は、ｔ1時に周波数がｆ1からｆ2
に変動したときのローパスフィルタ１８の出力特性２３
を示すもので、図に示すように、時定数Ｔ＝ＣＲ2で出
力の応答が遅れる。また、商用周波数を用いる場合で
も、地域により周波数が５０Ｈｚと６０Ｈｚとに異なる
ため、ローパスフィルタ１８の時定数を変更することな
く上記双方の周波数で最適で安定したＰＬＬ回路１１の
制御を得るのは困難であった。
は以上のように構成され、図１１に示すＰＬＬ回路１１
内のローパスフィルタ１８では、伝達関数Ｆ（Ｓ）は、
Ｆ（Ｓ）＝（Ｒ2／Ｒ1）／（１＋ＳＴ）， Ｔ＝ＣＲ2，
Ｓ＝ｊω となる。このため、ローパスフィルタ１８の
出力特性は、時定数Ｔ＝ＣＲ2だけの時間遅れを生じる
ものである。このローパスフィルタ１８は位相比較器１
６からの出力を平滑化するもので、その性能を補償する
ため、時定数Ｔの大きさを確保する必要があり、時定数
Ｔを小さくして時間遅れを低減するには限界があった。
このため従来のＰＬＬ回路１１では、電源２が通常の商
用一定周波数の場合には安定した制御が行えるが、周波
数が変動する発電機やインバータを用いた場合、ローパ
スフィルタ１８の応答が遅れ、ＰＬＬ回路１１の制御が
不安定となる。図１２は、ｔ1時に周波数がｆ1からｆ2
に変動したときのローパスフィルタ１８の出力特性２３
を示すもので、図に示すように、時定数Ｔ＝ＣＲ2で出
力の応答が遅れる。また、商用周波数を用いる場合で
も、地域により周波数が５０Ｈｚと６０Ｈｚとに異なる
ため、ローパスフィルタ１８の時定数を変更することな
く上記双方の周波数で最適で安定したＰＬＬ回路１１の
制御を得るのは困難であった。
【０００６】この発明は、上記のような問題点を解消す
るために成されたものであって、交流電源の周波数が変
動する場合にも、上記周波数の変動に早期に追従し、安
定した制御を可能にして上記交流電源の位相情報を検出
するＰＬＬ回路を提供することを目的とする。またこの
ＰＬＬ回路を制御回路に有して制御性を向上し、信頼性
の向上したＰＷＭコンバータ装置を提供することを目的
とする。
るために成されたものであって、交流電源の周波数が変
動する場合にも、上記周波数の変動に早期に追従し、安
定した制御を可能にして上記交流電源の位相情報を検出
するＰＬＬ回路を提供することを目的とする。またこの
ＰＬＬ回路を制御回路に有して制御性を向上し、信頼性
の向上したＰＷＭコンバータ装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】この発明に係わる請求項
１記載のＰＬＬ回路は、電源電圧位相情報を発生させる
電圧制御発振器と、該電圧制御発振器の出力がフィード
バック信号として入力され、交流電源からの位相信号と
比較する位相比較器と、上記位相比較器からの出力を平
滑するローパスフィルタとを有して、上記交流電源の上
記電源電圧位相情報を検出する回路構成であって、上記
交流電源からの位相信号が入力されフィードフォワード
信号を出力するフィードフォワード制御回路を設け、上
記ローパスフィルタの出力と上記フィードフォワード信
号とを加算して上記電圧制御発振器に入力するものであ
る。
１記載のＰＬＬ回路は、電源電圧位相情報を発生させる
電圧制御発振器と、該電圧制御発振器の出力がフィード
バック信号として入力され、交流電源からの位相信号と
比較する位相比較器と、上記位相比較器からの出力を平
滑するローパスフィルタとを有して、上記交流電源の上
記電源電圧位相情報を検出する回路構成であって、上記
交流電源からの位相信号が入力されフィードフォワード
信号を出力するフィードフォワード制御回路を設け、上
記ローパスフィルタの出力と上記フィードフォワード信
号とを加算して上記電圧制御発振器に入力するものであ
る。
【０００８】この発明に係わる請求項２記載のＰＬＬ回
路は、フィードフォワード制御回路を、入力周波数に比
例した直流電圧を得るｆ／Ｖコンバータで構成したもの
である。
路は、フィードフォワード制御回路を、入力周波数に比
例した直流電圧を得るｆ／Ｖコンバータで構成したもの
である。
【０００９】この発明に係わる請求項３記載のＰＬＬ回
路は、フィードフォワード制御回路を、位相信号である
パルス列を積分する積分器と比例要素とで構成したもの
である。
路は、フィードフォワード制御回路を、位相信号である
パルス列を積分する積分器と比例要素とで構成したもの
である。
【００１０】この発明に係わる請求項４記載のＰＬＬ回
路は、フィードフォワード制御回路を、位相信号から基
本波を抽出する第２のローパスフィルタと該第２のロー
パスフィルタの出力を入力として動作する微分回路と該
微分回路の出力を入力として動作する整流回路と該整流
回路の出力を入力として動作するＲＣフィルタ回路とで
構成したものである。
路は、フィードフォワード制御回路を、位相信号から基
本波を抽出する第２のローパスフィルタと該第２のロー
パスフィルタの出力を入力として動作する微分回路と該
微分回路の出力を入力として動作する整流回路と該整流
回路の出力を入力として動作するＲＣフィルタ回路とで
構成したものである。
【００１１】この発明に係わる請求項５記載のＰＬＬ回
路は、フィードフォワード制御回路を、位相信号から周
期を測定するタイマと、上記周期から周波数を演算する
演算器と、該演算結果をアナログ変換して出力するＤ／
Ａ変換器とで構成したものである。
路は、フィードフォワード制御回路を、位相信号から周
期を測定するタイマと、上記周期から周波数を演算する
演算器と、該演算結果をアナログ変換して出力するＤ／
Ａ変換器とで構成したものである。
【００１２】この発明に係わる請求項６記載のＰＬＬ回
路は、フィードフォワード制御回路を、周波数に比例す
る回転数で回転する同期電動機と、該回転数に比例する
直流電圧を出力する直流発電機とで構成したものであ
る。
路は、フィードフォワード制御回路を、周波数に比例す
る回転数で回転する同期電動機と、該回転数に比例する
直流電圧を出力する直流発電機とで構成したものであ
る。
【００１３】この発明に係わる請求項７記載のＰＷＭコ
ンバータ装置は、主回路および制御回路から成り、上記
主回路は交流電源からの交流電力を高力率で直流電圧に
変換するＰＷＭコンバータ回路で構成され、上記制御回
路に、請求項１〜６のいずれかに記載のＰＬＬ回路を有
し、該ＰＬＬ回路により上記交流電源の電源電圧位相情
報を検出して上記制御回路の制御基準として用いるもの
である。
ンバータ装置は、主回路および制御回路から成り、上記
主回路は交流電源からの交流電力を高力率で直流電圧に
変換するＰＷＭコンバータ回路で構成され、上記制御回
路に、請求項１〜６のいずれかに記載のＰＬＬ回路を有
し、該ＰＬＬ回路により上記交流電源の電源電圧位相情
報を検出して上記制御回路の制御基準として用いるもの
である。
【００１４】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図を用いて説明する。図１は、この発明
の実施の形態１によるＰＬＬ回路２４内部の構成図であ
り、図２は、このＰＬＬ回路２４を制御回路に用いたＰ
ＷＭコンバータ装置の構成図である。図１に示すよう
に、ゼロクロス検出回路２６により、三相交流電源２５
（以下、電源２５と称す）の電源電圧（Ｖsu，Ｖsv，Ｖ
sw）の零点を検出してゼロクロス点で短いパルスを出力
する。三相の場合にはＰＬＬ回路２４の制御タイミング
を増やすため、三相全ての信号が使用され、３倍あるい
は６倍周波のクロックとして使用される。この位相信号
としてのクロックを位相比較器２７において、ＰＬＬ回
路２４の出力である電源電圧位相情報となるフィードバ
ック信号２８と位相比較して位相差に比例した幅のパル
スを出力し、これをローパスフィルタ２９で平滑して位
相差に比例した直流電圧Ｖ1を得る。フィードフォワー
ド制御回路としてのｆ／Ｖコンバータ３０は、ゼロクロ
ス検出回路２６から出力された電源２５の位相信号とし
てのクロックが入力され、入力周波数ｆに比例した直流
電圧Ｖ2をフィードフォワード信号３１として出力す
る。この直流電圧Ｖ2とローパスフィルタ２９の出力の
直流電圧Ｖ1とを加算器３２で加算し、Ｖ／ｆコンバー
タ３４は加算器３２の直流電圧出力に比例した周波数で
クロックを発振し、これをカウンタ３５で分周しそのカ
ウンタ３５出力をフィードバック信号２８として位相比
較器２７に入力する。
実施の形態１を図を用いて説明する。図１は、この発明
の実施の形態１によるＰＬＬ回路２４内部の構成図であ
り、図２は、このＰＬＬ回路２４を制御回路に用いたＰ
ＷＭコンバータ装置の構成図である。図１に示すよう
に、ゼロクロス検出回路２６により、三相交流電源２５
（以下、電源２５と称す）の電源電圧（Ｖsu，Ｖsv，Ｖ
sw）の零点を検出してゼロクロス点で短いパルスを出力
する。三相の場合にはＰＬＬ回路２４の制御タイミング
を増やすため、三相全ての信号が使用され、３倍あるい
は６倍周波のクロックとして使用される。この位相信号
としてのクロックを位相比較器２７において、ＰＬＬ回
路２４の出力である電源電圧位相情報となるフィードバ
ック信号２８と位相比較して位相差に比例した幅のパル
スを出力し、これをローパスフィルタ２９で平滑して位
相差に比例した直流電圧Ｖ1を得る。フィードフォワー
ド制御回路としてのｆ／Ｖコンバータ３０は、ゼロクロ
ス検出回路２６から出力された電源２５の位相信号とし
てのクロックが入力され、入力周波数ｆに比例した直流
電圧Ｖ2をフィードフォワード信号３１として出力す
る。この直流電圧Ｖ2とローパスフィルタ２９の出力の
直流電圧Ｖ1とを加算器３２で加算し、Ｖ／ｆコンバー
タ３４は加算器３２の直流電圧出力に比例した周波数で
クロックを発振し、これをカウンタ３５で分周しそのカ
ウンタ３５出力をフィードバック信号２８として位相比
較器２７に入力する。
【００１５】この様に、Ｖ／ｆコンバータ３４およびカ
ウンタ３５で構成される電圧制御発振器３３はＰＬＬ回
路２４の出力である電源電圧位相情報３６を発生し、こ
れをフィードバック信号２８として位相比較器２７にお
いて電源２５からの位相信号と比較し、位相比較器２７
の出力は、ローパスフィルタ２９で平滑する。一方、電
源２５からの位相信号はフィードフォワード制御回路と
してのｆ／Ｖコンバータ３０にも入力し、フィードフォ
ワード信号３１を出力し、このフィードフォワード信号
３１をローパスフィルタ２９出力と加算して電圧制御発
振器３３に入力し、電源電圧位相情報３６を得る。この
場合、電源電圧位相情報３６は、カウンタ３５の出力か
ら、波形パターンを記憶させたＲＯＭ３７によりディジ
タル信号を発生させ、それをＤ／Ａ変換器３８でアナロ
グ量に変換して電源電圧位相情報３６ａとしての基準出
力波（sinωt,cos ωt）を出力し、実際のＰＬＬ回路２
４の出力として用いる。
ウンタ３５で構成される電圧制御発振器３３はＰＬＬ回
路２４の出力である電源電圧位相情報３６を発生し、こ
れをフィードバック信号２８として位相比較器２７にお
いて電源２５からの位相信号と比較し、位相比較器２７
の出力は、ローパスフィルタ２９で平滑する。一方、電
源２５からの位相信号はフィードフォワード制御回路と
してのｆ／Ｖコンバータ３０にも入力し、フィードフォ
ワード信号３１を出力し、このフィードフォワード信号
３１をローパスフィルタ２９出力と加算して電圧制御発
振器３３に入力し、電源電圧位相情報３６を得る。この
場合、電源電圧位相情報３６は、カウンタ３５の出力か
ら、波形パターンを記憶させたＲＯＭ３７によりディジ
タル信号を発生させ、それをＤ／Ａ変換器３８でアナロ
グ量に変換して電源電圧位相情報３６ａとしての基準出
力波（sinωt,cos ωt）を出力し、実際のＰＬＬ回路２
４の出力として用いる。
【００１６】一方、ＰＷＭコンバータ装置は、図２に示
すように、交流電源２５からの交流電力を高力率で直流
電圧に変換する主回路３９、および上述したＰＬＬ回路
２４により交流電源２５の電源電圧位相情報３６ａとし
ての基準出力波（sin ωt,cos ωt）を検出して制御基
準として用いる制御回路４０で構成される。主回路３９
構成において、電源２５とＰＷＭコンバータ回路４１と
を交流リアクトル（ＡＣＬ）４２を介して接続し、電源
２５からの交流電力をＰＷＭコンバータ回路４１により
直流電力に変換し、直流側に電圧リプルを平滑するフィ
ルタコンデンサ４３を配置し、フィルタコンデンサ４３
を介して直流負荷４４に給電する。また、制御回路４０
構成において、直流電圧の出力基準発生器４５からの出
力基準とフィルタコンデンサ４３の電圧フィードバック
との差を加算器４６で演算し、これを電圧コントローラ
（ＶＣ）４７で増幅する。２相／３相変換回路４８では
電圧コントローラ（ＶＣ）４７の出力とＰＬＬ回路２４
からの基準出力波（sin ωt,cos ωt）とにより、ＰＷ
Ｍコンバータ回路４１が出力すべき電圧（ｅu，ｅv，ｅ
w）を決定する。ここで、sin ωtは電源２５に同期した
基準波、cosωtは電源より９０度進んだ基準波であり、
この２つの位相のずれた信号により、ｅu，ｅv，ｅwを
決定する。ＰＷＭパルス発生回路４９では２相／３相変
換回路４８の出力より、三角波比較などの方法を用いて
ＰＷＭコンバータ回路４１が出力すべきパルスパターン
を決定し、各パルスをゲート回路５０により増幅してＰ
ＷＭコンバータ回路４１の各素子に与える。この様なＰ
ＬＬ回路２４を用いた制御により、ＰＷＭコンバータ回
路４１では、電源２５に対して力率＝１で運転が行われ
る。
すように、交流電源２５からの交流電力を高力率で直流
電圧に変換する主回路３９、および上述したＰＬＬ回路
２４により交流電源２５の電源電圧位相情報３６ａとし
ての基準出力波（sin ωt,cos ωt）を検出して制御基
準として用いる制御回路４０で構成される。主回路３９
構成において、電源２５とＰＷＭコンバータ回路４１と
を交流リアクトル（ＡＣＬ）４２を介して接続し、電源
２５からの交流電力をＰＷＭコンバータ回路４１により
直流電力に変換し、直流側に電圧リプルを平滑するフィ
ルタコンデンサ４３を配置し、フィルタコンデンサ４３
を介して直流負荷４４に給電する。また、制御回路４０
構成において、直流電圧の出力基準発生器４５からの出
力基準とフィルタコンデンサ４３の電圧フィードバック
との差を加算器４６で演算し、これを電圧コントローラ
（ＶＣ）４７で増幅する。２相／３相変換回路４８では
電圧コントローラ（ＶＣ）４７の出力とＰＬＬ回路２４
からの基準出力波（sin ωt,cos ωt）とにより、ＰＷ
Ｍコンバータ回路４１が出力すべき電圧（ｅu，ｅv，ｅ
w）を決定する。ここで、sin ωtは電源２５に同期した
基準波、cosωtは電源より９０度進んだ基準波であり、
この２つの位相のずれた信号により、ｅu，ｅv，ｅwを
決定する。ＰＷＭパルス発生回路４９では２相／３相変
換回路４８の出力より、三角波比較などの方法を用いて
ＰＷＭコンバータ回路４１が出力すべきパルスパターン
を決定し、各パルスをゲート回路５０により増幅してＰ
ＷＭコンバータ回路４１の各素子に与える。この様なＰ
ＬＬ回路２４を用いた制御により、ＰＷＭコンバータ回
路４１では、電源２５に対して力率＝１で運転が行われ
る。
【００１７】この実施の形態１では、ＰＬＬ回路２４に
フィードフォワード制御回路としてのｆ／Ｖコンバータ
３０を設け、電源２５からの位相信号をｆ／Ｖコンバー
タ３０にも入力してフィードフォワード信号３１を出力
し、このフィードフォワード信号３１をローパスフィル
タ２９出力と加算して電圧制御発振器３３に入力し、電
源電圧位相情報３６を得る。通常、ｆ／Ｖコンバータ３
０は極めて高速に周波数から直流電圧に変換する。図３
は、ｔ1時に周波数がｆ1からｆ2にステップ的に変動し
たときのｆ／Ｖコンバータ３０の出力特性５１を示すも
ので、図に示すように、遅れ時間τで周波数の変化に追
従する。この遅れ時間τは、ｆ／Ｖコンバータ３０の変
換時間τで、μｓｅｃオーダの短い時間であるため、入
力電源２５の周波数の変化に高速に追従したフィードフ
ォワード信号３１が得られる。このため、フィードバッ
ク信号２８を入力して、位相比較器２７およびローパス
フィルタ２９を用いたフィードバック制御では、入力周
波数変動に対して、ｆ／Ｖコンバータ３０の動作遅れで
発生する偏差εのみを補正するように追従すれば良く、
ローパスフィルタ２９の応答が遅くても、微小な偏差分
の追従は十分可能になる。
フィードフォワード制御回路としてのｆ／Ｖコンバータ
３０を設け、電源２５からの位相信号をｆ／Ｖコンバー
タ３０にも入力してフィードフォワード信号３１を出力
し、このフィードフォワード信号３１をローパスフィル
タ２９出力と加算して電圧制御発振器３３に入力し、電
源電圧位相情報３６を得る。通常、ｆ／Ｖコンバータ３
０は極めて高速に周波数から直流電圧に変換する。図３
は、ｔ1時に周波数がｆ1からｆ2にステップ的に変動し
たときのｆ／Ｖコンバータ３０の出力特性５１を示すも
ので、図に示すように、遅れ時間τで周波数の変化に追
従する。この遅れ時間τは、ｆ／Ｖコンバータ３０の変
換時間τで、μｓｅｃオーダの短い時間であるため、入
力電源２５の周波数の変化に高速に追従したフィードフ
ォワード信号３１が得られる。このため、フィードバッ
ク信号２８を入力して、位相比較器２７およびローパス
フィルタ２９を用いたフィードバック制御では、入力周
波数変動に対して、ｆ／Ｖコンバータ３０の動作遅れで
発生する偏差εのみを補正するように追従すれば良く、
ローパスフィルタ２９の応答が遅くても、微小な偏差分
の追従は十分可能になる。
【００１８】この様に、フィードフォワード制御回路と
してのｆ／Ｖコンバータ３０を設けたため、ＰＬＬ回路
２４は、入力周波数が変動しても早期に追従することが
可能になり、最適で安定した制御が行える。また、周波
数が、例えば５０Ｈｚと６０Ｈｚとに異なる様な場合で
も、ローパスフィルタ２９を用いたフィードバック制御
では、ｆ／Ｖコンバータ３０の動作遅れで発生する偏差
εのみを補正すれば良いため、ローパスフィルタ２９の
時定数を変更する必要がなく、１個の時定数で広範囲の
周波数領域に適用できる。また、ＰＷＭコンバータ装置
の制御回路４０に、上記のようなｆ／Ｖコンバータ３０
を設けたＰＬＬ回路２４を有することにより、発電機や
インバータを用いた様な入力電源の周波数が変動する場
合にも、制御性および信頼性を向上することができる。
してのｆ／Ｖコンバータ３０を設けたため、ＰＬＬ回路
２４は、入力周波数が変動しても早期に追従することが
可能になり、最適で安定した制御が行える。また、周波
数が、例えば５０Ｈｚと６０Ｈｚとに異なる様な場合で
も、ローパスフィルタ２９を用いたフィードバック制御
では、ｆ／Ｖコンバータ３０の動作遅れで発生する偏差
εのみを補正すれば良いため、ローパスフィルタ２９の
時定数を変更する必要がなく、１個の時定数で広範囲の
周波数領域に適用できる。また、ＰＷＭコンバータ装置
の制御回路４０に、上記のようなｆ／Ｖコンバータ３０
を設けたＰＬＬ回路２４を有することにより、発電機や
インバータを用いた様な入力電源の周波数が変動する場
合にも、制御性および信頼性を向上することができる。
【００１９】実施の形態２．図４は、この発明の実施の
形態２によるＰＬＬ回路２４内部の構成図である。上記
実施の形態１で用いたフィードフォワード制御回路３０
の替わりに、図に示すように、積分器５３と比例要素５
４とでフィードフォワード制御回路５２を構成する。ゼ
ロクロス検出回路２６から出力された電源２５の位相信
号として、例えば図５（ａ）に示すような６ｆのパルス
列とすると、積分器５３の出力電圧Ｖｃは、図５（ｂ）
に示すように、Ｖｃ＝Ｔｗ・６ｆ・Ｖｐ（Ｔｗ；ゼロク
ロス検出回路２６出力パルス幅，Ｖｐ；高さ）となり、
入力周波数ｆに比例した出力が得られ、これに比例要素
５４として適当なゲインＫをかけることにより、入力周
波数ｆに比例した直流電圧Ｖ2をフィードフォワード信
号３１として出力する。図４で示す積分器５３の時定数
τ＝Ｃ2Ｒ2の値として、パルス列の周期Ｔ＝１／６ｆの
５倍程度の数値に設定しておけば、入力電源２５の周波
数の変化に高速に追従したフィードフォワード信号３１
が得られ、上記実施の形態１と同様の効果を奏する。
形態２によるＰＬＬ回路２４内部の構成図である。上記
実施の形態１で用いたフィードフォワード制御回路３０
の替わりに、図に示すように、積分器５３と比例要素５
４とでフィードフォワード制御回路５２を構成する。ゼ
ロクロス検出回路２６から出力された電源２５の位相信
号として、例えば図５（ａ）に示すような６ｆのパルス
列とすると、積分器５３の出力電圧Ｖｃは、図５（ｂ）
に示すように、Ｖｃ＝Ｔｗ・６ｆ・Ｖｐ（Ｔｗ；ゼロク
ロス検出回路２６出力パルス幅，Ｖｐ；高さ）となり、
入力周波数ｆに比例した出力が得られ、これに比例要素
５４として適当なゲインＫをかけることにより、入力周
波数ｆに比例した直流電圧Ｖ2をフィードフォワード信
号３１として出力する。図４で示す積分器５３の時定数
τ＝Ｃ2Ｒ2の値として、パルス列の周期Ｔ＝１／６ｆの
５倍程度の数値に設定しておけば、入力電源２５の周波
数の変化に高速に追従したフィードフォワード信号３１
が得られ、上記実施の形態１と同様の効果を奏する。
【００２０】実施の形態３．図６は、この発明の実施の
形態３によるＰＬＬ回路２４内部の構成図である。上記
実施の形態１で用いたフィードフォワード制御回路３０
の替わりに、図に示すように、ゼロクロス検出回路２６
から出力された矩形波における高調波成分をカットする
２次のローパスフィルタ５６（以下、第２のローパスフ
ィルタ５６と称す）と、微分回路５７とダイオード等を
用いた整流回路５８と、整流回路５８出力を平滑するＲ
Ｃフィルタ回路５９とでフィードフォワード制御回路５
５を構成する。
形態３によるＰＬＬ回路２４内部の構成図である。上記
実施の形態１で用いたフィードフォワード制御回路３０
の替わりに、図に示すように、ゼロクロス検出回路２６
から出力された矩形波における高調波成分をカットする
２次のローパスフィルタ５６（以下、第２のローパスフ
ィルタ５６と称す）と、微分回路５７とダイオード等を
用いた整流回路５８と、整流回路５８出力を平滑するＲ
Ｃフィルタ回路５９とでフィードフォワード制御回路５
５を構成する。
【００２１】このフィードフォワード制御回路５５によ
り、ゼロクロス検出回路２６から出力された電源２５の
位相信号（パルス列）から入力周波数ｆに比例した直流
電圧Ｖ2をフィードフォワード信号３１として出力する
変換を図７を用いて以下に示す。まず、ゼロクロス検出
回路２６からの出力パルス列（図７（ａ））から、第２
のローパスフィルタ５６の周波数特性を上記ゼロクロス
検出回路２６からの出力クロックより少し高いところで
カットオフするように設定することにより、基本波成分
（例えば６ｆ成分）と直流分とのみを抽出し（図７
（ｂ））、これを微分回路５７を通すことにより周波数
に比例した出力を得る（図７（ｃ））。これを整流回路
５８を通して整流し（図７（ｄ））、ＲＣフィルタ回路
５９で平滑することにより、周波数に比例した直流出力
を得る（図７（ｅ））。これにより、入力電源２５の周
波数の変化に早期に追従できるフィードフォワード信号
３１が得られ、上記実施の形態１と同様の効果を奏す
る。
り、ゼロクロス検出回路２６から出力された電源２５の
位相信号（パルス列）から入力周波数ｆに比例した直流
電圧Ｖ2をフィードフォワード信号３１として出力する
変換を図７を用いて以下に示す。まず、ゼロクロス検出
回路２６からの出力パルス列（図７（ａ））から、第２
のローパスフィルタ５６の周波数特性を上記ゼロクロス
検出回路２６からの出力クロックより少し高いところで
カットオフするように設定することにより、基本波成分
（例えば６ｆ成分）と直流分とのみを抽出し（図７
（ｂ））、これを微分回路５７を通すことにより周波数
に比例した出力を得る（図７（ｃ））。これを整流回路
５８を通して整流し（図７（ｄ））、ＲＣフィルタ回路
５９で平滑することにより、周波数に比例した直流出力
を得る（図７（ｅ））。これにより、入力電源２５の周
波数の変化に早期に追従できるフィードフォワード信号
３１が得られ、上記実施の形態１と同様の効果を奏す
る。
【００２２】実施の形態４．図８は、この発明の実施の
形態４によるＰＬＬ回路２４内部の構成図である。上記
実施の形態１で用いたフィードフォワード制御回路３０
の替わりに、図に示すように、ゼロクロス検出回路２６
の出力クロックの周期Ｔを測定するタイマ６１と周期Ｔ
からクロック周波数（例えば６ｆ＝１／Ｔ）を演算する
演算器としてのマイクロプロセッサ６２とこの演算結果
をアナログ量に変換して出力するＤ／Ａコンバータ６３
とでフィードフォワード制御回路６０を構成する。この
フィードフォワード制御回路６０により、ゼロクロス検
出回路２６から出力された電源２５の位相信号（パルス
列）から入力周波数ｆに比例した直流電圧Ｖ2をフィー
ドフォワード信号３１として出力する。これにより、入
力電源２５の周波数の変化に早期に追従できるフィード
フォワード信号３１が得られ、上記実施の形態１と同様
の効果を奏する。
形態４によるＰＬＬ回路２４内部の構成図である。上記
実施の形態１で用いたフィードフォワード制御回路３０
の替わりに、図に示すように、ゼロクロス検出回路２６
の出力クロックの周期Ｔを測定するタイマ６１と周期Ｔ
からクロック周波数（例えば６ｆ＝１／Ｔ）を演算する
演算器としてのマイクロプロセッサ６２とこの演算結果
をアナログ量に変換して出力するＤ／Ａコンバータ６３
とでフィードフォワード制御回路６０を構成する。この
フィードフォワード制御回路６０により、ゼロクロス検
出回路２６から出力された電源２５の位相信号（パルス
列）から入力周波数ｆに比例した直流電圧Ｖ2をフィー
ドフォワード信号３１として出力する。これにより、入
力電源２５の周波数の変化に早期に追従できるフィード
フォワード信号３１が得られ、上記実施の形態１と同様
の効果を奏する。
【００２３】実施の形態５．図９は、この発明の実施の
形態５によるＰＬＬ回路２４内部の構成図である。上記
実施の形態１で用いたフィードフォワード制御回路３０
の替わりに、図に示すように、ゼロクロス検出回路２６
の出力クロックの周波数に回転数が比例する同期電動機
（ＡＣＭ）６５とこの回転数に出力の直流電圧が比例す
る直流発電機（ＤＣＧ）６６とでフィードフォワード制
御回路６４を構成する。上記同期電動機（ＡＣＭ）６５
と直流発電機（ＤＣＧ）６６との回転軸を連結すること
により、これらで構成されたフィードフォワード制御回
路６４により、ゼロクロス検出回路２６から出力された
電源２５の位相信号（パルス列）から入力周波数ｆに比
例した直流電圧Ｖ2をフィードフォワード信号３１とし
て出力する。これにより、入力電源２５の周波数の変化
に早期に追従できるフィードフォワード信号３１が得ら
れ、上記実施の形態１と同様の効果を奏する。なお、電
源２５が発電機で回転数計等の出力を有する場合には、
直流発電機の入力に、上記回転数計の出力を用いても良
い。
形態５によるＰＬＬ回路２４内部の構成図である。上記
実施の形態１で用いたフィードフォワード制御回路３０
の替わりに、図に示すように、ゼロクロス検出回路２６
の出力クロックの周波数に回転数が比例する同期電動機
（ＡＣＭ）６５とこの回転数に出力の直流電圧が比例す
る直流発電機（ＤＣＧ）６６とでフィードフォワード制
御回路６４を構成する。上記同期電動機（ＡＣＭ）６５
と直流発電機（ＤＣＧ）６６との回転軸を連結すること
により、これらで構成されたフィードフォワード制御回
路６４により、ゼロクロス検出回路２６から出力された
電源２５の位相信号（パルス列）から入力周波数ｆに比
例した直流電圧Ｖ2をフィードフォワード信号３１とし
て出力する。これにより、入力電源２５の周波数の変化
に早期に追従できるフィードフォワード信号３１が得ら
れ、上記実施の形態１と同様の効果を奏する。なお、電
源２５が発電機で回転数計等の出力を有する場合には、
直流発電機の入力に、上記回転数計の出力を用いても良
い。
【００２４】
【発明の効果】以上のように、この発明によると、ＰＬ
Ｌ回路に、交流電源からの位相信号が入力されフィード
フォワード信号を出力するフィードフォワード制御回路
を設け、ローパスフィルタの出力と上記フィードフォワ
ード信号とを加算して上記電圧制御発振器に入力して電
源電圧位相情報を発生させるようにしたため、入力周波
数が変動しても早期に追従することが可能になり、最適
で安定した制御が行えると共に、ローパスフィルタの時
定数を変更することなく広範囲の周波数領域に適用でき
る。
Ｌ回路に、交流電源からの位相信号が入力されフィード
フォワード信号を出力するフィードフォワード制御回路
を設け、ローパスフィルタの出力と上記フィードフォワ
ード信号とを加算して上記電圧制御発振器に入力して電
源電圧位相情報を発生させるようにしたため、入力周波
数が変動しても早期に追従することが可能になり、最適
で安定した制御が行えると共に、ローパスフィルタの時
定数を変更することなく広範囲の周波数領域に適用でき
る。
【００２５】またこの発明によると、フィードフォワー
ド制御回路を、入力周波数に比例した直流電圧を得るｆ
／Ｖコンバータで構成したため、上記のような、入力周
波数変動に対して早期に追従して安定した制御が行える
効果を確実に達成できる。
ド制御回路を、入力周波数に比例した直流電圧を得るｆ
／Ｖコンバータで構成したため、上記のような、入力周
波数変動に対して早期に追従して安定した制御が行える
効果を確実に達成できる。
【００２６】またこの発明によると、フィードフォワー
ド制御回路を、位相信号であるパルス列を積分する積分
器と比例要素とで構成したため、上記のような、入力周
波数変動に対して早期に追従して安定した制御が行える
効果を確実に達成できる。
ド制御回路を、位相信号であるパルス列を積分する積分
器と比例要素とで構成したため、上記のような、入力周
波数変動に対して早期に追従して安定した制御が行える
効果を確実に達成できる。
【００２７】またこの発明によると、フィードフォワー
ド制御回路を、位相信号から基本波を抽出する第２のロ
ーパスフィルタと該第２のローパスフィルタの出力を入
力として動作する微分回路と該微分回路の出力を入力と
して動作する整流回路と該整流回路の出力を入力として
動作するＲＣフィルタ回路とで構成したため、上記のよ
うな、入力周波数変動に対して早期に追従して安定した
制御が行える効果を確実に達成できる。
ド制御回路を、位相信号から基本波を抽出する第２のロ
ーパスフィルタと該第２のローパスフィルタの出力を入
力として動作する微分回路と該微分回路の出力を入力と
して動作する整流回路と該整流回路の出力を入力として
動作するＲＣフィルタ回路とで構成したため、上記のよ
うな、入力周波数変動に対して早期に追従して安定した
制御が行える効果を確実に達成できる。
【００２８】またこの発明によると、フィードフォワー
ド制御回路を、位相信号から周期を測定するタイマと、
上記周期から周波数を演算する演算器と、該演算結果を
アナログ変換して出力するＤ／Ａ変換器とで構成したた
め、上記のような、入力周波数変動に対して早期に追従
して安定した制御が行える効果を確実に達成できる。
ド制御回路を、位相信号から周期を測定するタイマと、
上記周期から周波数を演算する演算器と、該演算結果を
アナログ変換して出力するＤ／Ａ変換器とで構成したた
め、上記のような、入力周波数変動に対して早期に追従
して安定した制御が行える効果を確実に達成できる。
【００２９】またこの発明によると、フィードフォワー
ド制御回路を、周波数に比例する回転数で回転する同期
電動機と、該回転数に比例する直流電圧を出力する直流
発電機とで構成したため、上記のような、入力周波数変
動に対して早期に追従して安定した制御が行える効果を
確実に達成できる。
ド制御回路を、周波数に比例する回転数で回転する同期
電動機と、該回転数に比例する直流電圧を出力する直流
発電機とで構成したため、上記のような、入力周波数変
動に対して早期に追従して安定した制御が行える効果を
確実に達成できる。
【００３０】またこの発明によると、交流電源からの交
流電力を高力率で直流電圧に変換するＰＷＭコンバータ
装置の制御回路に、請求項１〜６のいずれかに記載のＰ
ＬＬ回路を有し、該ＰＬＬ回路により上記交流電源の電
源電圧位相情報を検出して上記制御回路の制御基準とし
て用いるため、上記交流電源が周波数変動を有する場合
にも、制御性および信頼性を向上できる。
流電力を高力率で直流電圧に変換するＰＷＭコンバータ
装置の制御回路に、請求項１〜６のいずれかに記載のＰ
ＬＬ回路を有し、該ＰＬＬ回路により上記交流電源の電
源電圧位相情報を検出して上記制御回路の制御基準とし
て用いるため、上記交流電源が周波数変動を有する場合
にも、制御性および信頼性を向上できる。
【図１】 この発明の実施の形態１によるＰＬＬ回路の
構成図である。
構成図である。
【図２】 この発明の実施の形態１によるＰＷＭコンバ
ータ装置の構成図である。
ータ装置の構成図である。
【図３】 この発明の実施の形態１によるＰＬＬ回路の
効果を説明する図である。
効果を説明する図である。
【図４】 この発明の実施の形態２によるＰＬＬ回路の
構成図である。
構成図である。
【図５】 この発明の実施の形態２によるＰＬＬ回路の
動作を説明する図である。
動作を説明する図である。
【図６】 この発明の実施の形態３によるＰＬＬ回路の
構成図である。
構成図である。
【図７】 この発明の実施の形態３によるＰＬＬ回路の
動作を説明する図である。
動作を説明する図である。
【図８】 この発明の実施の形態４によるＰＬＬ回路の
構成図である。
構成図である。
【図９】 この発明の実施の形態５によるＰＬＬ回路の
構成図である。
構成図である。
【図１０】 従来のＰＷＭコンバータ装置の構成図であ
る。
る。
【図１１】 従来のＰＬＬ回路の構成図である。
【図１２】 従来のＰＬＬ回路の問題点を説明する図で
ある。
ある。
２４ ＰＬＬ回路、２５ 交流電源、２７ 位相比較
器、２８ フィードバック信号、２９ ローパスフィル
タ、３０ フィードフォワード制御回路としてのｆ／Ｖ
コンバータ、３１ フィードフォワード信号、３２ 加
算器、３３ 電圧制御発振器、３６，３６ａ 電源電圧
位相情報、３９ 主回路、４０ 制御回路、４１ ＰＷ
Ｍコンバータ回路、５２，５５，６０，６４ フィード
フォワード制御回路、５３ 積分器、５４ 比例要素、
５６ 第２のローパスフィルタ、５７ 微分回路、５８
整流回路、５９ ＲＣフィルタ回路、６１ タイマ、
６２ 演算器としてのマイクロプロセッサ、６３ Ｄ／
Ａ変換器、６５ 同期電動機、６６ 直流発電機。
器、２８ フィードバック信号、２９ ローパスフィル
タ、３０ フィードフォワード制御回路としてのｆ／Ｖ
コンバータ、３１ フィードフォワード信号、３２ 加
算器、３３ 電圧制御発振器、３６，３６ａ 電源電圧
位相情報、３９ 主回路、４０ 制御回路、４１ ＰＷ
Ｍコンバータ回路、５２，５５，６０，６４ フィード
フォワード制御回路、５３ 積分器、５４ 比例要素、
５６ 第２のローパスフィルタ、５７ 微分回路、５８
整流回路、５９ ＲＣフィルタ回路、６１ タイマ、
６２ 演算器としてのマイクロプロセッサ、６３ Ｄ／
Ａ変換器、６５ 同期電動機、６６ 直流発電機。
Claims (7)
- 【請求項１】 電源電圧位相情報を発生させる電圧制御
発振器と、該電圧制御発振器の出力がフィードバック信
号として入力され、交流電源からの位相信号と比較する
位相比較器と、上記位相比較器からの出力を平滑するロ
ーパスフィルタとを有して、上記交流電源の上記電源電
圧位相情報を検出するＰＬＬ回路において、上記交流電
源からの位相信号が入力されフィードフォワード信号を
出力するフィードフォワード制御回路を設け、上記ロー
パスフィルタの出力と上記フィードフォワード信号とを
加算して上記電圧制御発振器に入力することを特徴とす
るＰＬＬ回路。 - 【請求項２】 フィードフォワード制御回路を、入力周
波数に比例した直流電圧を得るｆ／Ｖコンバータで構成
したことを特徴とする請求項１記載のＰＬＬ回路。 - 【請求項３】 フィードフォワード制御回路を、位相信
号であるパルス列を積分する積分器と比例要素とで構成
したことを特徴とする請求項１記載のＰＬＬ回路。 - 【請求項４】 フィードフォワード制御回路を、位相信
号から基本波を抽出する第２のローパスフィルタと該第
２のローパスフィルタの出力を入力として動作する微分
回路と該微分回路の出力を入力として動作する整流回路
と該整流回路の出力を入力として動作するＲＣフィルタ
回路とで構成したことを特徴とする請求項１記載のＰＬ
Ｌ回路。 - 【請求項５】 フィードフォワード制御回路を、位相信
号から周期を測定するタイマと、上記周期から周波数を
演算する演算器と、該演算結果をアナログ変換して出力
するＤ／Ａ変換器とで構成したことを特徴とする請求項
１記載のＰＬＬ回路。 - 【請求項６】 フィードフォワード制御回路を、周波数
に比例する回転数で回転する同期電動機と、該回転数に
比例する直流電圧を出力する直流発電機とで構成したこ
とを特徴とする請求項１記載のＰＬＬ回路。 - 【請求項７】 主回路および制御回路から成り、上記主
回路は交流電源からの交流電力を高力率で直流電圧に変
換するＰＷＭコンバータ回路で構成され、上記制御回路
に、請求項１〜６のいずれかに記載のＰＬＬ回路を有
し、該ＰＬＬ回路により上記交流電源の電源電圧位相情
報を検出して上記制御回路の制御基準として用いること
を特徴とするＰＷＭコンバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15974398A JP3526405B2 (ja) | 1998-06-08 | 1998-06-08 | Ｐｌｌ回路およびそれを用いたｐｗｍコンバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15974398A JP3526405B2 (ja) | 1998-06-08 | 1998-06-08 | Ｐｌｌ回路およびそれを用いたｐｗｍコンバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11356050A JPH11356050A (ja) | 1999-12-24 |
| JP3526405B2 true JP3526405B2 (ja) | 2004-05-17 |
Family
ID=15700311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15974398A Expired - Lifetime JP3526405B2 (ja) | 1998-06-08 | 1998-06-08 | Ｐｌｌ回路およびそれを用いたｐｗｍコンバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3526405B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011015493A (ja) | 2009-06-30 | 2011-01-20 | Fuji Electric Holdings Co Ltd | 分散型電源装置 |
| JP5510802B2 (ja) * | 2010-02-23 | 2014-06-04 | 株式会社デンソー | 車両用発電機 |
| JP5079055B2 (ja) | 2010-06-28 | 2012-11-21 | 三菱電機株式会社 | 電力変換装置 |
-
1998
- 1998-06-08 JP JP15974398A patent/JP3526405B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11356050A (ja) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9819294B2 (en) | Inverter control apparatus and control method thereof | |
| US5850132A (en) | Apparatus used with AC motors for compensating for turn on delay errors | |
| US4523267A (en) | Power converter control circuit | |
| JPH044835B2 (ja) | ||
| JPS62268363A (ja) | 非循環電流方式サイクロコンバ−タの制御装置 | |
| JPH09201058A (ja) | Ａｃ／ｄｃ変換装置 | |
| JP3681941B2 (ja) | 電源高調波抑制装置 | |
| WO2020100478A1 (ja) | モータ制御装置及びモータ制御方法 | |
| JP3526405B2 (ja) | Ｐｌｌ回路およびそれを用いたｐｗｍコンバータ装置 | |
| JP3236985B2 (ja) | Ｐｗｍコンバータの制御装置 | |
| JP2002084743A (ja) | スイッチング電源装置 | |
| JP2579119B2 (ja) | 誘導電動機のベクトル制御装置 | |
| JP2006166664A (ja) | 電圧形インバータの制御方法 | |
| JP3513028B2 (ja) | 三相無整流子電動機の制御装置 | |
| JP3354465B2 (ja) | 電力変換装置 | |
| JP2781602B2 (ja) | 電力変換器の制御装置及びそのシステム | |
| JP3261952B2 (ja) | Ｐｗｍコンバータ制御装置 | |
| JPH09205773A (ja) | Ｐｗｍ制御自励式整流装置 | |
| JPS6159074B2 (ja) | ||
| JPH0713440Y2 (ja) | 交流電源装置 | |
| JP3314793B2 (ja) | 位置決め制御装置 | |
| Chan et al. | Sliding-mode controlled induction motor drive using gain-adaptive phase-locked loop speed control | |
| JPS6056397B2 (ja) | 無整流子電動機 | |
| JPH0731192A (ja) | 可変速駆動システムの制御方法及び装置 | |
| JPH0521999Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |