JP3517701B2 - Ｉｃ実装方法 - Google Patents
Ｉｃ実装方法Info
- Publication number
- JP3517701B2 JP3517701B2 JP17490298A JP17490298A JP3517701B2 JP 3517701 B2 JP3517701 B2 JP 3517701B2 JP 17490298 A JP17490298 A JP 17490298A JP 17490298 A JP17490298 A JP 17490298A JP 3517701 B2 JP3517701 B2 JP 3517701B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sealing resin
- mounting
- bare
- mounting method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Landscapes
- Compositions Of Macromolecular Compounds (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体ベアーＩＣ
を回路基板上に実装してなるＩＣ実装方法に関する。
を回路基板上に実装してなるＩＣ実装方法に関する。
【０００２】
【従来の技術】従来におけるベアーＩＣを基板上に実装
／固定する方法としては、大別して以下の２つの手法に
よって行われていた。
／固定する方法としては、大別して以下の２つの手法に
よって行われていた。
【０００３】第１は、図６に示すように、基板上のベア
ーＩＣ装着領域全体にペースト状もしくはフィルム状の
樹脂材料１１を供給し、その上からバンプ１３を形成し
たベアーＩＣを装着設備により位置決めをして装着し、
熱などによる手段で樹脂を硬化し、実装を完了する方法
である。
ーＩＣ装着領域全体にペースト状もしくはフィルム状の
樹脂材料１１を供給し、その上からバンプ１３を形成し
たベアーＩＣを装着設備により位置決めをして装着し、
熱などによる手段で樹脂を硬化し、実装を完了する方法
である。
【０００４】第２は、図７に示すように、ベアーＩＣ２
１上に形成されたバンプ２２上に導電性接着剤などのペ
ースト材料２３を転写し、これを基板上に位置決めして
装着したあと、熱などによりペースト材料２３を硬化
し、ベアーＩＣ２１を基板に仮固定する。その後封止樹
脂２４をベアーＩＣ２１の横から流し込み、ベアーＩＣ
の下部を充填し最後に熱で硬化して実装を完了する方法
である。
１上に形成されたバンプ２２上に導電性接着剤などのペ
ースト材料２３を転写し、これを基板上に位置決めして
装着したあと、熱などによりペースト材料２３を硬化
し、ベアーＩＣ２１を基板に仮固定する。その後封止樹
脂２４をベアーＩＣ２１の横から流し込み、ベアーＩＣ
の下部を充填し最後に熱で硬化して実装を完了する方法
である。
【０００５】
【発明が解決しようとする課題】電子機器を取り扱うに
あたって、電子回路基板上での寄生素子が機器の性能を
劣化させたり、悪影響を及ぼす原因になる。寄生素子と
は、回路設計図面に存在しないが、実際の電子回路基板
上には存在する不要な回路素子である。例えば、基板材
料や封止樹脂に含まれる誘電物質からなる浮遊容量（コ
ンデンサ）成分、あるいは基板の配線パターンや、ベア
ーＩＣとリードフレームを結ぶワイヤーなどに含まれる
コイル成分が主な寄生素子である。電子機器の高周波化
が進むにしたがって、上記の寄生素子をいかに取り除く
かが今後大きな課題となっている。
あたって、電子回路基板上での寄生素子が機器の性能を
劣化させたり、悪影響を及ぼす原因になる。寄生素子と
は、回路設計図面に存在しないが、実際の電子回路基板
上には存在する不要な回路素子である。例えば、基板材
料や封止樹脂に含まれる誘電物質からなる浮遊容量（コ
ンデンサ）成分、あるいは基板の配線パターンや、ベア
ーＩＣとリードフレームを結ぶワイヤーなどに含まれる
コイル成分が主な寄生素子である。電子機器の高周波化
が進むにしたがって、上記の寄生素子をいかに取り除く
かが今後大きな課題となっている。
【０００６】また、従来のベアーＩＣ実装では、前述し
たように封止素子がベアーＩＣの下面全体に存在してお
り、その封止樹脂の容量成分が寄生素子となって、ベア
ーＩＣの性能を劣化させる原因となっている。したがっ
て、封止樹脂の誘電率を低くするための材料開発などが
進められているが、その値は通常３〜４であり、理想で
ある空気の誘電率１には未だ大きな隔たりがあり、現在
の課題となっている。
たように封止素子がベアーＩＣの下面全体に存在してお
り、その封止樹脂の容量成分が寄生素子となって、ベア
ーＩＣの性能を劣化させる原因となっている。したがっ
て、封止樹脂の誘電率を低くするための材料開発などが
進められているが、その値は通常３〜４であり、理想で
ある空気の誘電率１には未だ大きな隔たりがあり、現在
の課題となっている。
【０００７】本発明は、このような問題点を解決し、寄
生素子を低減してデバイスの高周波特性を向上させたＩ
Ｃ実装方法を提供することを目的とする。
生素子を低減してデバイスの高周波特性を向上させたＩ
Ｃ実装方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するため
の本発明は、ＩＣを基板上に熱硬化性の封止樹脂のみで
固定させる実装方法であって、前記ＩＣを前記基板上に
実装する際に、前記基板における、前記ＩＣの回路パタ
ーン領域を除いた領域でかつ前記ＩＣ表面上に形成され
たバンプと前記基板との接合部分近傍に熱硬化性の封止
樹脂を供給し、前記ＩＣを前記基板上に装着した後、荷
重を加えて前記ＩＣと前記基板の配線パターンとを接合
後、前記ＩＣに荷重を加えながら加熱して前記封止樹脂
を硬化させることを特徴とする。このような構成によ
り、実装後のＩＣの回路パターン領域の真下に封止樹脂
が存在せずしかもバンプの近傍の封止樹脂の領域を小さ
くすることができるため、樹脂による寄生容量が低減さ
れ、高周波特性が改善できるようになる。
の本発明は、ＩＣを基板上に熱硬化性の封止樹脂のみで
固定させる実装方法であって、前記ＩＣを前記基板上に
実装する際に、前記基板における、前記ＩＣの回路パタ
ーン領域を除いた領域でかつ前記ＩＣ表面上に形成され
たバンプと前記基板との接合部分近傍に熱硬化性の封止
樹脂を供給し、前記ＩＣを前記基板上に装着した後、荷
重を加えて前記ＩＣと前記基板の配線パターンとを接合
後、前記ＩＣに荷重を加えながら加熱して前記封止樹脂
を硬化させることを特徴とする。このような構成によ
り、実装後のＩＣの回路パターン領域の真下に封止樹脂
が存在せずしかもバンプの近傍の封止樹脂の領域を小さ
くすることができるため、樹脂による寄生容量が低減さ
れ、高周波特性が改善できるようになる。
【０００９】
【００１０】また本発明は、前記基板における前記ＩＣ
の縁部の領域に、熱硬化性の封止樹脂を供給することを
特徴とする。このような構成により、実装後のＩＣの回
路パターン領域の真下およびバンプの近傍に封止樹脂が
存在しないため、樹脂による寄生容量が低減され、高周
波特性が改善できるようになる。
の縁部の領域に、熱硬化性の封止樹脂を供給することを
特徴とする。このような構成により、実装後のＩＣの回
路パターン領域の真下およびバンプの近傍に封止樹脂が
存在しないため、樹脂による寄生容量が低減され、高周
波特性が改善できるようになる。
【００１１】また本発明は、前記封止樹脂をフィルム状
もしくはペースト状の熱硬化性樹脂材料とし、前記基板
の所定位置に前記熱硬化性樹脂材料を供給し、前記ＩＣ
を装着して前記封止樹脂を硬化させることを特徴とす
る。また本発明は、前記フィルム状の熱硬化性樹脂材料
を、異方性導電フィルムもしくはその導電粒子を混入し
ないタイプのどちらかとし、前記基板上の所定の部分に
貼り付けることを特徴とする。また本発明は、前記ペー
スト状の熱硬化性樹脂材料を、異方性導電ペーストもし
くはその導電粒子を混入しないタイプのどちらかとし、
前記基板上の所定の部分に塗布することを特徴とする。
このような構成により、基板の所定位置に対する封止樹
脂の供給が容易にできるようになる。
もしくはペースト状の熱硬化性樹脂材料とし、前記基板
の所定位置に前記熱硬化性樹脂材料を供給し、前記ＩＣ
を装着して前記封止樹脂を硬化させることを特徴とす
る。また本発明は、前記フィルム状の熱硬化性樹脂材料
を、異方性導電フィルムもしくはその導電粒子を混入し
ないタイプのどちらかとし、前記基板上の所定の部分に
貼り付けることを特徴とする。また本発明は、前記ペー
スト状の熱硬化性樹脂材料を、異方性導電ペーストもし
くはその導電粒子を混入しないタイプのどちらかとし、
前記基板上の所定の部分に塗布することを特徴とする。
このような構成により、基板の所定位置に対する封止樹
脂の供給が容易にできるようになる。
【００１２】また本発明は、前記樹脂材料の前記基板上
への供給位置が、装着される前記ＩＣの角の部分である
ことを特徴とする。このような構成により、実装後のＩ
Ｃの回路パターン領域の真下に封止樹脂が存在せず、し
かも基板上の配線パターンおよびこの配線パターンとバ
ンプとの接合部分近傍における封止樹脂の占める領域が
低減されるため、樹脂による寄生容量が低減され、高周
波特性が改善できるようになる。
への供給位置が、装着される前記ＩＣの角の部分である
ことを特徴とする。このような構成により、実装後のＩ
Ｃの回路パターン領域の真下に封止樹脂が存在せず、し
かも基板上の配線パターンおよびこの配線パターンとバ
ンプとの接合部分近傍における封止樹脂の占める領域が
低減されるため、樹脂による寄生容量が低減され、高周
波特性が改善できるようになる。
【００１３】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら詳細に説明する。
て、図面を参照しながら詳細に説明する。
【００１４】図１は本発明の第１実施形態におけるベア
ーＩＣの実装の流れを示す断面図であり、１はベアーＩ
Ｃ、２は基板、３はベアーＩＣ１の表面電極に形成され
たバンプ、４は基板上の配線パターン、５は異方性導電
フィルムからなるフィルム封止樹脂である。
ーＩＣの実装の流れを示す断面図であり、１はベアーＩ
Ｃ、２は基板、３はベアーＩＣ１の表面電極に形成され
たバンプ、４は基板上の配線パターン、５は異方性導電
フィルムからなるフィルム封止樹脂である。
【００１５】まず、基板２上に、異方性導電フィルムか
らなるフィルム封止樹脂５を貼り付ける。ここで、フィ
ルム封止樹脂５を貼り付ける位置は、配線パターン４に
おけるバンプ３との接合部分近傍でかつ配線パターン４
の外側とし、しかもベアーＩＣ１が基板２に固定された
際にベアーＩＣ１の回路パターンの部分の真下にフィル
ム封止樹脂５が存在しないように設定する。なお、異方
性導電フィルムは直径数μｍ程度の大きさの導電粒子が
互いに接触することなく分散しており、ベアーＩＣ１と
基板２の電気的導通を助ける役割を果たす。
らなるフィルム封止樹脂５を貼り付ける。ここで、フィ
ルム封止樹脂５を貼り付ける位置は、配線パターン４に
おけるバンプ３との接合部分近傍でかつ配線パターン４
の外側とし、しかもベアーＩＣ１が基板２に固定された
際にベアーＩＣ１の回路パターンの部分の真下にフィル
ム封止樹脂５が存在しないように設定する。なお、異方
性導電フィルムは直径数μｍ程度の大きさの導電粒子が
互いに接触することなく分散しており、ベアーＩＣ１と
基板２の電気的導通を助ける役割を果たす。
【００１６】次に、フィルム封止樹脂５を貼り付けた基
板２上に、装着機で位置決めすることによりベアーＩＣ
１を装着する。ここで、フィルム封止樹脂５は、例えば
ゼリーのような軟性を有するため、ベアーＩＣ１に荷重
を加えることにより、バンプ３がフィルム樹脂５を周辺
に押し出しながら移動して、配線パターン４に接合する
ようになる。その後、ベアーＩＣ１に１〜５ｋｇ程度の
荷重を加えながら約２００℃で２０秒間加熱することに
より、バンプ３と配線パターン４との電気的接合が保た
れたままフィルム封止樹脂５により固定される。
板２上に、装着機で位置決めすることによりベアーＩＣ
１を装着する。ここで、フィルム封止樹脂５は、例えば
ゼリーのような軟性を有するため、ベアーＩＣ１に荷重
を加えることにより、バンプ３がフィルム樹脂５を周辺
に押し出しながら移動して、配線パターン４に接合する
ようになる。その後、ベアーＩＣ１に１〜５ｋｇ程度の
荷重を加えながら約２００℃で２０秒間加熱することに
より、バンプ３と配線パターン４との電気的接合が保た
れたままフィルム封止樹脂５により固定される。
【００１７】このように構成したことにより、フィルム
封止樹脂５は、ベアーＩＣ１の回路パターン面の真下の
部分Ａには存在せず、かつバンプ３，基板２上の配線パ
ターン４などの露出した電極表面にも接触していないの
で、フィルム封止樹脂５による電極間の寄生容量成分が
存在せず、高周波特性を向上させることができる。
封止樹脂５は、ベアーＩＣ１の回路パターン面の真下の
部分Ａには存在せず、かつバンプ３，基板２上の配線パ
ターン４などの露出した電極表面にも接触していないの
で、フィルム封止樹脂５による電極間の寄生容量成分が
存在せず、高周波特性を向上させることができる。
【００１８】図２は本発明の第２実施形態におけるベア
ーＩＣの実装の流れを示す断面図である。この第２実施
形態は、図１に示す第１実施形態における異方性導電フ
ィルムからなるフィルム封止樹脂５の代わりに、ベアー
ＩＣ１をペースト状のペースト封止樹脂６によって固定
するものである。
ーＩＣの実装の流れを示す断面図である。この第２実施
形態は、図１に示す第１実施形態における異方性導電フ
ィルムからなるフィルム封止樹脂５の代わりに、ベアー
ＩＣ１をペースト状のペースト封止樹脂６によって固定
するものである。
【００１９】まず、基板２上に、ペースト封止樹脂６を
塗布装置により供給する。ここで、ペースト封止樹脂６
を塗布する位置は、配線パターン４におけるバンプ３と
の接合部分近傍およびその外側とし、しかもベアーＩＣ
１を装着したときにベアーＩＣ１の回路パターンの部分
の真下にペースト封止樹脂６が位置しない部位に、設定
する。なお、ペースト封止樹脂６には導電粒子が分散し
ている異方性導電ペーストを用いても良いし、あるいは
樹脂成分のみで導電粒子を含まないものでも良い。
塗布装置により供給する。ここで、ペースト封止樹脂６
を塗布する位置は、配線パターン４におけるバンプ３と
の接合部分近傍およびその外側とし、しかもベアーＩＣ
１を装着したときにベアーＩＣ１の回路パターンの部分
の真下にペースト封止樹脂６が位置しない部位に、設定
する。なお、ペースト封止樹脂６には導電粒子が分散し
ている異方性導電ペーストを用いても良いし、あるいは
樹脂成分のみで導電粒子を含まないものでも良い。
【００２０】次に、ペースト封止樹脂６を貼り付けた基
板２上に、装着機で位置決めすることによりベアーＩＣ
１を装着し、以下、第１実施形態と同様に、荷重を加え
ながら加熱することにより、ベアーＩＣ１が基板２にペ
ースト封止樹脂６によって固定される。
板２上に、装着機で位置決めすることによりベアーＩＣ
１を装着し、以下、第１実施形態と同様に、荷重を加え
ながら加熱することにより、ベアーＩＣ１が基板２にペ
ースト封止樹脂６によって固定される。
【００２１】このように構成したことにより、第２実施
形態と同様に、ペースト封止樹脂６による電極間の寄生
容量成分が存在せず、高周波特性を向上させることがで
きる。
形態と同様に、ペースト封止樹脂６による電極間の寄生
容量成分が存在せず、高周波特性を向上させることがで
きる。
【００２２】図３は本発明の第３実施形態におけるベア
ーＩＣの実装の流れを示す断面図である。この第２実施
形態は、図１に示す第１実施形態における異方性導電フ
ィルムからなるフィルム封止樹脂５の貼着位置を配線パ
ターン４上とし、しかもベアーＩＣ１が基板２に固定さ
れた際にベアーＩＣ１の回路パターンの部分の真下にフ
ィルム封止樹脂５が存在しないように設定したものであ
る。
ーＩＣの実装の流れを示す断面図である。この第２実施
形態は、図１に示す第１実施形態における異方性導電フ
ィルムからなるフィルム封止樹脂５の貼着位置を配線パ
ターン４上とし、しかもベアーＩＣ１が基板２に固定さ
れた際にベアーＩＣ１の回路パターンの部分の真下にフ
ィルム封止樹脂５が存在しないように設定したものであ
る。
【００２３】このように構成したことにより、ベアーＩ
Ｃ１の回路パターンの部分の真下およびバンプ３の近傍
Ｂにフィルム封止樹脂５が存在しないので、一層高周波
特性を改善することができる。
Ｃ１の回路パターンの部分の真下およびバンプ３の近傍
Ｂにフィルム封止樹脂５が存在しないので、一層高周波
特性を改善することができる。
【００２４】図４は本発明の第４実施形態におけるベア
ーＩＣの実装基板の構造を示す斜視図、図５は図４の平
面図である。この第４実施形態は、図１に示す第１実施
形態における異方性導電フィルムからなるフィルム封止
樹脂５の貼着位置を、基板２においてベアーＩＣ１の４
隅が位置する部位とし、しかもベアーＩＣ１が基板２に
固定された際にベアーＩＣ１の回路パターンの部分の真
下にフィルム封止樹脂５が存在しないように設定したも
のである。
ーＩＣの実装基板の構造を示す斜視図、図５は図４の平
面図である。この第４実施形態は、図１に示す第１実施
形態における異方性導電フィルムからなるフィルム封止
樹脂５の貼着位置を、基板２においてベアーＩＣ１の４
隅が位置する部位とし、しかもベアーＩＣ１が基板２に
固定された際にベアーＩＣ１の回路パターンの部分の真
下にフィルム封止樹脂５が存在しないように設定したも
のである。
【００２５】このように構成したことにより、ベアーＩ
Ｃ１の回路パターンの部分の真下，バンプ３の近傍およ
び配線パターン４上にフィルム封止樹脂５が存在しない
ので、一層高周波特性を改善することができる。
Ｃ１の回路パターンの部分の真下，バンプ３の近傍およ
び配線パターン４上にフィルム封止樹脂５が存在しない
ので、一層高周波特性を改善することができる。
【００２６】以上、説明した第１，３および４実施形態
を用いて高周波デバイスであるＦＥＴ（フィールドエフ
ェクトトランジスタ）のサンプルをフリップ実装で作製
し、特性を評価した結果を表１に示す。なお、高周波特
性評価として、１ＧＨｚにおける利得を測定した。
を用いて高周波デバイスであるＦＥＴ（フィールドエフ
ェクトトランジスタ）のサンプルをフリップ実装で作製
し、特性を評価した結果を表１に示す。なお、高周波特
性評価として、１ＧＨｚにおける利得を測定した。
【００２７】
【表１】
【００２８】表１から明らかなように、従来構成に比較
して、第１実施形態の構成では１ｄＢ、第３実施形態の
構成では２ｄＢ、第４実施形態の構成では５ｄＢ利得水
準が改善できている。このことは樹脂材料による寄生素
子が低減できたことを示している。
して、第１実施形態の構成では１ｄＢ、第３実施形態の
構成では２ｄＢ、第４実施形態の構成では５ｄＢ利得水
準が改善できている。このことは樹脂材料による寄生素
子が低減できたことを示している。
【００２９】なお、第３，第４実施形態におけるフィル
ム封止樹脂５の代わりに、第２実施形態のようにペース
ト状のペースト封止樹脂６を用いても良いことは言うま
でもない。
ム封止樹脂５の代わりに、第２実施形態のようにペース
ト状のペースト封止樹脂６を用いても良いことは言うま
でもない。
【００３０】
【発明の効果】以上説明したように構成された本発明に
よれば、ＩＣの回路パターンの直下に樹脂材料を充填せ
ず、ＩＣの周辺部分に供給して基板に固定することによ
り、寄生素子が低減できデバイスの高周波特性が改善で
きるという利点がある。
よれば、ＩＣの回路パターンの直下に樹脂材料を充填せ
ず、ＩＣの周辺部分に供給して基板に固定することによ
り、寄生素子が低減できデバイスの高周波特性が改善で
きるという利点がある。
【図１】本発明の第１実施形態におけるベアーＩＣの実
装の流れを示す断面図
装の流れを示す断面図
【図２】本発明の第２実施形態におけるベアーＩＣの実
装の流れを示す断面図
装の流れを示す断面図
【図３】本発明の第３実施形態におけるベアーＩＣの実
装の流れを示す断面図
装の流れを示す断面図
【図４】本発明の第４実施形態におけるベアーＩＣの実
装基板の構造を示す斜視図
装基板の構造を示す斜視図
【図５】図４の平面図
【図６】従来のベアーＩＣの実装の流れを示す断面図
【図７】従来のベアーＩＣの他の実装の流れを示す断面
図
図
１ ベアーＩＣ
２ 基板
３ バンプ
４ 配線パターン
５ フィルム封止樹脂
６ ペースト封止樹脂
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−99214（ＪＰ，Ａ)
特開 平６−232205（ＪＰ，Ａ)
特開 平５−259222（ＪＰ，Ａ)
特開 平１−238148（ＪＰ，Ａ)
特開 平６−177205（ＪＰ，Ａ)
特開 平９−64095（ＪＰ，Ａ)
特開 平３−30349（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60 311
Claims (6)
- 【請求項１】 ＩＣを基板上に熱硬化性の封止樹脂のみ
で固定させる実装方法であって、前記ＩＣを前記基板上
に実装する際に、前記基板における、前記ＩＣの回路パ
ターン領域を除いた領域でかつ前記ＩＣ表面上に形成さ
れたバンプと前記基板との接合部分近傍に熱硬化性の封
止樹脂を供給し、前記ＩＣを前記基板上に装着した後、
荷重を加えて前記ＩＣと前記基板の配線パターンとを接
合後、前記ＩＣに荷重を加えながら加熱して前記封止樹
脂を硬化させることを特徴とするＩＣ実装方法。 - 【請求項２】 前記基板における前記ＩＣの縁部の領域
に、熱硬化性の封止樹脂を供給することを特徴とする請
求項１記載のＩＣ実装方法。 - 【請求項３】 前記封止樹脂をフィルム状もしくはペー
スト状の熱硬化性樹脂材料とし、前記基板の所定位置に
前記熱硬化性樹脂材料を供給し、前記ＩＣを装着して前
記封止樹脂を硬化させることを特徴とする請求項１また
は２記載のＩＣ実装方法。 - 【請求項４】 前記フィルム状の熱硬化性樹脂材料を、
異方性導電フィルムもしくはその導電粒子を混入しない
タイプのどちらかとし、前記基板上の所定の部分に貼り
付けることを特徴とする請求項３記載のＩＣ実装方法。 - 【請求項５】 前記ペースト状の熱硬化性樹脂材料を、
異方性導電ペーストもしくはその導電粒子を混入しない
タイプのどちらかとし、前記基板上の所定の部分に塗布
することを特徴とする請求項３記載のＩＣ実装方法。 - 【請求項６】 前記樹脂材料の前記基板上への供給位置
を、装着される前記ＩＣの角の部分のみとすることを特
徴とする請求項１，４または５記載のＩＣ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17490298A JP3517701B2 (ja) | 1998-06-22 | 1998-06-22 | Ｉｃ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17490298A JP3517701B2 (ja) | 1998-06-22 | 1998-06-22 | Ｉｃ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012617A JP2000012617A (ja) | 2000-01-14 |
| JP3517701B2 true JP3517701B2 (ja) | 2004-04-12 |
Family
ID=15986700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17490298A Expired - Fee Related JP3517701B2 (ja) | 1998-06-22 | 1998-06-22 | Ｉｃ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3517701B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015551A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4637809B2 (ja) * | 2001-06-15 | 2011-02-23 | 株式会社リコー | 半導体装置、画像読取ユニット及び画像形成装置 |
| JP4242442B2 (ja) | 2005-10-20 | 2009-03-25 | パナソニック株式会社 | 電子部品実装方法 |
-
1998
- 1998-06-22 JP JP17490298A patent/JP3517701B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000012617A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030135996A1 (en) | Electronic device and a method of manufacturing the same | |
| JP2001024034A (ja) | 回路基板への電子部品の実装方法及びその装置 | |
| US6414397B1 (en) | Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device | |
| JP3847693B2 (ja) | 半導体装置の製造方法 | |
| JP3517701B2 (ja) | Ｉｃ実装方法 | |
| JP2005026577A (ja) | 電子部品の実装方法 | |
| JP3026204B1 (ja) | ベアチップ実装方法 | |
| JP3743716B2 (ja) | フレキシブル配線基板及び半導体素子の実装方法 | |
| KR100614564B1 (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
| JP2001284400A (ja) | フリップチップ実装部品 | |
| JP3272889B2 (ja) | 半導体装置の製造方法 | |
| JP3421591B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2000150576A (ja) | 電子回路装置およびその製造方法 | |
| JP3502449B2 (ja) | 半導体装置、及びその製造方法 | |
| JPH06163746A (ja) | 混成集積回路装置 | |
| JPS61113243A (ja) | 混成集積回路の実装方法 | |
| JP3393708B2 (ja) | 半導体パッケージの製造方法 | |
| JPH1074868A (ja) | 半導体実装装置及び半導体装置の封止方法 | |
| JPH10289929A (ja) | 表面実装部品の実装方法 | |
| JP2002009110A (ja) | 半導体装置 | |
| JP2000277566A (ja) | 電子部品ユニットおよび電子部品ユニット製造方法 | |
| JPH05235103A (ja) | Ｉｃ実装方法 | |
| JPH05326628A (ja) | フリップチップの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |