JP3477844B2 - 高周波分周器 - Google Patents
高周波分周器Info
- Publication number
- JP3477844B2 JP3477844B2 JP24526294A JP24526294A JP3477844B2 JP 3477844 B2 JP3477844 B2 JP 3477844B2 JP 24526294 A JP24526294 A JP 24526294A JP 24526294 A JP24526294 A JP 24526294A JP 3477844 B2 JP3477844 B2 JP 3477844B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- frequency
- inverter
- frequency divider
- inverters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳトランジスタ
から構成され、高周波の微小振幅信号を増幅・分周する
高周波分周器に関する。 【０００２】 【従来の技術】従来、高周波の微小振幅信号を増幅・分
周するＣＭＯＳの高周波分周器として、フリップフロッ
プから構成した分周器の前段に、複数のインバータをカ
スケード接続してなる高周波分周器が知られている。 【０００３】この種のカスケード接続されたインバータ
からなる増幅器は、そのインバータを設計する場合、イ
ンバータの大きさを入力側から出力側に向かってｅ倍、
ｅ倍とサイズを大きくするように形成することにより、
その動作遅延時間を最小とし、動作の高速化を図ること
が行われている（例えば、菅野卓雄著「ＣＭＯＳ超ＬＳ
Ｉの設計」参照）。 【０００４】 【発明が解決しようとする課題】しかし、このような複
数のＣＭＯＳインバータをカスケード接続した増幅器で
は、各インバータを構成するＣＭＯＳトランジスタのサ
イズが相違するため、各インバータの動作レベルが相違
する結果となる。 【０００５】このため、例えば、図６に示すようなイン
バータ７１と７２をカスケード接続した増幅器に、高周
波の微小振幅信号Ｓ１を入力した場合、図７の波形図に
示すように、インバータ７１の動作レベルはＬ１である
のに対し、インバータ７２の動作レベルはそれとは異な
るＬ２となる。 【０００６】このため、インバータ７１に入力信号Ｓ１
を入力した場合、その出力信号Ｓ２は図７のように正常
な波形に増幅されるが、信号Ｓ２が次のインバータ７２
に入力され増幅されると、そのインバータ７２の動作レ
ベルＬ２が前段のインバータ７１の動作レベルＬ１とは
異なり、入力される信号（高周波微小振幅信号）はその
動作レベルを横切る部分で出力波形が生成されるため、
インバータ７２から出力される信号Ｓ３は、図７に示す
ように、その波形が変形すると共に増幅率も不十分とな
り、良好な増幅ができなくなる問題があった。 【０００７】本発明は、上記の点に鑑みてなされたもの
で、高周波の微小振幅信号を良好に増幅し分周すること
ができる高周波分周器を提供することを目的とする。 【０００８】 【課題を解決するための手段】上記目的を達成するため
に、本発明における請求項１の高周波分周器は、ＣＭＯ
Ｓトランジスタから構成され、分周器の前段に、複数の
インバータをカスケード接続した高周波増幅器を有する
高周波分周器において、各インバータを構成するＣＭＯ
Ｓトランジスタが、ＰチャネルトランジスタとＮチャネ
ルトランジスタ毎に、各々同一サイズで形成され、高周
波増幅器の前段にＮＯＲ又はＮＡＮＤからなるスイッチ
ング回路が接続され、スイッチング回路を構成するＣＭ
ＯＳトランジスタにおける制御信号を入力するトランジ
スタのゲート幅が他の部分のトランジスタのゲート幅よ
り大きく形成され、スイッチング回路内の高周波信号を
入力するトランジスタが、次に接続されるインバータの
トランジスタと、Ｐチャネルトランジスタ・Ｎチャネル
トランジスタ毎に、各々同一サイズで形成されて構成さ
れる。 【０００９】 【００１０】 【００１１】 【作用・効果】請求項１の高周波分周器では、高周波の
微小振幅信号が、先ず、インバータをカスケード接続し
た高周波増幅器に入力されて増幅され、増幅された高周
波信号が次のフリップフロップからなる分周器に送られ
分周される。 【００１２】前段の各インバータを構成するＣＭＯＳト
ランジスタが、ＰチャネルトランジスタとＮチャネルト
ランジスタ毎に、各々同一サイズで形成されているた
め、各インバータの動作レベルは等しくなる。各インバ
ータに入力される高周波微小振幅信号は動作レベルを横
切る部分で波形を生成して出力信号が出力されるが、カ
スケード接続された各インバータの動作レベルが等しい
ため、出力波形は変形せず、充分な増幅率で良好な増幅
が行われる。 【００１３】 さらに、スイッチング回路を構成するＣ
ＭＯＳトランジスタにおける制御信号を入力するトラン
ジスタのゲート幅が他の部分のトランジスタのゲート幅
より大きく形成されるため、そのトランジスタのオン抵
抗が下がり、高周波に対応しつつ、間欠動作が可能とな
り、消費電力を低減することができる。 【００１４】また、スイッチング回路内の高周波信号を
入力するトランジスタが、次に接続されるインバータの
トランジスタと、Ｐチャネルトランジスタ・Ｎチャネル
トランジスタ毎に、各々同一サイズで形成されるため、
トランジスタの動作レベルを等しくして良好な増幅を行
なうことができる。 【００１５】 【００１６】 【実施例】以下、本発明の実施例を図面に基づいて説明
する。 【００１７】図１は第一実施例の高周波分周器の構成図
である。１は高周波分周器であり、ＣＭＯＳのＤフリッ
プフロップ等から構成される。高周波分周器１の前段に
はＣＭＯＳのインバータ３、４、５、６をカスケード接
続してなる高周波増幅器２が接続される。各インバータ
３、４、５、６は、ＰチャネルトランジスタとＮチャネ
ルトランジスタをプッシュプル接続して構成される。さ
らに、各インバータ３、４、５、６を構成するＣＭＯＳ
トランジスタは、Ｐチャネルトランジスタ・Ｎチャネル
トランジスタ毎に、各々同一サイズで形成されている。 【００１８】このような構成の高周波分周器に高周波の
微小振幅信号を入力した場合、特にその高周波増幅器２
においては、図２の波形図に示すように、入力信号が増
幅される。 【００１９】即ち、先ず、微小振幅の入力信号Ｓ４がイ
ンバータ３に入力されると、インバータ３からは出力さ
れる信号Ｓ５は図２の波形図に示すように、正常な波形
に増幅される。さらに、インバータ３から出力された信
号Ｓ５が次のインバータ４に入力され増幅されるが、そ
のインバータ４の動作レベルＬ３が前段のインバータ３
の動作レベルＬ３と同じであり、入力される信号（高周
波微小振幅信号）がその動作レベルを横切る部分で出力
波形が生成されるが、インバータ４から出力される信号
Ｓ６は、図２に示すように、その波形が変形せず、正常
な増幅率で良好に増幅される。 【００２０】そして、次のインバータ５、インバータ６
においても上記と同様に、高周波信号の増幅が行われ、
良好に増幅された高周波信号が分周器１に入力される。
分周器１内では、直列接続された複数のフリップフロッ
プの動作によって高周波信号の分周が所定の分周比で行
われる。 【００２１】図３は上記実施例における分周器１の内部
構成を示し、図４は分周器１に使用されるＤフリップフ
ロップ２１〜２３の詳細構成図を示している。図３に示
すように、分周器１は３個のＤフリップフロップ２１、
２２、２３をカスケード接続し、各Ｄフリップフロップ
２１〜２３の各出力がインバータ２４、２５、２６を介
して入力側に接続されて構成される。高周波増幅器２の
出力側つまりインバータ６の出力側はＤフリップフロッ
プ２１のクロック端子に接続され、Ｄフリップフロップ
２１、２２の出力側は次のＤフリップフロップのクロッ
ク端子に接続される。 【００２２】Ｄフリップフロップ２１〜２３は、図４に
示すように、インバータ３１、インバータ３２、インバ
ータ３３、インバータ３４、インバータ３５、インバー
タ３６、及びアナログスイッチ３７、アナログスイッチ
３８を接続して構成される。 【００２３】各Ｄフリップフロップに使用される各イン
バータは、ＣＭＯＳのＰチャネルトランジスタとＮチャ
ネルトランジスタをプッシュプル接続して構成される
が、特に、最初の段に位置するＤフリップフロップ２１
内のトランジスタは、その前段のインバータ６のトラン
ジスタと、Ｐチャネルトランジスタ・Ｎチャネルトラン
ジスタ毎に、各々同一サイズで形成されている。これに
よって、入力される高周波信号の波形変形等を防止す
る。 【００２４】さらに、次段のＤフリップフロップ２２に
使用されるインバータ内のＣＭＯＳトランジスタは、Ｐ
チャネル・Ｎチャネル毎に、そのゲート幅が前段のＤフ
リップフロップ２１のインバータ内のトランジスタのゲ
ート幅より、小さくするように形成される。そしてさら
に、次段のＤフリップフロップ２３に使用されるインバ
ータ内のＣＭＯＳトランジスタは、Ｐチャネル・Ｎチャ
ネル毎に、そのゲート幅が前段のＤフリップフロップ２
２のインバータ内のトランジスタのゲート幅より、小さ
くするように形成される。 【００２５】つまり、分周器１内のＤフリップフロップ
２１〜２３内のインバータ内におけるトランジスタのゲ
ート幅は、入力側から出力側に向けて小さくなるように
形成されている。このように、Ｄフリップフロップを構
成するＣＭＯＳトランジスタのゲート幅を出力側に向け
て順に小さくすることにより、各々のトランジスタにか
かる負荷を減少させ、高周波に対応させることができ
る。 【００２６】さらに、各Ｄフリップフロップ２１〜２３
における各インバータと各アナログスイッチにおいて
も、そこに使用されるＣＭＯＳトランジスタは、Ｐチャ
ネル・Ｎチャネル毎に、そのゲート幅が入力側から出力
側に向けて小さくなるように形成される。 【００２７】即ち、Ｄフリップフロップ２１〜２３内に
使用されるインバータ３３、３４、３５、３６内のトラ
ンジスタは、Ｐチャネル・Ｎチャネル毎に、そのゲート
幅が徐々に小さくなるように形成され、Ｄフリップフロ
ップ単位でトランジスタサイズを小さくしたことによる
効果を高めることができる。 【００２８】なお、初段のＤフリップフロップ２１のイ
ンバータ３１、３２、及びアナログスイッチ３７、３８
のトランジスタは、高周波に対応するため、そのゲート
幅が増幅器２のインバータ内のトランジスタのそれと同
じに設定され、Ｄフリップフロップ２２、２３のインバ
ータ３１、３２及びアナログスイッチ３７、３８のトラ
ンジスタのゲート幅は、各々前段のＤフリップフロップ
のインバータ３６と同じに設定される。 【００２９】図５は第二実施例を示し、この実施例の高
周波分周器は、インバータをカスケード接続した高周波
増幅器１２の前段に、入力信号をスイッチングするスイ
ッチング回路１１が設けられる。 【００３０】このスイッチング回路１１は、図５に示す
ように、４個のＣＭＯＳトランジスタつまり一対のＰチ
ャネルトランジスタ１８、１９と一対のＮチャネルトラ
ンジスタ１６、１７からなるＮＡＮＤから構成される。 【００３１】スイッチング用の制御信号ＳｃはＰチャネ
ルトランジスタ１９及びＮチャネルトランジスタ１７の
ゲートに入力され、高周波の入力信号Ｓ７はＰチャネル
トランジスタ１８とＮチャネルトランジスタ１６のゲー
トに入力される。スイッチング回路１１の出力側には、
インバータ１３、１４、１５をカスケード接続した高周
波増幅器１２が接続され、高周波増幅器１２の出力側に
分周器１が接続される。 【００３２】ここで、スイッチング回路１１におけるＰ
チャネルトランジスタ１９及びＮチャネルトランジスタ
１７のゲート幅は、他のトランジスタのゲート幅に比べ
約２０倍程度大きく形成され、そのゲート幅の増大によ
りトランジスタのオン抵抗を下げ、高周波に対応しつ
つ、間欠動作が可能となり、消費電力を低減することが
できる。このＰチャネルトランジスタ１９及びＮチャネ
ルトランジスタ１７は、制御信号Ｓｃの入力によりスイ
ッチング動作を行うだけであるため、ゲート幅を大きく
しても、高周波信号には何ら影響を与えない。 【００３３】高周波増幅器１２の各インバータ１３、１
４、１５を構成するＣＭＯＳトランジスタは、上記実施
例と同様に、Ｐチャネルトランジスタ・Ｎチャネルトラ
ンジスタ毎に、各々同一サイズで形成されている。 【００３４】さらに、スイッチング回路１１におけるＮ
チャネルトランジスタ１６は、次段の高周波増幅器１２
の各インバータ１３、１４、１５内のＮチャネルトラン
ジスタと同一サイズに形成され、Ｐチャネルトランジス
タ１８は、次段の高周波増幅器１２の各インバータ１
３、１４、１５内のＰチャネルトランジスタと同一サイ
ズに形成される。 【００３５】このような構成の高周波分周器では、高周
波信号Ｓ７は先ずスイッチング回路１１に入力され、そ
こに印加される制御信号Ｓｃに応じてスイッチングさ
れ、スイッチング後の高周波信号が次段の高周波増幅器
１２に送られ、増幅される。 【００３６】その増幅時、スイッチング回路１１におけ
るトランジスタ１６、１８は、次段の高周波増幅器１２
の各インバータ１３、１４、１５内のＮチャネル又はＰ
チャネルトランジスタと各々同一サイズに形成されてい
るため、スイッチング回路１１内のＮＡＮＤを含め各々
のインバータの動作レベルが同一であるから、波形を変
形させず、充分な増幅率で良好な高周波信号の増幅を行
うことができる。そして、高周波増幅器１２から出力さ
れた高周波信号は分周器１に送られ、分周される。 【００３７】なお、スイッチング回路はＮＯＲによって
も構成することでき、ＮＯＲに使用されるトランジスタ
についても、上記と同様に構成することができる。
から構成され、高周波の微小振幅信号を増幅・分周する
高周波分周器に関する。 【０００２】 【従来の技術】従来、高周波の微小振幅信号を増幅・分
周するＣＭＯＳの高周波分周器として、フリップフロッ
プから構成した分周器の前段に、複数のインバータをカ
スケード接続してなる高周波分周器が知られている。 【０００３】この種のカスケード接続されたインバータ
からなる増幅器は、そのインバータを設計する場合、イ
ンバータの大きさを入力側から出力側に向かってｅ倍、
ｅ倍とサイズを大きくするように形成することにより、
その動作遅延時間を最小とし、動作の高速化を図ること
が行われている（例えば、菅野卓雄著「ＣＭＯＳ超ＬＳ
Ｉの設計」参照）。 【０００４】 【発明が解決しようとする課題】しかし、このような複
数のＣＭＯＳインバータをカスケード接続した増幅器で
は、各インバータを構成するＣＭＯＳトランジスタのサ
イズが相違するため、各インバータの動作レベルが相違
する結果となる。 【０００５】このため、例えば、図６に示すようなイン
バータ７１と７２をカスケード接続した増幅器に、高周
波の微小振幅信号Ｓ１を入力した場合、図７の波形図に
示すように、インバータ７１の動作レベルはＬ１である
のに対し、インバータ７２の動作レベルはそれとは異な
るＬ２となる。 【０００６】このため、インバータ７１に入力信号Ｓ１
を入力した場合、その出力信号Ｓ２は図７のように正常
な波形に増幅されるが、信号Ｓ２が次のインバータ７２
に入力され増幅されると、そのインバータ７２の動作レ
ベルＬ２が前段のインバータ７１の動作レベルＬ１とは
異なり、入力される信号（高周波微小振幅信号）はその
動作レベルを横切る部分で出力波形が生成されるため、
インバータ７２から出力される信号Ｓ３は、図７に示す
ように、その波形が変形すると共に増幅率も不十分とな
り、良好な増幅ができなくなる問題があった。 【０００７】本発明は、上記の点に鑑みてなされたもの
で、高周波の微小振幅信号を良好に増幅し分周すること
ができる高周波分周器を提供することを目的とする。 【０００８】 【課題を解決するための手段】上記目的を達成するため
に、本発明における請求項１の高周波分周器は、ＣＭＯ
Ｓトランジスタから構成され、分周器の前段に、複数の
インバータをカスケード接続した高周波増幅器を有する
高周波分周器において、各インバータを構成するＣＭＯ
Ｓトランジスタが、ＰチャネルトランジスタとＮチャネ
ルトランジスタ毎に、各々同一サイズで形成され、高周
波増幅器の前段にＮＯＲ又はＮＡＮＤからなるスイッチ
ング回路が接続され、スイッチング回路を構成するＣＭ
ＯＳトランジスタにおける制御信号を入力するトランジ
スタのゲート幅が他の部分のトランジスタのゲート幅よ
り大きく形成され、スイッチング回路内の高周波信号を
入力するトランジスタが、次に接続されるインバータの
トランジスタと、Ｐチャネルトランジスタ・Ｎチャネル
トランジスタ毎に、各々同一サイズで形成されて構成さ
れる。 【０００９】 【００１０】 【００１１】 【作用・効果】請求項１の高周波分周器では、高周波の
微小振幅信号が、先ず、インバータをカスケード接続し
た高周波増幅器に入力されて増幅され、増幅された高周
波信号が次のフリップフロップからなる分周器に送られ
分周される。 【００１２】前段の各インバータを構成するＣＭＯＳト
ランジスタが、ＰチャネルトランジスタとＮチャネルト
ランジスタ毎に、各々同一サイズで形成されているた
め、各インバータの動作レベルは等しくなる。各インバ
ータに入力される高周波微小振幅信号は動作レベルを横
切る部分で波形を生成して出力信号が出力されるが、カ
スケード接続された各インバータの動作レベルが等しい
ため、出力波形は変形せず、充分な増幅率で良好な増幅
が行われる。 【００１３】 さらに、スイッチング回路を構成するＣ
ＭＯＳトランジスタにおける制御信号を入力するトラン
ジスタのゲート幅が他の部分のトランジスタのゲート幅
より大きく形成されるため、そのトランジスタのオン抵
抗が下がり、高周波に対応しつつ、間欠動作が可能とな
り、消費電力を低減することができる。 【００１４】また、スイッチング回路内の高周波信号を
入力するトランジスタが、次に接続されるインバータの
トランジスタと、Ｐチャネルトランジスタ・Ｎチャネル
トランジスタ毎に、各々同一サイズで形成されるため、
トランジスタの動作レベルを等しくして良好な増幅を行
なうことができる。 【００１５】 【００１６】 【実施例】以下、本発明の実施例を図面に基づいて説明
する。 【００１７】図１は第一実施例の高周波分周器の構成図
である。１は高周波分周器であり、ＣＭＯＳのＤフリッ
プフロップ等から構成される。高周波分周器１の前段に
はＣＭＯＳのインバータ３、４、５、６をカスケード接
続してなる高周波増幅器２が接続される。各インバータ
３、４、５、６は、ＰチャネルトランジスタとＮチャネ
ルトランジスタをプッシュプル接続して構成される。さ
らに、各インバータ３、４、５、６を構成するＣＭＯＳ
トランジスタは、Ｐチャネルトランジスタ・Ｎチャネル
トランジスタ毎に、各々同一サイズで形成されている。 【００１８】このような構成の高周波分周器に高周波の
微小振幅信号を入力した場合、特にその高周波増幅器２
においては、図２の波形図に示すように、入力信号が増
幅される。 【００１９】即ち、先ず、微小振幅の入力信号Ｓ４がイ
ンバータ３に入力されると、インバータ３からは出力さ
れる信号Ｓ５は図２の波形図に示すように、正常な波形
に増幅される。さらに、インバータ３から出力された信
号Ｓ５が次のインバータ４に入力され増幅されるが、そ
のインバータ４の動作レベルＬ３が前段のインバータ３
の動作レベルＬ３と同じであり、入力される信号（高周
波微小振幅信号）がその動作レベルを横切る部分で出力
波形が生成されるが、インバータ４から出力される信号
Ｓ６は、図２に示すように、その波形が変形せず、正常
な増幅率で良好に増幅される。 【００２０】そして、次のインバータ５、インバータ６
においても上記と同様に、高周波信号の増幅が行われ、
良好に増幅された高周波信号が分周器１に入力される。
分周器１内では、直列接続された複数のフリップフロッ
プの動作によって高周波信号の分周が所定の分周比で行
われる。 【００２１】図３は上記実施例における分周器１の内部
構成を示し、図４は分周器１に使用されるＤフリップフ
ロップ２１〜２３の詳細構成図を示している。図３に示
すように、分周器１は３個のＤフリップフロップ２１、
２２、２３をカスケード接続し、各Ｄフリップフロップ
２１〜２３の各出力がインバータ２４、２５、２６を介
して入力側に接続されて構成される。高周波増幅器２の
出力側つまりインバータ６の出力側はＤフリップフロッ
プ２１のクロック端子に接続され、Ｄフリップフロップ
２１、２２の出力側は次のＤフリップフロップのクロッ
ク端子に接続される。 【００２２】Ｄフリップフロップ２１〜２３は、図４に
示すように、インバータ３１、インバータ３２、インバ
ータ３３、インバータ３４、インバータ３５、インバー
タ３６、及びアナログスイッチ３７、アナログスイッチ
３８を接続して構成される。 【００２３】各Ｄフリップフロップに使用される各イン
バータは、ＣＭＯＳのＰチャネルトランジスタとＮチャ
ネルトランジスタをプッシュプル接続して構成される
が、特に、最初の段に位置するＤフリップフロップ２１
内のトランジスタは、その前段のインバータ６のトラン
ジスタと、Ｐチャネルトランジスタ・Ｎチャネルトラン
ジスタ毎に、各々同一サイズで形成されている。これに
よって、入力される高周波信号の波形変形等を防止す
る。 【００２４】さらに、次段のＤフリップフロップ２２に
使用されるインバータ内のＣＭＯＳトランジスタは、Ｐ
チャネル・Ｎチャネル毎に、そのゲート幅が前段のＤフ
リップフロップ２１のインバータ内のトランジスタのゲ
ート幅より、小さくするように形成される。そしてさら
に、次段のＤフリップフロップ２３に使用されるインバ
ータ内のＣＭＯＳトランジスタは、Ｐチャネル・Ｎチャ
ネル毎に、そのゲート幅が前段のＤフリップフロップ２
２のインバータ内のトランジスタのゲート幅より、小さ
くするように形成される。 【００２５】つまり、分周器１内のＤフリップフロップ
２１〜２３内のインバータ内におけるトランジスタのゲ
ート幅は、入力側から出力側に向けて小さくなるように
形成されている。このように、Ｄフリップフロップを構
成するＣＭＯＳトランジスタのゲート幅を出力側に向け
て順に小さくすることにより、各々のトランジスタにか
かる負荷を減少させ、高周波に対応させることができ
る。 【００２６】さらに、各Ｄフリップフロップ２１〜２３
における各インバータと各アナログスイッチにおいて
も、そこに使用されるＣＭＯＳトランジスタは、Ｐチャ
ネル・Ｎチャネル毎に、そのゲート幅が入力側から出力
側に向けて小さくなるように形成される。 【００２７】即ち、Ｄフリップフロップ２１〜２３内に
使用されるインバータ３３、３４、３５、３６内のトラ
ンジスタは、Ｐチャネル・Ｎチャネル毎に、そのゲート
幅が徐々に小さくなるように形成され、Ｄフリップフロ
ップ単位でトランジスタサイズを小さくしたことによる
効果を高めることができる。 【００２８】なお、初段のＤフリップフロップ２１のイ
ンバータ３１、３２、及びアナログスイッチ３７、３８
のトランジスタは、高周波に対応するため、そのゲート
幅が増幅器２のインバータ内のトランジスタのそれと同
じに設定され、Ｄフリップフロップ２２、２３のインバ
ータ３１、３２及びアナログスイッチ３７、３８のトラ
ンジスタのゲート幅は、各々前段のＤフリップフロップ
のインバータ３６と同じに設定される。 【００２９】図５は第二実施例を示し、この実施例の高
周波分周器は、インバータをカスケード接続した高周波
増幅器１２の前段に、入力信号をスイッチングするスイ
ッチング回路１１が設けられる。 【００３０】このスイッチング回路１１は、図５に示す
ように、４個のＣＭＯＳトランジスタつまり一対のＰチ
ャネルトランジスタ１８、１９と一対のＮチャネルトラ
ンジスタ１６、１７からなるＮＡＮＤから構成される。 【００３１】スイッチング用の制御信号ＳｃはＰチャネ
ルトランジスタ１９及びＮチャネルトランジスタ１７の
ゲートに入力され、高周波の入力信号Ｓ７はＰチャネル
トランジスタ１８とＮチャネルトランジスタ１６のゲー
トに入力される。スイッチング回路１１の出力側には、
インバータ１３、１４、１５をカスケード接続した高周
波増幅器１２が接続され、高周波増幅器１２の出力側に
分周器１が接続される。 【００３２】ここで、スイッチング回路１１におけるＰ
チャネルトランジスタ１９及びＮチャネルトランジスタ
１７のゲート幅は、他のトランジスタのゲート幅に比べ
約２０倍程度大きく形成され、そのゲート幅の増大によ
りトランジスタのオン抵抗を下げ、高周波に対応しつ
つ、間欠動作が可能となり、消費電力を低減することが
できる。このＰチャネルトランジスタ１９及びＮチャネ
ルトランジスタ１７は、制御信号Ｓｃの入力によりスイ
ッチング動作を行うだけであるため、ゲート幅を大きく
しても、高周波信号には何ら影響を与えない。 【００３３】高周波増幅器１２の各インバータ１３、１
４、１５を構成するＣＭＯＳトランジスタは、上記実施
例と同様に、Ｐチャネルトランジスタ・Ｎチャネルトラ
ンジスタ毎に、各々同一サイズで形成されている。 【００３４】さらに、スイッチング回路１１におけるＮ
チャネルトランジスタ１６は、次段の高周波増幅器１２
の各インバータ１３、１４、１５内のＮチャネルトラン
ジスタと同一サイズに形成され、Ｐチャネルトランジス
タ１８は、次段の高周波増幅器１２の各インバータ１
３、１４、１５内のＰチャネルトランジスタと同一サイ
ズに形成される。 【００３５】このような構成の高周波分周器では、高周
波信号Ｓ７は先ずスイッチング回路１１に入力され、そ
こに印加される制御信号Ｓｃに応じてスイッチングさ
れ、スイッチング後の高周波信号が次段の高周波増幅器
１２に送られ、増幅される。 【００３６】その増幅時、スイッチング回路１１におけ
るトランジスタ１６、１８は、次段の高周波増幅器１２
の各インバータ１３、１４、１５内のＮチャネル又はＰ
チャネルトランジスタと各々同一サイズに形成されてい
るため、スイッチング回路１１内のＮＡＮＤを含め各々
のインバータの動作レベルが同一であるから、波形を変
形させず、充分な増幅率で良好な高周波信号の増幅を行
うことができる。そして、高周波増幅器１２から出力さ
れた高周波信号は分周器１に送られ、分周される。 【００３７】なお、スイッチング回路はＮＯＲによって
も構成することでき、ＮＯＲに使用されるトランジスタ
についても、上記と同様に構成することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す高周波分周器の構成図
である。 【図２】同高周波分周器の信号Ｓ４〜Ｓ６の波形図であ
る。 【図３】高周波分周器の論理回路図である。 【図４】Ｄフリップフロップ２１〜２３の内部構成を示
す論理回路図である。 【図５】第二実施例の高周波分周器の構成図である。 【図６】従来の増幅器の動作説明用の論理回路図であ
る。 【図７】従来の増幅器の動作を説明する信号Ｓ１〜Ｓ３
の波形図である。 【符号の説明】 １−分周器、 ２、１２−高周波増幅器、 ３〜６、１３〜１５−インバータ、 １１−スイッチング回路。
である。 【図２】同高周波分周器の信号Ｓ４〜Ｓ６の波形図であ
る。 【図３】高周波分周器の論理回路図である。 【図４】Ｄフリップフロップ２１〜２３の内部構成を示
す論理回路図である。 【図５】第二実施例の高周波分周器の構成図である。 【図６】従来の増幅器の動作説明用の論理回路図であ
る。 【図７】従来の増幅器の動作を説明する信号Ｓ１〜Ｓ３
の波形図である。 【符号の説明】 １−分周器、 ２、１２−高周波増幅器、 ３〜６、１３〜１５−インバータ、 １１−スイッチング回路。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−291841（ＪＰ，Ａ)
特開 昭60−121806（ＪＰ，Ａ)
特開 平５−102408（ＪＰ，Ａ)
特開 平２−21719（ＪＰ，Ａ)
特開 昭60−109332（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03B 19/00 - 19/20
H03K 5/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ＣＭＯＳトランジスタから構成され、分
周器の前段に、複数のインバータをカスケード接続した
高周波増幅器を有する高周波分周器において、 前記各インバータを構成するＣＭＯＳトランジスタが、
ＰチャネルトランジスタとＮチャネルトランジスタ毎
に、各々同一サイズで形成され、前記高周波増幅器の前
段にＮＯＲ又はＮＡＮＤからなるスイッチング回路が接
続され、該スイッチング回路を構成するＣＭＯＳトラン
ジスタにおける制御信号を入力するトランジスタのゲー
ト幅が他の部分のトランジスタのゲート幅より大きく形
成され、該スイッチング回路内の高周波信号を入力する
トランジスタが、次に接続されるインバータのトランジ
スタと、Ｐチャネルトランジスタ・Ｎチャネルトランジ
スタ毎に、各々同一サイズで形成されていることを特徴
とする高周波分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24526294A JP3477844B2 (ja) | 1994-10-11 | 1994-10-11 | 高周波分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24526294A JP3477844B2 (ja) | 1994-10-11 | 1994-10-11 | 高周波分周器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111613A JPH08111613A (ja) | 1996-04-30 |
| JP3477844B2 true JP3477844B2 (ja) | 2003-12-10 |
Family
ID=17131071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24526294A Expired - Fee Related JP3477844B2 (ja) | 1994-10-11 | 1994-10-11 | 高周波分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3477844B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4631006B2 (ja) | 2005-08-24 | 2011-02-16 | 独立行政法人情報通信研究機構 | Ｆｓｋ変調器の自動調整システム |
| JP4465458B2 (ja) | 2005-09-20 | 2010-05-19 | 独立行政法人情報通信研究機構 | 位相制御光ｆｓｋ変調器 |
-
1994
- 1994-10-11 JP JP24526294A patent/JP3477844B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08111613A (ja) | 1996-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0993116A (ja) | 半導体集積回路 | |
| JPS6159014B2 (ja) | ||
| JP3477844B2 (ja) | 高周波分周器 | |
| JPH09205359A (ja) | 出力回路 | |
| JP3611045B2 (ja) | 位相整合回路 | |
| JP2001044822A (ja) | Ｃｍｏｓインバータ回路 | |
| JPS60173924A (ja) | 論理回路 | |
| KR19990047027A (ko) | 딜레이 쎌 및 이를 이용한 가변주파수 링 발진회로 | |
| JP3055165B2 (ja) | 出力バッファ回路 | |
| JPS6318181Y2 (ja) | ||
| JP3028073B2 (ja) | 小振幅インターフェイスバッファ | |
| JP3389292B2 (ja) | 分周回路 | |
| JPH04371021A (ja) | 出力回路 | |
| JPH11202970A (ja) | クロックスキュー防止回路 | |
| JPH04105412A (ja) | フリップフロップ | |
| JPS63100815A (ja) | 出力バツフア回路 | |
| JPS5990426A (ja) | ３ステ−トバツフア回路 | |
| JPH03283815A (ja) | 出力バッファ回路 | |
| JPH0588850A (ja) | 加算器 | |
| JP2009253829A (ja) | 発振回路 | |
| JPS62231521A (ja) | 半導体集積回路 | |
| JPH04290010A (ja) | 論理回路 | |
| JPH0786896A (ja) | 電界効果トランジスタ | |
| JPH0434332B2 (ja) | ||
| JPH0435408A (ja) | 遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |