JP3423341B2 - データメモリｉｃの実装不良検出方法 - Google Patents
データメモリｉｃの実装不良検出方法Info
- Publication number
- JP3423341B2 JP3423341B2 JP01793793A JP1793793A JP3423341B2 JP 3423341 B2 JP3423341 B2 JP 3423341B2 JP 01793793 A JP01793793 A JP 01793793A JP 1793793 A JP1793793 A JP 1793793A JP 3423341 B2 JP3423341 B2 JP 3423341B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data memory
- memory
- cpu
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、データバスにより互い
に接続されたＣＰＵ及びデータメモリＩＣを有する装置
におけるデータメモリＩＣの実装不良検出方法に関す
る。 【０００２】 【従来の技術】装置内に実装されるＣＰＵの外部データ
メモリＩＣとして代表的なものに、リードオンリーメモ
リＩＣ（ＲＯＭＩＣ）がある。このＲＯＭＩＣの実装不
良検出方法としては、従来よりサムチェックによる方法
が知られている。 【０００３】このサムチェックによる方法は、ＲＯＭＩ
Ｃのプリント基板へのハンダ付け不良等による装着不良
（オープン状態）を検出する方法であり、ＲＯＭＩＣに
書かれているデータをチェックするためのものではな
い。具体的には、ＲＯＭＩＣに書き込まれているデータ
の全てをＣＰＵにより順次読み出して、その読み出した
データを全て加算し、その加算した値（サム値）とＲＯ
ＭＩＣの実装に異常のない場合の既知のサム値とを比較
して検出するものである。例えば、８ビットＣＰＵを使
用している装置におけるサムチェックでは、２バイト分
（１６ビット分）の値をサム値とし、ＲＯＭＩＣから順
次読み込まれる１バイト単位のデータを全て加算して、
２バイトを越えたデータは無視し、最終的に残った２バ
イトの値をサム値として用いている。 【０００４】また、このサムチェックによる方法は、特
にＲＯＭＩＣの全端子の中でデータバスに対応するデー
タバス端子の装着不良を検出するものであり、装置にお
いてＲＯＭＩＣのデータバス端子が正常に実装されてい
るか否かを実装後にチェックし、ＣＰＵがＲＯＭＩＣか
らデータを取り込む際のデータの信頼性を確保するため
に行うものである。 【０００５】なお、サムチェックによる方法により、Ｒ
ＯＭＩＣの実装不良による端子ショートも検出できる
が、例えばインサーキットテスタ等を用いたチェックに
より容易に検出できるため、従来のサムチェックによる
方法では、特にデータバス端子の実装不良によるオープ
ン状態の検出に用いられている。 【０００６】 【発明が解決しようとする課題】しかしながら、上記従
来例のサムチェックでは、ＲＯＭＩＣに書かれたデータ
の全てをＣＰＵが読んでそのデータを加算して行くた
め、メモリ容量の大きなＲＯＭＩＣでは非常に時間を要
する。 【０００７】特に、装置の電源投入時に、このサムチェ
ックを行い、ＲＯＭＩＣのデータバスを自動的に検証す
るようなシステム構成においては、チェック中は装置が
動作不可能となるため、長時間のチェックは非常に不利
であった。 【０００８】例えば、８ビットＣＰＵを使用した装置に
おいて、１６ＭビットのＲＯＭＩＣのサムチェックを行
うためには、２００万回（１６Ｍビット÷８ビット）の
読出しと加算を行う必要があり、一般的なＣＰＵで１回
の読出しと加算に約４μｓｅｃを要したとすると、サム
チェックに要する時間は４μｓｅｃ×２００万回＝８秒
となり、装置内に１６ＭビットのＲＯＭＩＣを３ヶ使用
するような装置に至っては、８×３＝２４秒ものチェッ
ク時間を要することになる。 【０００９】また、サムチェックによる方法では、ＲＯ
ＭＩＣのデータバス端子に浮きがあった場合に、ＣＰＵ
がその状態のままＲＯＭＩＣの読み出しを行うと、浮き
のあるデータバス端子のレベルを“Ｈ”と読むか“Ｌ”
と読むかは不定となるため、本来のＲＯＭＩＣに書かれ
ているデータと一致してしまう場合が１／２の確率で生
じてしまう。ＲＯＭＩＣのデータ全てを読んだ場合に、
全てが本来のデータと一致するケースは希であるが、し
かし、この方法では完全とはならない。 【００１０】また、もしあるデータが本来のデータと異
なるデータとしてＣＰＵに読み込まれたとしても、全デ
ータを加算した下位の２バイトが偶然一致することも考
えられる。 【００１１】従って上記理由により、サムチェックによ
る方法では、そのチェックに要する時間が非常に長くな
る上、ＲＯＭＩＣのデータバス端子の浮きを完全に誤り
なく検出することができないという欠点があった。 【００１２】そこで、本発明は、上記事情に鑑みてなさ
れたものであり、データメモリＩＣの実装不良を迅速、
かつ、確実に検出し得るデータメモリＩＣの実装不良検
出方法を提供することを目的とする。 【００１３】 【課題を解決するための手段】上記目的を達成するため
に本発明のデータメモリＩＣの実装不良検出方法は、デ
ータバスにより互いに接続されたＣＰＵ及びデータメモ
リＩＣを有する装置におけるデータメモリＩＣの実装不
良検出方法において、前記ＣＰＵが前記データメモリＩ
Ｃからデータを読み出す直前に前記データバスに出力さ
れる読み出し命令の最終データのビットパターンを反転
したビットパターンを識別データとして、前記データメ
モリＩＣの所定番地に予め格納しておき、前記ＣＰＵに
より前記データメモリＩＣの前記所定番地から読み出さ
れたデータが、前記識別データと一致するか否かの判定
を行い、その判定結果に基づいてデータメモリＩＣの実
装不良を検出することを特徴とするものである。 【００１４】 【作用】上記構成のデータメモリＩＣの実装不良検出方
法によれば、データメモリＩＣが正常に実装されている
場合は、ＣＰＵがデータメモリＩＣの所定番地から読み
出したデータは、識別データと一致する。また、データ
メモリＩＣのデータバス端子に浮きがあって、正常に実
装されていない場合は、ＣＰＵがデータメモリＩＣの所
定番地から読み出したデータは、識別データと一致しな
い。すなわち、識別データはＣＰＵがデータメモリＩＣ
からデータを読み出す直前にデータバスに出力される読
み出し命令の最終データのビットパターンを反転したビ
ットパターンであるため、データメモリＩＣが正常に実
装されていない場合は、データメモリＩＣの所定番地か
ら読み出したデータと直前のデータとが一致することは
皆無となり、識別データと一致するか否かの判定を行う
ことにより、データメモリＩＣの実装不良を確実に検出
できるようになる。また、一回の読出しによりデータメ
モリＩＣの実装不良を瞬時に検出できるので、迅速な検
出が可能となる。 【００１５】 【実施例】以下、本発明の実施例を図面を参照して詳述
する。 【００１６】図１は本発明の実装不良検出方法の第１の
実施例を示すフローチャート、図２は第１の実施例に係
る装置の構成図である。 【００１７】第１の実施例に係る装置は、図２に示すよ
うに、ＣＰＵ２０１と、データメモリＩＣ２０２と、プ
ログラムメモリ２０３とを有している。データメモリＩ
Ｃ２０２及びプログラムメモリ２０３は、データバス２
０４及びアドレスバス２０５によりＣＰＵ２０１に接続
されている。 【００１８】前記データメモリＩＣ２０２には、ＣＰＵ
２０１に対する読出し命令（リード命令）のマシンコー
ドの最終データ例えば２ＥH のビットパターン（００１
０１１１０）を反転したビットパターン（１１０１００
０１）を示す識別データ例えばＤ１H が、所定番地に予
め格納されている。 【００１９】前記ＣＰＵ２０１は、プログラムメモリ２
０３に格納されたプログラムに基づき、データメモリＩ
Ｃ２０２の指定されたアドレスのデータを読み出すもの
であり、そのデータを読み出す際に、その読み出したデ
ータが識別データＤ１H と一致するか否かの判定を行
い、その判定結果に基づいてデータメモリＩＣ２０２の
データバス端子の浮きを検出するものである。 【００２０】次に、第１の実施例の検出方法を図１のフ
ローチャートに従い、図３をも参照して説明する。図３
はＣＰＵ２０１がデータメモリＩＣ２０２からデータを
読み出す際のデータバス２０４の状態を示すタイミング
チャートである。 【００２１】本装置を起動すると（ステップＳ１０
１）、ＣＰＵ２０１は、プログラムメモリ２０３から読
出し命令を意味する数バイトのマシンコードをロードす
る。 【００２２】ＣＰＵ２０１は、図３に示すように、プロ
グラムメモリ２０３からマシンコードの最終データ（２
ＥH ）読み終えた直後にデータメモリＩＣ２０２の所定
番地のデータを読み出す（ステップＳ１０２）。この場
合のデータバス２０４の状態は、図３に示すように、プ
ログラムメモリ２０３も、データメモリＩＣ２０２とデ
ータバス２０４上に規定の時間だけデータをセットし、
その後はバスラインの電気的容量があることや、バスサ
イクルが高速なため、データメモリＩＣ２０２からデー
タが出されていないハイインピーダンス状態となるが、
データバス２０４の状態は、そのハイインピーダンス状
態（期間）であっても、その直前の出力データの状態に
保たれるようになっている。 【００２３】次に、ＣＰＵ２０１は、読み出したデータ
が識別データ（Ｄ１H）と一致するか否かを判定する
（ステップＳ１０３）。 【００２４】読み出したデータが識別データ（Ｄ１H）
と一致する場合は、データメモリＩＣ２０２のデータバ
ス端子の浮きの無い、正常に実装されている場合と判定
される（ステップＳ１０４）。 【００２５】また、読み出したデータが識別データ（Ｄ
１H）と一致しない場合は、データメモリＩＣ２０２の
データバス端子に浮きの有る実装不良（データバスエラ
ー）と判定される（ステップＳ１０５）。すなわち、こ
の場合は、データバス２０４にはデータＤ１Hが出力さ
れず、直前のバスの状態のままとなり、この状態でＣＰ
Ｕ２０１が読み出しするため、その浮きのあるデータバ
ス端子のビットのみデータが直前のデータとして読み込
まれることになる。 【００２６】なお、言うまでもないが、格納すべき補数
のデータがもとよりデータメモリＩＣ２０２内に本来の
データとして存在する場合は、そのデータで代用するこ
とは可能である。 【００２７】図４は本発明の実装不良検出方法の第２の
実施例を示すフローチャート、図５は第２の実施例に係
る装置の構成図である。 【００２８】第２の実施例に係る装置は、図５に示すよ
うに、プログラムメモリ４０２を内蔵ＲＯＭＩＣとして
備えるＣＰＵ４０１と、データメモリＩＣ４０３とを有
している。データメモリＩＣ４０３は、外部データメモ
リＩＣとしてデータバス４０４及びアドレスバス４０５
によりＣＰＵ４０１に接続されている。 【００２９】この場合は、第１の実施例で示した場合と
異なり、データメモリＩＣ４０３のデータを読み出す直
前のデータは不定である上に、直前のデータが出力され
てからの時間経過も不定である。従って、本実施例で
は、データメモリＩＣ４０３に格納されているデータの
うちの１つを選び、その補数であるデータを、データメ
モリＩＣ４０３から選ばれたデータを読み出す直前にＣ
ＰＵ４０１からデータバス４０４に出力し、その直後に
上記選ばれたデータを読み出すことでデータメモリＩＣ
４０３のデータバス端子の浮きを検出するものである。
例えば、選んだ識別データがＯＯHである場合は、まず
データバス４０４にＣＰＵ４０１からＦＦHのデータを
出力しておき、その直後に選んだ識別データ（ＯＯH ）
をデータメモリＩＣ４０３から読み出し、その値がＯＯ
H であるか否かを判定することで第１の実施例で示した
のと同様の理由により、データメモリＩＣ４０３のデー
タバス端子の浮きを検出することが可能となる。 【００３０】次に、第２の実施例の検出方法を図４のフ
ローチャートに従い、図６をも参照して説明する。図６
はＣＰＵ４０１がデータメモリＩＣ４０３からデータを
読み出す際のデータバス４０４の状態を示すタイミング
チャートである。 【００３１】本装置を起動すると（ステップＳ６０
１）、ＣＰＵ４０１は、プログラムメモリ４０２からの
読出し命令に基づきデータメモリＩＣ４０３からデータ
の読出しを開始する。 【００３２】まず、データバス４０４にＣＰＵ４０１か
らＦＦHのデータを出力しておく（ステップＳ６０
２）。 【００３３】続いてＣＰＵ４０１は、データメモリＩＣ
４０３の所定番地のデータ（ＯＯH）を読み出す（ステ
ップＳ６０３）。 【００３４】次に、ＣＰＵ４０１は、読み出したデータ
が識別データ（ＯＯH ）と一致するか否かを判定する
（ステップＳ６０４）。 【００３５】読み出したデータが識別データ（ＯＯH ）
と一致する場合は、データメモリＩＣ４０３のデータバ
ス端子の浮きの無い、正常に実装されている場合と判定
される（ステップＳ６０５）。 【００３６】また、読み出したデータが識別データ（Ｏ
ＯH ）と一致しない場合は、データメモリＩＣ４０３の
データバス端子に浮きの有る実装不良（データバスエラ
ー）と判定される（ステップＳ６０６）。 【００３７】なお、本発明は、上記実施例に限定され
ず、種々に変形実施できる。 【００３８】 【発明の効果】以上詳述した本発明によれば、読み出し
命令の最終データのビットパターンを反転したビットパ
ターンを識別データとして、データメモリＩＣの所定番
地に予め格納しておき、この所定番地から読み出された
データが識別データと一致するか否かの判定を行うこと
により、データメモリＩＣの実装不良を一回の読出しに
より瞬時に検出できるので、データメモリＩＣの実装不
良を迅速、かつ、確実に検出し得るデータメモリＩＣの
実装不良検出方法を提供することができる。
に接続されたＣＰＵ及びデータメモリＩＣを有する装置
におけるデータメモリＩＣの実装不良検出方法に関す
る。 【０００２】 【従来の技術】装置内に実装されるＣＰＵの外部データ
メモリＩＣとして代表的なものに、リードオンリーメモ
リＩＣ（ＲＯＭＩＣ）がある。このＲＯＭＩＣの実装不
良検出方法としては、従来よりサムチェックによる方法
が知られている。 【０００３】このサムチェックによる方法は、ＲＯＭＩ
Ｃのプリント基板へのハンダ付け不良等による装着不良
（オープン状態）を検出する方法であり、ＲＯＭＩＣに
書かれているデータをチェックするためのものではな
い。具体的には、ＲＯＭＩＣに書き込まれているデータ
の全てをＣＰＵにより順次読み出して、その読み出した
データを全て加算し、その加算した値（サム値）とＲＯ
ＭＩＣの実装に異常のない場合の既知のサム値とを比較
して検出するものである。例えば、８ビットＣＰＵを使
用している装置におけるサムチェックでは、２バイト分
（１６ビット分）の値をサム値とし、ＲＯＭＩＣから順
次読み込まれる１バイト単位のデータを全て加算して、
２バイトを越えたデータは無視し、最終的に残った２バ
イトの値をサム値として用いている。 【０００４】また、このサムチェックによる方法は、特
にＲＯＭＩＣの全端子の中でデータバスに対応するデー
タバス端子の装着不良を検出するものであり、装置にお
いてＲＯＭＩＣのデータバス端子が正常に実装されてい
るか否かを実装後にチェックし、ＣＰＵがＲＯＭＩＣか
らデータを取り込む際のデータの信頼性を確保するため
に行うものである。 【０００５】なお、サムチェックによる方法により、Ｒ
ＯＭＩＣの実装不良による端子ショートも検出できる
が、例えばインサーキットテスタ等を用いたチェックに
より容易に検出できるため、従来のサムチェックによる
方法では、特にデータバス端子の実装不良によるオープ
ン状態の検出に用いられている。 【０００６】 【発明が解決しようとする課題】しかしながら、上記従
来例のサムチェックでは、ＲＯＭＩＣに書かれたデータ
の全てをＣＰＵが読んでそのデータを加算して行くた
め、メモリ容量の大きなＲＯＭＩＣでは非常に時間を要
する。 【０００７】特に、装置の電源投入時に、このサムチェ
ックを行い、ＲＯＭＩＣのデータバスを自動的に検証す
るようなシステム構成においては、チェック中は装置が
動作不可能となるため、長時間のチェックは非常に不利
であった。 【０００８】例えば、８ビットＣＰＵを使用した装置に
おいて、１６ＭビットのＲＯＭＩＣのサムチェックを行
うためには、２００万回（１６Ｍビット÷８ビット）の
読出しと加算を行う必要があり、一般的なＣＰＵで１回
の読出しと加算に約４μｓｅｃを要したとすると、サム
チェックに要する時間は４μｓｅｃ×２００万回＝８秒
となり、装置内に１６ＭビットのＲＯＭＩＣを３ヶ使用
するような装置に至っては、８×３＝２４秒ものチェッ
ク時間を要することになる。 【０００９】また、サムチェックによる方法では、ＲＯ
ＭＩＣのデータバス端子に浮きがあった場合に、ＣＰＵ
がその状態のままＲＯＭＩＣの読み出しを行うと、浮き
のあるデータバス端子のレベルを“Ｈ”と読むか“Ｌ”
と読むかは不定となるため、本来のＲＯＭＩＣに書かれ
ているデータと一致してしまう場合が１／２の確率で生
じてしまう。ＲＯＭＩＣのデータ全てを読んだ場合に、
全てが本来のデータと一致するケースは希であるが、し
かし、この方法では完全とはならない。 【００１０】また、もしあるデータが本来のデータと異
なるデータとしてＣＰＵに読み込まれたとしても、全デ
ータを加算した下位の２バイトが偶然一致することも考
えられる。 【００１１】従って上記理由により、サムチェックによ
る方法では、そのチェックに要する時間が非常に長くな
る上、ＲＯＭＩＣのデータバス端子の浮きを完全に誤り
なく検出することができないという欠点があった。 【００１２】そこで、本発明は、上記事情に鑑みてなさ
れたものであり、データメモリＩＣの実装不良を迅速、
かつ、確実に検出し得るデータメモリＩＣの実装不良検
出方法を提供することを目的とする。 【００１３】 【課題を解決するための手段】上記目的を達成するため
に本発明のデータメモリＩＣの実装不良検出方法は、デ
ータバスにより互いに接続されたＣＰＵ及びデータメモ
リＩＣを有する装置におけるデータメモリＩＣの実装不
良検出方法において、前記ＣＰＵが前記データメモリＩ
Ｃからデータを読み出す直前に前記データバスに出力さ
れる読み出し命令の最終データのビットパターンを反転
したビットパターンを識別データとして、前記データメ
モリＩＣの所定番地に予め格納しておき、前記ＣＰＵに
より前記データメモリＩＣの前記所定番地から読み出さ
れたデータが、前記識別データと一致するか否かの判定
を行い、その判定結果に基づいてデータメモリＩＣの実
装不良を検出することを特徴とするものである。 【００１４】 【作用】上記構成のデータメモリＩＣの実装不良検出方
法によれば、データメモリＩＣが正常に実装されている
場合は、ＣＰＵがデータメモリＩＣの所定番地から読み
出したデータは、識別データと一致する。また、データ
メモリＩＣのデータバス端子に浮きがあって、正常に実
装されていない場合は、ＣＰＵがデータメモリＩＣの所
定番地から読み出したデータは、識別データと一致しな
い。すなわち、識別データはＣＰＵがデータメモリＩＣ
からデータを読み出す直前にデータバスに出力される読
み出し命令の最終データのビットパターンを反転したビ
ットパターンであるため、データメモリＩＣが正常に実
装されていない場合は、データメモリＩＣの所定番地か
ら読み出したデータと直前のデータとが一致することは
皆無となり、識別データと一致するか否かの判定を行う
ことにより、データメモリＩＣの実装不良を確実に検出
できるようになる。また、一回の読出しによりデータメ
モリＩＣの実装不良を瞬時に検出できるので、迅速な検
出が可能となる。 【００１５】 【実施例】以下、本発明の実施例を図面を参照して詳述
する。 【００１６】図１は本発明の実装不良検出方法の第１の
実施例を示すフローチャート、図２は第１の実施例に係
る装置の構成図である。 【００１７】第１の実施例に係る装置は、図２に示すよ
うに、ＣＰＵ２０１と、データメモリＩＣ２０２と、プ
ログラムメモリ２０３とを有している。データメモリＩ
Ｃ２０２及びプログラムメモリ２０３は、データバス２
０４及びアドレスバス２０５によりＣＰＵ２０１に接続
されている。 【００１８】前記データメモリＩＣ２０２には、ＣＰＵ
２０１に対する読出し命令（リード命令）のマシンコー
ドの最終データ例えば２ＥH のビットパターン（００１
０１１１０）を反転したビットパターン（１１０１００
０１）を示す識別データ例えばＤ１H が、所定番地に予
め格納されている。 【００１９】前記ＣＰＵ２０１は、プログラムメモリ２
０３に格納されたプログラムに基づき、データメモリＩ
Ｃ２０２の指定されたアドレスのデータを読み出すもの
であり、そのデータを読み出す際に、その読み出したデ
ータが識別データＤ１H と一致するか否かの判定を行
い、その判定結果に基づいてデータメモリＩＣ２０２の
データバス端子の浮きを検出するものである。 【００２０】次に、第１の実施例の検出方法を図１のフ
ローチャートに従い、図３をも参照して説明する。図３
はＣＰＵ２０１がデータメモリＩＣ２０２からデータを
読み出す際のデータバス２０４の状態を示すタイミング
チャートである。 【００２１】本装置を起動すると（ステップＳ１０
１）、ＣＰＵ２０１は、プログラムメモリ２０３から読
出し命令を意味する数バイトのマシンコードをロードす
る。 【００２２】ＣＰＵ２０１は、図３に示すように、プロ
グラムメモリ２０３からマシンコードの最終データ（２
ＥH ）読み終えた直後にデータメモリＩＣ２０２の所定
番地のデータを読み出す（ステップＳ１０２）。この場
合のデータバス２０４の状態は、図３に示すように、プ
ログラムメモリ２０３も、データメモリＩＣ２０２とデ
ータバス２０４上に規定の時間だけデータをセットし、
その後はバスラインの電気的容量があることや、バスサ
イクルが高速なため、データメモリＩＣ２０２からデー
タが出されていないハイインピーダンス状態となるが、
データバス２０４の状態は、そのハイインピーダンス状
態（期間）であっても、その直前の出力データの状態に
保たれるようになっている。 【００２３】次に、ＣＰＵ２０１は、読み出したデータ
が識別データ（Ｄ１H）と一致するか否かを判定する
（ステップＳ１０３）。 【００２４】読み出したデータが識別データ（Ｄ１H）
と一致する場合は、データメモリＩＣ２０２のデータバ
ス端子の浮きの無い、正常に実装されている場合と判定
される（ステップＳ１０４）。 【００２５】また、読み出したデータが識別データ（Ｄ
１H）と一致しない場合は、データメモリＩＣ２０２の
データバス端子に浮きの有る実装不良（データバスエラ
ー）と判定される（ステップＳ１０５）。すなわち、こ
の場合は、データバス２０４にはデータＤ１Hが出力さ
れず、直前のバスの状態のままとなり、この状態でＣＰ
Ｕ２０１が読み出しするため、その浮きのあるデータバ
ス端子のビットのみデータが直前のデータとして読み込
まれることになる。 【００２６】なお、言うまでもないが、格納すべき補数
のデータがもとよりデータメモリＩＣ２０２内に本来の
データとして存在する場合は、そのデータで代用するこ
とは可能である。 【００２７】図４は本発明の実装不良検出方法の第２の
実施例を示すフローチャート、図５は第２の実施例に係
る装置の構成図である。 【００２８】第２の実施例に係る装置は、図５に示すよ
うに、プログラムメモリ４０２を内蔵ＲＯＭＩＣとして
備えるＣＰＵ４０１と、データメモリＩＣ４０３とを有
している。データメモリＩＣ４０３は、外部データメモ
リＩＣとしてデータバス４０４及びアドレスバス４０５
によりＣＰＵ４０１に接続されている。 【００２９】この場合は、第１の実施例で示した場合と
異なり、データメモリＩＣ４０３のデータを読み出す直
前のデータは不定である上に、直前のデータが出力され
てからの時間経過も不定である。従って、本実施例で
は、データメモリＩＣ４０３に格納されているデータの
うちの１つを選び、その補数であるデータを、データメ
モリＩＣ４０３から選ばれたデータを読み出す直前にＣ
ＰＵ４０１からデータバス４０４に出力し、その直後に
上記選ばれたデータを読み出すことでデータメモリＩＣ
４０３のデータバス端子の浮きを検出するものである。
例えば、選んだ識別データがＯＯHである場合は、まず
データバス４０４にＣＰＵ４０１からＦＦHのデータを
出力しておき、その直後に選んだ識別データ（ＯＯH ）
をデータメモリＩＣ４０３から読み出し、その値がＯＯ
H であるか否かを判定することで第１の実施例で示した
のと同様の理由により、データメモリＩＣ４０３のデー
タバス端子の浮きを検出することが可能となる。 【００３０】次に、第２の実施例の検出方法を図４のフ
ローチャートに従い、図６をも参照して説明する。図６
はＣＰＵ４０１がデータメモリＩＣ４０３からデータを
読み出す際のデータバス４０４の状態を示すタイミング
チャートである。 【００３１】本装置を起動すると（ステップＳ６０
１）、ＣＰＵ４０１は、プログラムメモリ４０２からの
読出し命令に基づきデータメモリＩＣ４０３からデータ
の読出しを開始する。 【００３２】まず、データバス４０４にＣＰＵ４０１か
らＦＦHのデータを出力しておく（ステップＳ６０
２）。 【００３３】続いてＣＰＵ４０１は、データメモリＩＣ
４０３の所定番地のデータ（ＯＯH）を読み出す（ステ
ップＳ６０３）。 【００３４】次に、ＣＰＵ４０１は、読み出したデータ
が識別データ（ＯＯH ）と一致するか否かを判定する
（ステップＳ６０４）。 【００３５】読み出したデータが識別データ（ＯＯH ）
と一致する場合は、データメモリＩＣ４０３のデータバ
ス端子の浮きの無い、正常に実装されている場合と判定
される（ステップＳ６０５）。 【００３６】また、読み出したデータが識別データ（Ｏ
ＯH ）と一致しない場合は、データメモリＩＣ４０３の
データバス端子に浮きの有る実装不良（データバスエラ
ー）と判定される（ステップＳ６０６）。 【００３７】なお、本発明は、上記実施例に限定され
ず、種々に変形実施できる。 【００３８】 【発明の効果】以上詳述した本発明によれば、読み出し
命令の最終データのビットパターンを反転したビットパ
ターンを識別データとして、データメモリＩＣの所定番
地に予め格納しておき、この所定番地から読み出された
データが識別データと一致するか否かの判定を行うこと
により、データメモリＩＣの実装不良を一回の読出しに
より瞬時に検出できるので、データメモリＩＣの実装不
良を迅速、かつ、確実に検出し得るデータメモリＩＣの
実装不良検出方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実装不良検出方法の第１の実施例を示
すフローチャートである。 【図２】第１の実施例に係る装置の概略構成を示すブロ
ック図である。 【図３】図１に示す装置内のデータバスの状態を示すタ
イミングチャートである。 【図４】本発明の実装不良検出方法の第２の実施例を示
すフローチャートである。 【図５】本発明の実装不良検出方法の第２の実施例に係
る装置の概略構成を示すブロック図である。 【図６】図４に示す装置内のデータバスの状態を示すタ
イミングチャートである。 【符号の説明】 ２０１，４０１ ＣＰＵ ２０２，４０３ データメモリＩＣ ２０４，４０４ データバス
すフローチャートである。 【図２】第１の実施例に係る装置の概略構成を示すブロ
ック図である。 【図３】図１に示す装置内のデータバスの状態を示すタ
イミングチャートである。 【図４】本発明の実装不良検出方法の第２の実施例を示
すフローチャートである。 【図５】本発明の実装不良検出方法の第２の実施例に係
る装置の概略構成を示すブロック図である。 【図６】図４に示す装置内のデータバスの状態を示すタ
イミングチャートである。 【符号の説明】 ２０１，４０１ ＣＰＵ ２０２，４０３ データメモリＩＣ ２０４，４０４ データバス
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 栗林 明
東京都大田区下丸子３丁目30番２号 キ
ヤノン株式会社内
(72)発明者 堀米 英雄
東京都大田区下丸子３丁目30番２号 キ
ヤノン株式会社内
(56)参考文献 特開 昭55−52599（ＪＰ，Ａ)
実開 昭58−151997（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 12/16
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 データバスにより互いに接続されたＣＰ
Ｕ及びデータメモリＩＣを有する装置におけるデータメ
モリＩＣの実装不良検出方法において、前記ＣＰＵが前
記データメモリＩＣからデータを読み出す直前に前記デ
ータバスに出力される読み出し命令の最終データのビッ
トパターンを反転したビットパターンを識別データとし
て、前記データメモリＩＣの所定番地に予め格納してお
き、前記ＣＰＵにより前記データメモリＩＣの前記所定
番地から読み出されたデータが、前記識別データと一致
するか否かの判定を行い、その判定結果に基づいてデー
タメモリＩＣの実装不良を検出することを特徴とするデ
ータメモリＩＣの実装不良検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01793793A JP3423341B2 (ja) | 1993-01-08 | 1993-01-08 | データメモリｉｃの実装不良検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01793793A JP3423341B2 (ja) | 1993-01-08 | 1993-01-08 | データメモリｉｃの実装不良検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06208517A JPH06208517A (ja) | 1994-07-26 |
| JP3423341B2 true JP3423341B2 (ja) | 2003-07-07 |
Family
ID=11957697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01793793A Expired - Fee Related JP3423341B2 (ja) | 1993-01-08 | 1993-01-08 | データメモリｉｃの実装不良検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3423341B2 (ja) |
-
1993
- 1993-01-08 JP JP01793793A patent/JP3423341B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06208517A (ja) | 1994-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6134639A (ja) | 電子回路試験装置 | |
| EP0939427A1 (en) | Rotary anode for X-ray tube comprising a Mo-containing layer and a W-containing layer laminated to each other and method of producing the same | |
| US6539338B1 (en) | Self-diagnostic testing of a network interface adapter | |
| JP3423341B2 (ja) | データメモリｉｃの実装不良検出方法 | |
| JP2002312252A (ja) | メモリ診断装置及び診断方法 | |
| JPH06290062A (ja) | データメモリｉｃの実装不良検出方法 | |
| JP3506348B2 (ja) | メモリ制御装置及び状態検査方法 | |
| US6701472B2 (en) | Methods for tracing faults in memory components | |
| JPH0257676B2 (ja) | ||
| JPH05334202A (ja) | Ｒａｍのチェック方法 | |
| JP3173461B2 (ja) | メモリパトロール機能の擬正常試験回路および擬正常試験方法 | |
| KR970004917A (ko) | 불량 아이씨(IC) 체크(Check)방법 | |
| JP3284401B2 (ja) | メモリの検査方法 | |
| JP3629820B2 (ja) | 基板検査装置 | |
| JP2906417B2 (ja) | マイクロコンピュータの試験方式 | |
| JPS5856291A (ja) | ランダムアクセスメモリの検査方法 | |
| JP2004334707A (ja) | メモリ検査装置およびメモリ検査方法 | |
| JP2857479B2 (ja) | バス・インターフェース検査を行う電子機器 | |
| JP2003121471A (ja) | バストリガ回路とそれを用いた波形測定装置 | |
| JPH0432619Y2 (ja) | ||
| JP3821281B2 (ja) | メモリ検査回路 | |
| JPH05266693A (ja) | メモリ装置の検査システム | |
| JP2001350675A (ja) | シリアルインターフェイス回路及びその試験方法 | |
| JPH08320806A (ja) | ディジタルｉｃの障害自動検出システム | |
| JPH06313791A (ja) | Ｉｃの不良発生アドレス特定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |