JP3506348B2 - メモリ制御装置及び状態検査方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリ制御装置及
び状態検査方法に係り、特に組込型機器等に内蔵される
ＲＡＭ（Random Access Memory）を制御するメモリ制御
装置として機能するＣＰＵが自己とＲＡＭとの間の配線
状態及び動作状態の検査を行なう技術に関する。

【０００２】

【従来の技術】組込型機器に内蔵されるＲＡＭとＲＡＭ
を制御するためのメモリ制御装置であるＣＰＵとは、同
一基板上でアドレスバス及びデータバスを介して接続さ
れる。実際にＣＰＵ側からＲＡＭをアクセスするために
は、アドレスバス及びデータバスが物理的に接続されて
いる必要がある。

【０００３】ところで、ＣＰＵ及びＲＡＭを実装した基
板を動作させるに先立って、ＣＰＵ−ＲＡＭ間で接続さ
れているアドレスバス及びデータバスが確実に接続され
ているか否かを非動作状態で確実に調べることは困難で
あり、基板実装後にアドレスバス及びデータバスの接続
状態を含む動作状態を確実に調べるためには、実際に動
作させる必要があった。

【０００４】

【発明が解決しようとする課題】これにより上記従来の
組込型機器において、ＣＰＵ及びＲＡＭの実装後の動作
試験において、アドレスバスを構成するアドレスライン
あるいはデータバスを構成するデータラインの接続不良
に起因すると思われる故障が生じた場合には、人手によ
りテスタ等の試験装置を用いて配線試験（配線チェッ
ク）を行なう必要があり、作業時間と手間がかかるとい
う問題点があった。

【０００５】そこで、本発明の目的は、メモリ制御装置
であるＣＰＵとＲＡＭとの間のアドレスバスを構成する
アドレスラインあるいはデータバスを構成するデータラ
インの配線状態を含む動作状態の検査である状態検査を
容易、かつ、短時間で行なうことができるメモリ制御装
置及び状態検査方法を提供することにある。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
ランダムアクセス可能で各種データの記憶を行なう複数
のメモリセルを有するメモリと複数のアドレスラインよ
り構成されるアドレスバス及び複数のデータラインより
構成されるデータバスを介して接続され、前記メモリの
制御を行なうメモリ制御装置において、前記メモリ制御
装置は、複数の前記アドレスラインの電圧レベルを全て
“Ｌ”レベルとすること、複数の前記アドレスラインの
うちいずれか一のアドレスラインの電圧レベルを順次
“Ｈ”レベルとすることを順次行って検査用アドレス指
定を行なう第１検査用アドレス指定手段と、前記第１検
査用アドレス指定手段による前記検査用アドレス指定が
行なわれる毎に、前記データラインの電圧レベルを全て
“Ｌ”レベルとすること、前記データラインのうちいず
れか一のデータラインの電圧レベルを順次“Ｈ”レベル
とすることを順次行なう第１検査用データ書込手段と、
前記第１検査用データ書込手段による書込終了毎に、前
記データラインを介して前記メモリに記憶されている検
査用データを読出検査用データとして読出を行なう第１
検査用データ読出手段と、前記第１検査用データ読出手
段が読み出した読出検査用データと、前記第１検査用デ
ータ書込手段により書込んだ検査用データと、を比較す
ることにより前記アドレスライン及び前記データライン
が正常に配線されているか否かを判別する第１判別手段
と、複数の前記アドレスラインの電圧レベルを全て
“Ｈ”レベルにして検査用アドレス指定を行なう第２検
査用アドレス指定手段と、前記第２検査用アドレス指定
手段による前記検査用アドレス指定が行われると、前記
データラインの全ての電圧レベルを“Ｌ”とする、ある
いは、前記データラインの全ての電圧レベルを“Ｈ”レ
ベルとする第２検査用データ書込手段と、前記第２検査
用データ書込手段による書込終了毎に、前記データライ
ンを介して前記メモリに記憶されている検査用データを
読出検査用データとして読出を行なう第２検査用データ
読出手段と、前記第２検査用データ読出手段が読み出し
た読出検査用データと、前記第２検査用データ書込手段
により書き込んだ検査用データと、を比較することによ
り前記アドレスラインに対応する電源系統が不良か否か
を判別する第２判別手段とを備えて構成する。

【０００７】 請求項１記載の発明によれば、メモリ制
御装置の第１検査用アドレス指定手段は、複数の前記ア
ドレスラインの電圧レベルを全て“Ｌ”レベルとするこ
と、複数の前記アドレスラインのうち何れか一のアドレ
スラインの電圧レベルを順次“Ｈ”レベルとすることを
順次行って検査用アドレス指定を行なう。また、第２検
査用データ書込手段は、第１検査用アドレス指定手段に
よる検査用アドレス指定が行われる毎に、データライン
の電圧レベルを全て“Ｌ”レベルとすること、データラ
インのうち何れか一のデータラインの電圧レベルを順次
“Ｈ”レベルとすることを順次行なう。第１検査用デー
タ書込手段の動作と並行して、第１検査用データ書込手
段による書込終了毎に、データラインを介してメモリに
記憶されている検査用データを読出検査用データとして
読出を行なう。この結果、第１判別手段は、第１検査用
データ書込手段により書込んだ検査用データと、を比較
することによりアドレスライン及び前記データラインが
正常に配線されているか否かを判別する。一方、第２検
査用アドレス指定手段は、複数のアドレスラインの電圧
レベルを全て“Ｈ”レベルにして検査用アドレス指定を
行なう。また、第２検査用データ書込手段は、データラ
インの全ての電圧レベルを“Ｌ”レベルとする、あるい
は、データラインの全ての電圧レベルを“Ｈ”レベルと
する。第２検査用データ読出手段は、第２検査用データ
書込手段による書込終了毎に、データラインを介してメ
モリに記憶されている検査用データを読出検査用データ
として読出を行なう。この結果、第２判別手段は、第２
検査用データ読出手段が読み出した読出検査用データ
と、第２検査用データ書込手段により書き込んだ検査用
データと、を比較することによりアドレスラインに対応
する電源系統が不良か否かを判別する。

【０００８】 請求項２記載の発明は、ランダムアクセ
ス可能で各種データの記憶を行なう複数のメモリセルを
有するメモリと、前記メモリと複数のアドレスラインよ
り構成されるアドレスバス及び複数のデータラインより
構成されるデータバスを介して接続され、前記メモリの
制御を行なうメモリ制御装置との間の状態検査を行なう
状態検査方法において、前記メモリ制御装置は、複数の
前記アドレスラインの電圧レベルを全て“Ｌ”レベルと
すること、複数の前記アドレスラインのうちいずれか一
のアドレスラインの電圧レベルを順次“Ｈ”レベルとす
ることを順次行って検査用アドレス指定を行なう第１検
査用アドレス指定工程と、前記第１検査用アドレス指定
工程による前記検査用アドレス指定が行なわれる毎に、
前記データラインの電圧レベルを全て“Ｌ”レベルとす
ること、前記データラインのうちいずれか一のデータラ
インの電圧レベルを順次“Ｈ”レベルとすることを順次
行なう第２検査用データ書込工程と、前記第１検査用デ
ータ書込工程による書込終了毎に、前記データラインを
介して前記メモリに記憶されている検査用データを読出
検査用データとして読出を行なう第１検査用データ読出
工程と、前記第１検査用データ読出工程により読出検査
用データと、前記第１検査用データ書込工程において書
込んだ検査用データと、を比較することにより前記アド
レスライン及び前記データラインが正常に配線されてい
るか否かを判別する第１判別工程と、複数の前記アドレ
スラインの電圧レベルを全て“Ｈ”レベルにして検査用
アドレス指定を行なう第２検査用アドレス指定工程と、
前記第２検査用アドレス指定工程による前記検査用アド
レス指定が行われると、前記データラインの全ての電圧
レベルを“Ｌ”レベルとする、あるいは、前記データラ
インの全ての電圧レベルを“Ｈ”レベルとする第２検査
用データ書込工程と、前記第２検査用データ書込工程に
よる書込終了毎に、前記データラインを介して前記メモ
リに記憶されている検査用データを読出検査用データと
して読出を行なう第２検査用データ読出工程と、前記第
２検査用データ読出工程により読み出した読出検査用デ
ータと、前記第２検査用データ書込手段により書き込ん
だ検査用データと、を比較することにより前記アドレス
ラインに対応する電源系統が不良か否かを判別する第２
判別工程とを備えて構成する。

【０００９】 請求項２記載の発明によれば、第１検査
用アドレス指定工程は、複数のアドレスラインの電圧レ
ベルを全て“Ｌ”レベルとすること、複数のアドレスラ
インのうちいずれか一のアドレスラインの電圧レベルを
順次“Ｈ”レベルとすることを順次行って検査用アドレ
ス指定を行なう。第２検査用データ書込工程は、第１検
査用アドレス指定工程による検査用アドレス指定が行な
われる毎に、データラインの電圧レベルを全て“Ｌ”レ
ベルとすること、データラインのうちいずれか一のデー
タラインの電圧レベルを順次“Ｈ”レベルとすることを
順次行なう。第１検査用データ読出工程は、第１検査用
データ書込工程による書込終了毎に、データラインを介
してメモリに記憶されている検査用データを読出検査用
データとして読出を行なう。これらにより第１判別工程
は、第１検査用データ読出工程により読出検査用データ
と、第１検査用データ書込工程において書込んだ検査用
データと、を比較することによりアドレスライン及びデ
ータラインが正常に配線されているか否かを判別する。
一方、第２検査用アドレス指定工程は、複数のアドレス
ラインの電圧レベルを全て“Ｈ”レベルにして検査用ア
ドレス指定を行なう。第２検査用データ書込工程は、第
２検査用アドレス指定工程による検査用アドレス指定が
行われると、データラインの全ての電圧レベルを“Ｌ”
レベルとする、あるいは、データラインの全ての電圧レ
ベルを“Ｈ”レベルとする。第２検査用データ読出工程
は、第２検査用データ書込工程による書込終了毎に、デ
ータラインを介して前記メモリに記憶されている検査用
データを読出検査用データとして読出を行なう。これら
により第２判別工程は、第２検査用データ読出工程によ
り読み出した読出検査用データと、第２検査用データ書
込手段により書き込んだ検査用データと、を比較するこ
とによりアドレスラインに対応する電源系統が不良か否
かを判別する。

【００１０】

【００１１】

【００１２】

【００１３】

【００１４】

【００１５】

【００１６】

【００１７】

【発明の実施の形態】次に図面を参照して本発明の好適
な実施形態を説明する。第１実施形態 図１に組込型機器の主要部の概要構成ブロック図を示
す。

【００１８】組込型機器１は、組込型機器１全体を制御
するＣＰＵ２と、ＣＰＵ２と同一基板上に配置されＣＰ
Ｕ２の制御下で各種データを記憶するＲＡＭ３と、を備
えて構成されている。ＣＰＵ２とＲＡＭ３との間には、
ＣＰＵ２−ＲＡＭ３との間でデータのやり取りを行なう
データバス４と、ＣＰＵ２がＲＡＭ３内の図示しないメ
モリセルを指定するためのアドレスデータを送信するた
めのアドレスバス５と、ＣＰＵ２がＲＡＭ３に対しデー
タの読出／書込を指示するための読出／書込（Ｒ／Ｗ）
ライン６と、ＣＰＵ２がＲＡＭ３に対し、データの読み
出しあるいは書込みのためのタイミング制御を行なうた
めのクロック信号であるチップイネーブル信号を出力す
るチップイネーブル（ＣＥ）ライン７がチップイネーブ
ル端子間に設けられている。

【００１９】データバス４は、８ビットのデータを伝送
するための８本のデータラインＤ0〜Ｄ7 を備えて構成
されている。アドレスバス５は、１７ビットのアドレス
データ（１２８ｋＢ相当）を伝送するためのアドレスラ
インＡ0 〜Ａ16を備えて構成されている。

【００２０】次に図２の動作処理フローチャートを参照
して配線チェック処理について説明する。まず、ＣＰＵ
２は、データバス４を構成するデータラインＤ0 〜Ｄ7
のうちいずれか一のデータラインを特定するためのデー
タラインＩＤデータＤＸ＝−１とし、アドレスバス５を
構成するアドレスラインＡ0 〜Ａ16のうちいずれか一の
アドレスラインを特定するためのアドレスラインＩＤデ
ータＡＸ＝−１とする（ステップＳ１）。この場合にお
いて、データラインＩＤデータＤＸ＝Ｘ（Ｘ；−１、
０、１、……、７）はデータラインＤX を表すものと
し、Ｘ＝−１の場合は、ダミーデータであり対応するデ
ータラインは存在しない。同様にアドレスラインＩＤデ
ータＡＸ＝Ｙ（Ｙ；−１、０、１、……、１６）はアド
レスラインＡY を表すものとし、Ｙ＝−１の場合は、ダ
ミーデータであり対応するアドレスラインは存在しな
い。

【００２１】次にＣＰＵ２は、チップイネーブル端子よ
り出力しているチップイネーブル信号（クロック信号）
に対応する所定の書込サイクルにおいて、検査用アドレ
ス指定手段として機能し、アドレスセット処理を行な
い、全てのアドレスラインＡ0〜Ａ16の電圧レベルを
“Ｌ”レベルとする（ステップＳ２）。

【００２２】さらにＣＰＵ２は、検査用データ書込手段
として機能し、データセット処理を行ない、全てのデー
タラインＤ0 〜Ｄ7 の電圧レベルを“Ｌ”レベルとする
（ステップＳ３）。そして、読出／書込制御端子（Ｒ／
Ｗ端子）を書込側の信号レベルとすることにより、ＲＡ
Ｍ３のアドレス＝“０００００Ｈ”（Ｈは１６進数を表
す。）のメモリセルに検査用データとして“００Ｈ”の
データが書込まれることとなる（ステップＳ４）。

【００２３】次にＣＰＵ２は、上記書込サイクルに連続
する所定の読出サイクルにおいて、読出／書込制御端子
（Ｒ／Ｗ端子）を読出側の信号レベルとすることによ
り、ＲＡＭ３のアドレス＝“０００００Ｈ”のメモリセ
ルからデータを読み出す（ステップＳ５）。

【００２４】つづいてＣＰＵ２は、ＲＡＭ３のアドレス
＝“０００００Ｈ”のメモリセルに書込んだはずの検査
用データ＝“００Ｈ”と、ステップＳ５の処理により読
み込んだ実際のデータとを比較し、等しいか否かを判別
する（ステップＳ６）。ステップＳ６の判別において、
検査用データと読み出したデータが等しくない場合には
（ステップＳ６；Ｎｏ）、ＣＰＵ２は、配線不良（結線
不良）とみなして当該基板をリジェクトさせるためのリ
ジェクト信号を外部に出力する等の診断ＮＧ処理を行な
って処理を終了する（ステップＳ１６）。この場合にお
いて、データが等しくないことにより配線不良とみなせ
るのは、もし配線不良が生じている場合には、対応する
配線はフローティング状態となり、正常なデータを読み
出すことができないはずだからである。

【００２５】ステップＳ６の判別において、検査用デー
タと読み出したデータが等しい場合には（ステップＳ
６；Ｙｅｓ）、データラインＩＤデータＤＸ＝−１のデ
ータラインであるダミーデータライン（実在せず）を
“Ｌ”レベルとし（ステップＳ７）、データラインＩＤ
データＤＸに１を加算して（ステップＳ８）、データラ
インＩＤデータＤＸ＝０とし、データラインＩＤデータ
ＤＸ＝８か否か、すなわち、同一アドレスにおけるデー
タラインの配線検査を終了したか否かを判別する（ステ
ップＳ９）。

【００２６】ステップＳ９の判別においてデータライン
ＩＤデータＤＸ＜８の場合には（ステップＳ９；Ｎ
ｏ）、データラインＩＤデータＤＸに対応するデータラ
イン、この場合においては、データラインＤ0 のみを
“Ｈ”レベルとし（ステップＳ１０）、処理を再びステ
ップＳ４に移行する。

【００２７】これによりＣＰＵ２は、再び検査用データ
書込手段として機能し、読出／書込制御端子（Ｒ／Ｗ端
子）を書込側の信号レベルとすることにより、ＲＡＭ３
のアドレス＝“０００００Ｈ”のメモリセルに検査用デ
ータとして“０１Ｈ”のデータが書込まれることとなる
（ステップＳ４）。

【００２８】次にＣＰＵ２は、上記書込サイクルに連続
する所定の読出サイクルにおいて、読出／書込制御端子
（Ｒ／Ｗ端子）を読出側の信号レベルとすることによ
り、ＲＡＭ３のアドレス＝“０００００Ｈ”のメモリセ
ルからデータを読み出す（ステップＳ５）。

【００２９】つづいてＣＰＵ２は、ＲＡＭ３のアドレス
＝“０００００Ｈ”のメモリセルに書込んだはずの検査
用データ＝“０１Ｈ”と、ステップＳ５の処理により読
み込んだ実際のデータとを比較し、等しいか否かを判別
する（ステップＳ６）。ステップＳ６の判別において、
検査用データと読み出したデータが等しくない場合には
（ステップＳ６；Ｎｏ）、ＣＰＵ２は、配線不良（結線
不良）とみなして当該基板をリジェクトさせるためのリ
ジェクト信号を外部に出力する等の診断ＮＧ処理を行な
って処理を終了する（ステップＳ１６）。

【００３０】ステップＳ６の判別において、検査用デー
タと読み出したデータが等しい場合には（ステップＳ
６；Ｙｅｓ）、データラインＩＤデータＤＸ＝０のデー
タラインＤ0 を“Ｌ”レベルとする（ステップＳ７）。
そして、データラインＩＤデータＤＸに１を加算して
（ステップＳ８）、データラインＩＤデータＤＸ＝１と
し、データラインＩＤデータＤＸ＝８か否か、すなわ
ち、同一アドレスにおけるデータラインの配線検査を終
了したか否かを判別する（ステップＳ９）こととなる。

【００３１】しかしながら、この場合においても配線検
査は終了していないので、データラインＩＤデータＤＸ
に対応するデータライン、すなわち、データラインＤ1
のみを“Ｈ”レベルとし（ステップＳ１０）、処理を再
びステップＳ４に移行することとなる。

【００３２】以下、同様にして、図３に示すように、デ
ータが“０２Ｈ”→“０４Ｈ”→“０８Ｈ”→“１０
Ｈ”→“２０Ｈ”→“４０Ｈ”→“８０Ｈ”の順番でア
ドレス＝“０００００Ｈ”のメモリセルに書込まれて
は、読み出され、ＲＡＭ３のアドレス＝“０００００
Ｈ”のメモリセルに書込んだはずの検査用データと、ス
テップＳ５の処理により読み込んだ実際のデータとを比
較し、等しいか否かを判別し（ステップＳ６）、検査用
データと読み出したデータが等しくない場合には（ステ
ップＳ６；Ｎｏ）、ＣＰＵ２は、配線不良（結線不良）
とみなして当該基板をリジェクトさせるためのリジェク
ト信号を外部に出力する等の診断ＮＧ処理を行なって処
理を終了する（ステップＳ１６）こととなる。

【００３３】そして、データラインＩＤデータＤＸ＝８
となるので（ステップＳ９；Ｙｅｓ）、処理をステップ
Ｓ１１に移行し、再びデータラインＩＤデータＤＸ＝−
１とする。そしてＣＰＵ２は、アドレスラインＩＤデー
タＡＸ＝−１のアドレスラインであるダミーアドレスラ
イン（実在せず）を“Ｌ”レベルとし（ステップＳ１
２）、アドレスラインＩＤデータＡＸに１を加算して
（ステップＳ１３）、アドレスラインＩＤデータＡＸ＝
０とし、アドレスラインＩＤデータＡＸ＝１７か否か、
すなわち、当該ＲＡＭのアドレスライン及びデータライ
ンの配線検査を終了したか否かを判別する（ステップＳ
１４）。

【００３４】ステップＳ１４の判別において、アドレス
ラインＩＤデータＡＸ＝１７の場合には、全ての配線検
査処理が正常に終了しているので、ＣＰＵ２は、配線良
好（結線良好）とみなして当該基板を良品として取扱わ
せるための良品信号を外部に出力する等の診断ＯＫ処理
を行なって処理を終了する（ステップＳ１７）。

【００３５】ステップＳ１４の判別において、アドレス
ラインＩＤデータＡＸ＜１７の場合には（ステップＳ１
４；Ｎｏ）、アドレスラインＩＤデータＡＸに対応する
アドレスライン、この場合においては、アドレスライン
Ａ0 のみを“Ｈ”レベルとし（ステップＳ１０）、処理
を再びステップＳ３に移行する。

【００３６】これにより同様にしてアドレス＝“０００
０１Ｈ”のメモリセルに対するステップＳ３の処理及び
最大９回のステップＳ４〜Ｓ１０の処理が行なわれるこ
ととなる。以下、同様にして、アドレス＝“００００２
Ｈ”→“００００４Ｈ”→“００００８Ｈ”→……→
“０４０００Ｈ”→“０８０００Ｈ”→“１００００
Ｈ”の順番でメモリセルを変更し、その全てに対してデ
ータ“００Ｈ”→“０１Ｈ”→“０２Ｈ”→……“２０
Ｈ”→“４０Ｈ”→“８０Ｈ”を順次書込し、読み出す
ので確実に配線検査を行なうことができる。

【００３７】この場合において、１アドレスライン−１
データのチェック時間（１検査工程当たりのチェック時
間）を５０μｓｅｃであるとすると、アドレス指定の種
類は１８通り、データの種類は９通りであるので、検査
の全工程数は、 全工程数＝１８×９ となり、全検査時間は、 全検査時間＝５０［μｓｅｃ］×１８×９ ＝８．１［ｍｓｅｃ］ となる。

【００３８】従って、実装状態において短時間で確実に
ＣＰＵ２−ＲＡＭ３間の配線検査を行なうことができ
る。第２実施形態 上記第１実施形態においては、アドレスバスを構成する
いずれか一のアドレスラインが“Ｈ”レベル若しくは全
てのアドレスラインが“Ｌ”レベルの場合、かつ、デー
タバスを構成するいずれか一のデータラインが“Ｈ”レ
ベル若しくは全てのデータラインが“Ｌ”レベルの場合
について試験を行なっていたが、この場合においては、
最大で一のアドレスライン及び一のデータラインの双方
が“Ｈ”レベルとなるだけであり、同時に複数のアドレ
スラインあるいはデータラインが“Ｈ”レベルとなるこ
とにより発生する原因（例えば、電源電圧降下）による
不良を検査することはできない。

【００３９】そこで、本実施形態においては、第１実施
形態の検査項目に加えて、以下の検査項目を追加して検
査を行なうようにしている。検査項目としては、 １） アドレス＝“１ＦＦＦＦＨ”、かつ、データ＝
“００Ｈ” ２） アドレス＝“０００００Ｈ”、かつ、データ＝
“ＦＦＨ” ３） アドレス＝“１ＦＦＦＦＨ”、かつ、データ＝
“ＦＦＨ” の３通り場合についての検査を行なう。

【００４０】この結果、１）の場合には、アドレスバス
に対応する電源系統の電源供給状態を検査することがで
き、２）の場合には、データバスに対応する電源系統の
電源供給状態を検査することができ、３）の場合には、
アドレスバス及びデータバスの双方を同時に駆動した、
すなわち、電源系統全体の電源供給状態を検査すること
ができる。

【００４１】以上の説明のように、本第２実施形態によ
れば、配線検査のみならず、アドレスバス及びデータバ
スへの電源供給状態についても検査することができ、よ
り信頼性の高い装置供給を行なうことができる。

【００４２】

【発明の効果】請求項１記載の発明によれば、メモリ制
御装置の第１検査用アドレス指定手段は、複数の前記ア
ドレスラインの電圧レベルを全て“Ｌ”レベルとするこ
と、複数の前記アドレスラインのうち何れか一のアドレ
スラインの電圧レベルを順次“Ｈ”レベルとすることを
順次行って検査用アドレス指定を行ない、第２検査用デ
ータ書込手段は、第１検査用アドレス指定手段による検
査用アドレス指定が行われる毎に、データラインの電圧
レベルを全て“Ｌ”レベルとすること、データラインの
うち何れか一のデータラインの電圧レベルを順次“Ｈ”
レベルとすることを順次行なう。第１検査用データ書込
手段の動作と並行して、第１検査用データ書込手段によ
る書込終了毎に、データラインを介してメモリに記憶さ
れている検査用データを読出検査用データとして読出を
行ない、第１判別手段は、第１検査用データ書込手段に
より書込んだ検査用データと、を比較することによりア
ドレスライン及び前記データラインが正常に配線されて
いるか否かを判別するので、配線不良を容易、かつ、迅
速に検出することができる。

【００４３】 すなわち、配線不良が存在すれば、当該
ラインのフローティング状態となることにより、読出検
査用データと第１検査用データ書込手段により書込んだ
検査用データとが異なるので、容易に配線不良を検出す
ることができる。さらに、その検査工程数は、 検査工程数＝（アドレスライン数＋１）×（データライ
ン数＋１） で済むので、迅速に検査が行える。しかも、第２検査用
アドレス指定手段は、複数のアドレスラインの電圧レベ
ルを全て“Ｈ”レベルにして検査用アドレス指定を行な
い、第２検査用データ書込手段は、データラインの全て
の電圧レベルを“Ｌ”レベルとする、あるいは、データ
ラインの全ての電圧レベルを“Ｈ”レベルとする。第２
検査用データ読出手段は、第２検査用データ書込手段に
よる書込終了毎に、データラインを介してメモリに記憶
されている検査用データを読出検査用データとして読出
を行ない、第２判別手段は、第２検査用データ読出手段
が読み出した読出検査用データと、第２検査用データ書
込手段により書き込んだ検査用データと、を比較するこ
とによりアドレスラインに対応する電源系統が不良か否
かを判別するので、アドレスバスの電源系統の不良（電
圧異常低下等）に伴う動作不良を容易に検出できる。

【００４４】 請求項２記載の発明によれば、第１検査
用アドレス指定工程は、複数のアドレスラインの電圧レ
ベルを全て“Ｌ”レベルとすること、複数のアドレスラ
インのうちいずれか一のアドレスラインの電圧レベルを
順次“Ｈ”レベルとすることを順次行って検査用アドレ
ス指定を行ない、第２検査用データ書込工程は、第１検
査用アドレス指定工程による検査用アドレス指定が行な
われる毎に、データラインの電圧レベルを全て“Ｌ”レ
ベルとすること、データラインのうちいずれか一のデー
タラインの電圧レベルを順次“Ｈ”レベルとすることを
順次行なう。第１検査用データ読出工程は、第１検査用
データ書込工程による書込終了毎に、データラインを介
してメモリに記憶されている検査用データを読出検査用
データとして読出を行ない、第１判別工程は、第１検査
用データ読出工程により読出検査用データと、第１検査
用データ書込工程において書込んだ検査用データと、を
比較することによりアドレスライン及びデータラインが
正常に配線されているか否かを判別するので、配線不良
を容易、かつ、迅速に検出することができる。

【００４５】 すなわち、配線不良が存在すれば、当該
ラインのフローティング状態となることにより、読出検
査用データと第１検査用データ書込工程により書込んだ
検査用データとが異なるので、容易に配線不良を検出す
ることができる。さらに、その検査工程数は、 検査工程数＝（アドレスライン数＋１）×（データライ
ン数＋１） で済むので、迅速に検査が行える。しかも、第２検査用
アドレス指定工程は、複数のアドレスラインの電圧レベ
ルを全て“Ｈ”レベルにして検査用アドレス指定を行な
い、第２検査用データ書込工程は、第２検査用アドレス
指定工程による検査用アドレス指定が行われると、デー
タラインの全ての電圧レベルを“Ｌ”レベルとする、あ
るいは、データラインの全ての電圧レベルを“Ｈ”レベ
ルとする。第２検査用データ読出工程は、第２検査用デ
ータ書込工程による書込終了毎に、データラインを介し
て前記メモリに記憶されている検査用データを読出検査
用データとして読出を行ない、第２判別工程は、第２検
査用データ読出工程により読み出した読出検査用データ
と、第２検査用データ書込手段により書き込んだ検査用
データと、を比較することによりアドレスラインに対応
する電源系統が不良か否かを判別するので、アドレスバ
スの電源系統の不良（電圧異常低下等）に伴う動作不良
を容易に検出できる。

【００４６】

【００４７】

【００４８】

【００４９】

【００５０】

【００５１】

【図面の簡単な説明】

【図１】組込型機器の主要部の概要構成ブロック図であ
る。

【図２】実施形態の動作処理フローチャートである。

【図３】アドレス及びデータ指定の説明図である。

【符号の説明】

１ 組込型機器 ２ ＣＰＵ ３ ＲＡＭ ４ データバス ５ アドレスバス ６ 読出／書込（Ｒ／Ｗ）ライン ７ チップイネーブル（ＣＥ）ライン Ｄ0 〜Ｄ7 データライン Ａ0 〜Ａ16 アドレスライン

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ランダムアクセス可能で各種データの記
   憶を行なう複数のメモリセルを有するメモリと複数のア
   ドレスラインより構成されるアドレスバス及び複数のデ
   ータラインより構成されるデータバスを介して接続さ
   れ、前記メモリの制御を行なうメモリ制御装置におい
   て、 前記メモリ制御装置は、複数の前記アドレスラインの電
   圧レベルを全て“Ｌ”レベルとすること、複数の前記ア
   ドレスラインのうちいずれか一のアドレスラインの電圧
   レベルを順次“Ｈ”レベルとすることを順次行って検査
   用アドレス指定を行なう第１検査用アドレス指定手段
   と、 前記第１検査用アドレス指定手段による前記検査用アド
   レス指定が行なわれる毎に、前記データラインの電圧レ
   ベルを全て“Ｌ”レベルとすること、前記データライン
   のうちいずれか一のデータラインの電圧レベルを順次
   “Ｈ”レベルとすることを順次行なう第１検査用データ
   書込手段と、 前記第１検査用データ書込手段による書込終了毎に、前
   記データラインを介して前記メモリに記憶されている検
   査用データを読出検査用データとして読出を行なう第１
   検査用データ読出手段と、前記第１検査用データ読出手段が読み出した 読出検査用
   データと、前記第１検査用データ書込手段により書込ん
   だ検査用データと、を比較することにより前記アドレス
   ライン及び前記データラインが正常に配線されているか
   否かを判別する第１判別手段と、複数の前記アドレスラインの電圧レベルを全て“Ｈ”レ
   ベルにして検査用アドレス指定を行なう第２検査用アド
   レス指定手段と、 前記第２検査用アドレス指定手段による前記検査用アド
   レス指定が行われると、前記データラインの全ての電圧
   レベルを“Ｌ”とする、あるいは、前記データラインの
   全ての電圧レベルを“Ｈ”レベルとする第２検査用デー
   タ書込手段と、 前記第２検査用データ書込手段による書込終了毎に、前
   記データラインを介して前記メモリに記憶されている検
   査用データを読出検査用データとして読出を行なう第２
   検査用データ読出手段と、 前記第２検査用データ読出手段が読み出した読出検査用
   データと、前記第２検査用データ書込手段により書き込
   んだ検査用データと、を比較することにより前記アドレ
   スラインに対応する電源系統が不良か否かを判別する第
   ２判別手段と を備えたことを特徴とするメモリ制御装
   置。
2. 【請求項２】 ランダムアクセス可能で各種データの記
   憶を行なう複数のメモリセルを有するメモリと、前記メ
   モリと複数のアドレスラインより構成されるアドレスバ
   ス及び複数のデータラインより構成されるデータバスを
   介して接続され、前記メモリの制御を行なうメモリ制御
   装置との間の状態検査を行なう状態検査方法において、 前記メモリ制御装置は、複数の前記アドレスラインの電
   圧レベルを全て“Ｌ”レベルとすること、複数の前記ア
   ドレスラインのうちいずれか一のアドレスラインの電圧
   レベルを順次“Ｈ”レベルとすることを順次行って検査
   用アドレス指定を行なう第１検査用アドレス指定工程
   と、 前記第１検査用アドレス指定工程による前記検査用アド
   レス指定が行なわれる毎に、前記データラインの電圧レ
   ベルを全て“Ｌ”レベルとすること、前記データライン
   のうちいずれか一のデータラインの電圧レベルを順次
   “Ｈ”レベルとすることを順次行なう第２検査用データ
   書込工程と、 前記第１検査用データ書込工程による書込終了毎に、前
   記データラインを介して前記メモリに記憶されている検
   査用データを読出検査用データとして読出を行なう第１
   検査用データ読出工程と、 前記第１検査用データ読出工程により読出検査用データ
   と、前記第１検査用データ書込工程において書込んだ検
   査用データと、を比較することにより前記アドレスライ
   ン及び前記データラインが正常に配線されているか否か
   を判別する第１判別工程と、 複数の前記アドレスラインの電圧レベルを全て“Ｈ”レ
   ベルにして検査用アドレス指定を行なう第２検査用アド
   レス指定工程と、 前記第２検査用アドレス指定工程による前記検査用アド
   レス指定が行われると、前記データラインの全ての電圧
   レベルを“Ｌ”レベルとする、あるいは、前記データラ
   インの全ての電圧レベルを“Ｈ”レベルとする第２検査
   用データ書込工程と、 前記第２検査用データ書込工程による書込終了毎に、前
   記データラインを介して前記メモリに記憶されている検
   査用データを読出検査用データとして読出を行なう第２
   検査用データ読出工程と、 前記第２検査用データ読出工程により読み出した読出検
   査用データと、前記第２検査用データ書込手段により書
   き込んだ検査用データと、を比較することにより前記ア
   ドレスラインに対応する電源系統が不良か否かを判別す
   る第２判別工程とを備えたことを特徴とする状態検査方
   法。