CN100361092C - 一种芯片接口检测装置及方法 - Google Patents
一种芯片接口检测装置及方法 Download PDFInfo
- Publication number
- CN100361092C CN100361092C CNB2005100800173A CN200510080017A CN100361092C CN 100361092 C CN100361092 C CN 100361092C CN B2005100800173 A CNB2005100800173 A CN B2005100800173A CN 200510080017 A CN200510080017 A CN 200510080017A CN 100361092 C CN100361092 C CN 100361092C
- Authority
- CN
- China
- Prior art keywords
- external
- storage unit
- detection
- interface
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明公开了一种芯片接口检测装置,包含置于芯片外部的外部检测器件和置于芯片内部的内部检测器件,所述外部检测器件包含用于发送并比较检测信号和验证信号的控制单元和用于存储验证信号的外部存储模块,控制单元与外部存储模块之间连接有外部验证信号线;所述内部检测器件至少包含用于存储检测信号的检测专用内部存储单元,检测专用内部存储单元通过接口待检测信号线与控制单元相连。本发明还公开了一种芯片接口检测方法。本发明公开的芯片接口检测装置和方法能够针对任意一种接口信号线进行专门检测,降低检测成本和难度。
Description
技术领域
本发明涉及芯片检测技术,特别涉及一种芯片接口检测装置及方法。
背景技术
目前使用的芯片接口至少包含:地址线、数据线和读写控制线,通常地址线共M根,A[1]...A[m]...A[M],1≤m≤M,地址信号共有2M种组合形式;数据线共N根,D[1]...D[n]...D[N],1≤n≤N,数据信号共有2N种组合形式。
图1是现有技术芯片接口检测装置的组成结构示意图,现有技术的芯片接口检测装置包含:置于芯片100外部的外部检测器件101和置于芯片内部的内部检测器件102。
其中,外部检测器件101包含:用于接收检测指令并控制检测流程的控制单元110,作为外部存储模块的外部固有存储单元112。控制单元110通过外部控制线、外部地址线及外部数据线与外部固有存储单元112相连;外部固有存储单元112至少包含一个用于存储验证信号的存储子单元Memory_x 132,该存储子单元的地址信号为Add_Memory_x。
内部检测器件102至少包含作为内部存储模块的芯片内部固有存储单元组122。芯片内部固有存储单元组122由芯片内部固有的各种类型存储单元组成,控制单元110通过接口控制线、接口地址线及接口数据线与芯片内部固有存储单元组122相连。芯片内部固有存储单元组122包含最多P=2M个存储子单元,分别为图1中的Memory_1...Memory_p...Memory_P,1≤p≤P,Memory_1标识为141,Memory_p标识为142,Memory_P标识为143,用于存储检测信号的每个存储子单元对应不同的地址信号,比如:存储子单元Memory_p 142对应的地址信号为Add_Memory_p。
现有技术的芯片接口检测方法包括以下步骤:
步骤11:控制单元110向接口控制线上发写控制信号,向接口地址线上发地址信号Add_Memory_p,向接口数据线上发检测信号test_data_0;并且,控制单元110向外部控制线上发写控制信号,向外部地址线上发地址信号Add_Memory_x,向外部数据线上发与检测信号相同的验证信号test_data_0;
步骤12:检测信号送入存储子单元Memery_p 142存储,验证信号送入存储子单元Memory_x 132存储;
步骤13:控制单元110向接口控制线上发读控制信号,向接口地址线上发地址信号Add_Memory_p,通过接口数据线从存储子单元Memory_p 142读取检测信号test_data_1;控制单元110向外部控制线上发读控制信号,向外部地址线上发地址信号Add_Memory_x,通过外部数据线从存储子单元Memory_x132读取验证信号test_data_2;
步骤14:控制单元110比较test_data_1和test_data_2,如果两者相同,则接口控制线、接口地址线和接口数据线正确,如果两者不相同,则接口控制线、接口地址线和接口数据线不正确。
从上述处理流程可以看出,现有技术中的芯片接口检测方法存在以下问题:
1)芯片内部固有存储单元组由各种类型的存储单元组成,不同类型存储单元的读写功能有别,如某些存储单元无法进行读写操作,某些存储单元是读后自动清除的,控制单元无法对所有存储单元进行有效的读写操作,从而导致检测时无法遍历地址信号所有组合和数据信号所有组合;
2)每次检测实际检测到的是一个地址信号组合和一个数据信号组合,而芯片内部地址信号组合与数据信号组合的总数是2M+N个,为达到对接口地址线和接口数据线一定的检测覆盖率,需要进行多次检测,检测成本和难度很高;
3)实际应用中,虽然直接检测的是接口数据线,但由于每次检测都会使用到接口数据线、接口地址线及接口控制线,故此,这种检测方法实际检测的是一种数据信号组合和一种地址信号组合,不能针对接口数据线或接口地址线进行专门检测,当检测到错误时难以确定错误具体是在哪种信号线上产生的。
发明内容
有鉴于此,本发明的目的在于提供一种芯片接口检测装置,能够针对任意一种接口信号线进行专门检测,降低检测成本和难度。
本发明的目的还在于提供一种芯片接口检测方法,能针对任意一种接口信号线进行专门检测,降低检测成本和难度。
根据上述目的的一个方面,本发明提供了一种芯片接口检测装置,包含置于芯片外部的外部检测器件和置于芯片内部的内部检测器件,所述外部检测器件包含用于发送并比较检测信号和验证信号的控制单元和用于存储验证信号的外部存储模块,控制单元与外部存储模块之间连接有外部验证信号线;所述内部检测器件至少包含用于存储检测信号的检测专用内部存储单元,检测专用内部存储单元通过接口待检测信号线与控制单元相连。
其中,所述外部检测器件还包含外部变换处理单元,通过外部验证信号线连接于控制单元和外部存储模块之间,用于对验证信号进行变换处理;所述内部检测器件还包含内部变换处理单元,通过接口待检测信号线连接于控制单元和检测专用内部存储单元之间,用于对检测信号进行变换处理;其中,内部变换处理单元的变换处理方式与外部变换处理单元的变换处理方式相同。
其中,所述外部存储模块是外部固有存储单元,外部固有存储单元与控制单元之间还连接有外部控制线和外部地址线。
其中,所述外部存储模块是检测专用外部存储单元。
其中,所述接口待检测信号线是接口数据线,所述外部验证信号线是外部数据线。
其中,所述接口待检测信号线是接口地址线,所述外部验证信号线是外部地址线;且所述检测专用外部存储单元与控制单元之间还连接有外部数据线,所述检测专用内部存储单元与控制单元之间还连接有接口数据线;所述外部检测器件进一步包括外部同步处理单元,通过外部验证信号线连接于控制单元和检测专用外部存储单元之间,用于对验证信号按检测专用外部存储单元的数据存储格式进行处理;所述内部检测器件进一步包含内部同步处理单元,通过接口待检测信号线连接于控制单元和检测专用内部存储单元之间,用于对检测信号按检测专用内部存储单元的数据存储格式进行处理。
其中,所述接口待检测信号线是接口地址线,所述外部验证信号线是外部地址线;且所述检测专用外部存储单元与控制单元之间还连接有外部数据线,所述检测专用内部存储单元与控制单元之间还连接有接口数据线;所述外部检测器件进一步包括外部同步处理单元,通过外部验证信号线连接于外部变换处理单元和检测专用外部存储单元之间,用于对验证信号按检测专用外部存储单元的数据存储格式进行处理;所述内部检测器件进一步包含内部同步处理单元,通过接口待检测信号线连接于内部变换处理单元和检测专用内部存储单元之间,用于对检测信号按检测专用内部存储单元的数据存储格式进行处理。
其中,所述检测专用内部存储单元是可读可写寄存器或可读可写存储器。
其中,所述检测专用外部存储单元是可读可写寄存器或可读可写存储器。
其中,所述检测专用外部存储单元是可读可写寄存器或可读可写存储器或可读寄存器或可读存储器;所述检测专用内部存储单元是可读可写寄存器或可读可写存储器或可读寄存器或可读存储器。
根据上述目的的另一个方面,本发明提供了一种芯片接口检测方法,该方法包括下述步骤:
A、控制单元通过接口待检测信号线向检测专用内部存储单元发送检测信号,并通过外部验证信号线向外部存储模块发送与检测信号相同的验证信号;
B、控制单元比较从检测专用内部存储单元读出的检测信号和从外部存储模块读出的验证信号是否相同,如果相同,则确认接口待检测信号线正确,否则,确认接口待检测信号线不正确。
其中,步骤A中进一步包括:控制单元将经过相同变换处理后的检测信号和验证信号分别发送至检测专用内部存储单元和外部存储模块。
其中,所述接口待检测信号线为接口地址线,所述外部验证信号线为外部地址线,步骤A中进一步包括:控制单元将经过数据存储格式处理后的检测信号和验证信号分别发送至检测专用内部存储单元和外部存储模块。
其中,所述接口待检测信号线为接口地址线,所述外部验证信号线为外部地址线步骤A中进一步包括:控制单元将经过相同变换处理、数据存储格式处理后的检测信号和验证信号分别发送至检测专用内部存储单元和外部存储模块。
其中,所述的变换处理为:按字节取反或每隔一个字节取反或奇偶校验或相邻字节进行异或或以上四种方式的任意组合。其中,所述接口待检测信号线为接口数据线,所述外部验证信号线为外部数据线;或者所述接口待检测信号线为接口地址线,所述外部验证信号线为外部地址线。
可见,本发明提供的芯片接口检测装置及方法,通过在芯片内部检测器件中设置检测专用内部存储单元,在检测接口数据线时,检测专用内部存储单元仅通过接口数据线与控制单元相连,能够针对接口数据线进行专门检测;在检测接口地址线时,检测专用内部存储单元仅通过接口数据线和接口地址线与控制单元相连,在接口数据线正确性得到保证的前提下,能够针对接口地址线进行专门检测。另外,本发明提供的芯片接口检测装置及方法,通过在芯片内部检测器件中设置检测专用内部存储单元,具有以下优点和特点:
1)检测接口数据线时,检测专用内部存储单元是可读写的,对数据信号的组合没有限制,故检测信号可以遍历所有2N个数据信号组合;检测接口地址线时,检测专用内部存储单元是可读可写或可读的,除了检测专用内部存储单元自身的地址信号外,对地址信号的组合没有限制,故检测信号可以遍历所有2M-1个地址信号组合;
2)每次检测只检测一个数据信号组合或一个地址信号组合,而芯片内部数据组合的总数是2N个,芯片内部可用地址组合的总数是2M-1个,用较少的检测次数就能达到对接口数据线或接口地址线一定的覆盖率,检测成本和难度降低;
3)在检测接口数据线时只涉及接口数据线,检测到错误时能确定该错误是在接口数据线上产生的;在检测接口地址线时,只涉及接口数据线和接口地址线,在接口数据线正确性得到保证的前提下,检测到错误时能确定该错误是在接口地址线上产生的。
附图说明
图1为现有技术芯片接口检测装置的组成结构示意图;
图2为本发明实施例一中芯片接口检测装置的组成结构示意图;
图3为本发明实施例二中芯片接口检测装置的组成结构示意图;
图4为本发明实施例三中芯片接口检测装置的组成结构示意图。
具体实施方式
本发明的核心思想是:通过在芯片内部检测器件中设置检测专用内部存储单元,控制单元将通过接口待检测信号线发送的检测信号经过缓存后直接通过接口数据线读出,与验证信号进行比较,可实现针对某一种接口信号线的专门检测。
为使本发明的目的、技术方案和优点更加清楚明白,以下结合实施例和附图对本发明进一步详细说明。
实施例一:
本实施例用于接口数据线检测,本实施例中,接口待检测信号线是接口数据线,外部验证信号线是外部数据线。图2是本发明实施例一中芯片接口检测装置的组成结构示意图,本实施例的接口数据线检测装置包含:置于芯片100外部的外部检测器件101和置于芯片内部的内部检测器件102。
其中,外部检测器件101包含:控制单元110和作为外部存储模块的外部固有存储单元112,外部固有存储单元112至少包含一个用于存储验证信号的存储子单元Memory_x 132,Memory_x 132的地址信号为Add_Memory_x。内部检测器件102包含:作为内部存储模块的检测专用内部存储单元222,检测专用内部存储单元222用于存储检测信号,仅通过接口数据线与控制单元110相连,检测专用内部存储单元222可以是可读可写寄存器、或可读可写存储器。
为增强接口数据线检测的正确性,外部检测器件101中可增加外部变换处理单元213,相应的,内部检测器件102中可增加内部变换处理单元223。外部变换处理单元213通过外部数据线连接在控制单元110和外部固有存储单元112之间,采用按字节取反、每隔一个字节取反、奇偶校验、相邻字节进行异或,或以上四种方式任意组合的形式对验证信号进行处理;内部变换处理单元223通过接口数据线连接在控制单元110和检测专用内部存储单元222之间,采用与外部变换处理单元213相同的处理方式对检测信号进行处理。
本实施例中的接口数据线检测方法包括以下步骤:
步骤21:控制单元110向接口数据线上发检测信号test_data_0;且控制单元110向外部控制线上发写控制信号,向外部地址线上发地址信号Add_Memory_x,向外部数据线上发与检测信号相同的验证信号test_data_0;
步骤22:检测信号送入检测专用内部存储单元222存储,验证信号送入存储子单元Memory_x 132存储;
步骤23:控制单元110通过接口数据线从检测专用内部存储单元222读取检测信号test_data_1;且控制单元110向外部控制线上发读控制信号,向外部地址线上发地址信号Add_Memory_x,通过外部数据线从存储子单元Memory_x132读取验证信号test_data_2;
步骤24:控制单元110比较test_data_1和test_data_2,如果两者相同,则确认接口数据线正确,如果两者不相同,则确认接口数据线不正确。
为增强接口数据线检测的正确性,步骤21和步骤22之间可增加步骤21′:
步骤21′:外部变换处理单元213采用按字节取反、每隔一个字节取反、奇偶校验、相邻字节进行异或,或以上四种方式任意组合的形式对外部数据线上的验证信号进行处理;内部变换处理单元223采用与外部变换处理单元213相同的处理方式对接口数据线上的检测信号进行处理。这种情况下,检测专用内部存储单元222和存储子单元Memory_x 132存储的就是经过变换处理的检测信号和验证信号。
实施例二:
本实施例用于接口数据线检测,本实施例中,接口待检测信号线是接口数据线,外部验证信号线是外部数据线。图3是本发明实施例二中芯片接口检测装置的组成结构示意图,本实施例的接口数据线检测装置包含:置于芯片100外部的外部检测器件101和置于芯片内部的内部检测器件102。
其中,外部检测器件101包含:控制单元110和作为外部存储模块的检测专用外部存储单元312,检测专用外部存储单元312用于存储验证信号,仅通过外部数据线与控制单元110相连,检测专用外部存储单元312可以是可读可写寄存器、或可读可写存储器。内部检测器件102包含:作为内部存储模块的检测专用内部存储单元222。
为增强接口数据线检测的正确性,外部检测器件101中可增加外部变换处理单元213,相应的,内部检测器件102中可增加内部变换处理单元223。外部变换处理单元213通过外部数据线连接在控制单元110和检测专用外部存储单元312之间,内部变换处理单元223通过接口数据线连接在控制单元110和检测专用内部存储单元222之间。
本实施例中的接口数据线检测方法包含以下步骤:
步骤31:控制单元110向接口数据线上发检测信号test_data_0,且控制单元110向外部数据线上发与检测信号相同的验证信号test_data_0;
步骤32:检测信号送入检测专用内部存储单元222存储,验证信号送入检测专用外部存储单元312存储;
步骤33:控制单元110通过接口数据线从检测专用内部存储单元222读取检测信号test_data_1;控制单元110通过外部数据线从检测专用外部存储单元312读取验证信号test_data_2;
步骤34:控制单元110比较test_data_1和test_data_2,如果两者相同,则确认接口数据线正确,如果两者不相同,则确认接口数据线不正确。
为增强接口数据线检测的正确性,步骤31和步骤32之间可增加步骤31′:
步骤31′:外部变换处理单元213采用按字节取反、每隔一个字节取反、奇偶校验、相邻字节进行异或,或以上四种方式任意组合的形式对外部数据线上的验证信号进行处理;内部变换处理单元223采用与外部变换处理单元213相同的处理方式对接口数据线上的检测信号进行处理。这种情况下,检测专用内部存储单元222和检测专用外部存储单元312存储的就是经过变换处理的检测信号和验证信号。
实施例三:
本实施例用于接口地址线检测,本实施例中,接口待检测信号线是接口地址线,外部验证信号线是外部地址线。图4是本发明实施例三中芯片接口检测装置的组成结构示意图,本实施例的接口地址线检测装置包含:置于芯片100外部的外部检测器件101和置于芯片内部的内部检测器件102。
其中,外部检测器件101包含:控制单元110、检测专用外部存储单元312及外部同步处理单元414。检测专用外部存储单元312仅通过外部数据线和外部地址线与控制单元110相连,检测专用外部存储单元312可以是可读可写寄存器、可读可写存储器、可读寄存器或可读存储器;外部同步处理单元414通过外部地址线连接在控制单元110和检测专用外部存储单元312之间,按照检测专用外部存储单元312的数据存储格式处理外部地址线上的验证信号。
内部检测器件102包含:检测专用内部存储单元222和内部同步处理单元424。检测专用内部存储单元222仅通过接口数据和接口地址线与控制单元110相连,检测专用内部存储单元222可以是可读可写寄存器、可读可写存储器、可读寄存器或可读存储器;内部同步处理单元424通过接口地址线连接在控制单元110和检测专用内部存储单元222之间,按照检测专用内部存储单元222的数据存储格式处理接口地址线上的检测信号。
为增强地址线检测的正确性,外部检测器件101中可增加外部变换处理单元213,相应的,内部检测器件102中可增加内部变换处理单元223。外部变换处理单元213通过外部地址线连接在控制单元110和外部同步处理单元414之间,内部变换处理单元223通过接口地址线连接在控制单元110和内部同步处理单元424之间。
本实施例中的接口地址线检测方法包含以下步骤:
步骤41:控制单元110向接口地址线上发检测信号test_add_0,且控制单元110向外部地址线上发与检测信号相同的验证信号test_add_0;
步骤42:内部同步处理单元424按照检测专用内部存储单元222的数据存储格式处理接口地址线上的检测信号;外部同步处理单元414按照检测专用外部存储单元3 12的数据存储格式处理外部地址线上的验证信号;
本步骤中所述对数据存储格式的处理是指:根据数据存储格式对信号比特位进行调整,举例来说就是,假如芯片采用16位接口地址线,8位接口数据线,即地址线检测信号为16位,检测专用内部存储单元的数据存储格式为8位,则内部同步处理单元按照检测专用内部存储单元的数据存储格式将地址线检测信号分成高8位和低8位两个段,以便于存储在检测专用内部存储单元中。
步骤43:检测信号送入检测专用内部存储单元222存储,验证信号送入检测专用外部存储单元312存储;
步骤44:控制单元110通过接口数据线从检测专用内部存储单元222读取检测信号test_add_1;控制单元110通过外部数据线从检测专用外部存储单元312读取验证信号test_add_2;
步骤45:控制单元110比较test_add_1和test_add_2,如果两者相同,则确认接口地址线正确,如果两者不相同,则确认接口地址线不正确。
为增强数据线检测的正确性,步骤42和步骤43之间可增加步骤42′:
步骤42′:外部变换处理单元213采用按字节取反、每隔一个字节取反、奇偶校验、相邻字节进行异或,或以上四种方式任意组合的形式对外部地址线上的验证信号进行处理;内部变换处理单元223采用与外部变换处理单元213相同的处理方式对接口地址线上的检测信号进行处理。这种情况下,检测专用内部存储单元222和检测专用外部存储单元312存储的就是经过变换处理的检测信号和验证信号。
本实施例中,所述检测信号不等于检测专用内部存储单元222的地址信号,所述验证信号不等于检测专用外部存储单元312的地址信号。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。
Claims (18)
1、一种芯片接口检测装置,包含置于芯片外部的外部检测器件和置于芯片内部的内部检测器件,
所述外部检测器件包含用于发送并比较检测信号和验证信号的控制单元和用于存储验证信号的外部存储模块,控制单元与外部存储模块之间连接有外部验证信号线;
其特征在于,所述内部检测器件至少包含用于存储检测信号的检测专用内部存储单元,检测专用内部存储单元通过接口待检测信号线与控制单元相连。
2、如权利要求1所述的芯片检测装置,其特征在于,
所述外部检测器件还包含外部变换处理单元,通过外部验证信号线连接于控制单元和外部存储模块之间,用于对验证信号进行变换处理;
所述内部检测器件还包含内部变换处理单元,通过接口待检测信号线连接于控制单元和检测专用内部存储单元之间,用于对检测信号进行变换处理;
其中,内部变换处理单元的变换处理方式与外部变换处理单元的变换处理方式相同。
3、如权利要求1所述的芯片检测装置,其特征在于,所述外部存储模块是外部固有存储单元,外部固有存储单元与控制单元之间还连接有外部控制线和外部地址线。
4、如权利要求1所述的芯片检测装置,其特征在于,所述外部存储模块是检测专用外部存储单元。
5、如权利要求2所述的芯片检测装置,其特征在于,所述外部存储模块是外部固有存储单元,外部固有存储单元与控制单元之间还连接有外部控制线和外部地址线。
6、如权利要求2所述的芯片检测装置,其特征在于,所述外部存储模块是检测专用外部存储单元。
7、如权利要求1至6任一项所述的芯片检测装置,其特征在于,所述接口待检测信号线是接口数据线,所述外部验证信号线是外部数据线。
8、如权利要求4所述的芯片检测装置,其特征在于,所述接口待检测信号线是接口地址线,所述外部验证信号线是外部地址线;且所述检测专用外部存储单元与控制单元之间还连接有外部数据线,所述检测专用内部存储单元与控制单元之间还连接有接口数据线;
所述外部检测器件进一步包括外部同步处理单元,通过外部验证信号线连接于控制单元和检测专用外部存储单元之间,用于对验证信号按检测专用外部存储单元的数据存储格式进行处理;
所述内部检测器件进一步包含内部同步处理单元,通过接口待检测信号线连接于控制单元和检测专用内部存储单元之间,用于对检测信号按检测专用内部存储单元的数据存储格式进行处理。
9、如权利要求6所述的芯片检测装置,其特征在于,所述接口待检测信号线是接口地址线,所述外部验证信号线是外部地址线;且所述检测专用外部存储单元与控制单元之间还连接有外部数据线,所述检测专用内部存储单元与控制单元之间还连接有接口数据线;
所述外部检测器件进一步包括外部同步处理单元,通过外部验证信号线连接于外部变换处理单元和检测专用外部存储单元之间,用于对验证信号按检测专用外部存储单元的数据存储格式进行处理;
所述内部检测器件进一步包含内部同步处理单元,通过接口待检测信号线连接于内部变换处理单元和检测专用内部存储单元之间,用于对检测信号按检测专用内部存储单元的数据存储格式进行处理。
10、如权利要求1至6任一项所述的芯片检测装置,其特征在于,所述检测专用内部存储单元是可读可写寄存器或可读可写存储器。
11、如权利要求4或6所述的芯片检测装置,其特征在于,所述检测专用外部存储单元是可读可写寄存器或可读可写存储器。
12、如权利要求8或9所述的芯片检测装置,其特征在于,所述检测专用外部存储单元是可读可写寄存器或可读可写存储器或可读寄存器或可读存储器;所述检测专用内部存储单元是可读可写寄存器或可读可写存储器或可读寄存器或可读存储器。
13、一种芯片接口检测方法,其特征在于,该方法包括下述步骤:
A、控制单元通过接口待检测信号线向检测专用内部存储单元发送检测信号,并通过外部验证信号线向外部存储模块发送与检测信号相同的验证信号;
B、控制单元比较从检测专用内部存储单元读出的检测信号和从外部存储模块读出的验证信号是否相同,如果相同,则确认接口待检测信号线正确,否则,确认接口待检测信号线不正确。
14、如权利要求13所述的芯片检测方法,其特征在于,步骤A中进一步包括:控制单元将经过相同变换处理后的检测信号和验证信号分别发送至检测专用内部存储单元和外部存储模块。
15、如权利要求13所述的芯片检测方法,其特征在于,所述接口待检测信号线为接口地址线,所述外部验证信号线为外部地址线,
步骤A中进一步包括:控制单元将经过数据存储格式处理后的检测信号和验证信号分别发送至检测专用内部存储单元和外部存储模块。
16、如权利要求13所述的芯片检测方法,其特征在于,所述接口待检测信号线为接口地址线,所述外部验证信号线为外部地址线,
步骤A中进一步包括:控制单元将经过相同变换处理、数据存储格式处理后的检测信号和验证信号分别发送至检测专用内部存储单元和外部存储模块。
17、如权利要求14或16所述的芯片检测方法,其特征在于,所述的变换处理为:按字节取反或每隔一个字节取反或奇偶校验或相邻字节进行异或或以上四种方式的任意组合。
18、如权利要求13所述的芯片检测方法,其特征在于,所述接口待检测信号线为接口数据线,所述外部验证信号线为外部数据线;或者所述接口待检测信号线为接口地址线,所述外部验证信号线为外部地址线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100800173A CN100361092C (zh) | 2005-06-24 | 2005-06-24 | 一种芯片接口检测装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100800173A CN100361092C (zh) | 2005-06-24 | 2005-06-24 | 一种芯片接口检测装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1885271A CN1885271A (zh) | 2006-12-27 |
CN100361092C true CN100361092C (zh) | 2008-01-09 |
Family
ID=37583430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100800173A Expired - Fee Related CN100361092C (zh) | 2005-06-24 | 2005-06-24 | 一种芯片接口检测装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100361092C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102436412A (zh) * | 2010-08-05 | 2012-05-02 | 飞思卡尔半导体公司 | 具有外围设备配置信息错误检测的数据处理系统 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102567150A (zh) * | 2010-12-15 | 2012-07-11 | 鸿富锦精密工业(深圳)有限公司 | 主板接口测试装置 |
CN102520710B (zh) * | 2011-11-28 | 2014-05-28 | 曙光信息产业(北京)有限公司 | 一种fpga控制设备的检测装置和方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09237230A (ja) * | 1996-03-01 | 1997-09-09 | Yazaki Corp | メモリ制御装置及び状態検査方法 |
CN1294304A (zh) * | 1999-10-25 | 2001-05-09 | 英业达集团(西安)电子技术有限公司 | 检测静态随机存储器的方法 |
JP2001243121A (ja) * | 2000-02-28 | 2001-09-07 | Hitachi Ltd | メモリを搭載したボードにおける回路の不良発見方法 |
CN1315732A (zh) * | 2000-03-30 | 2001-10-03 | 华为技术有限公司 | 随机存储器的自动检测方法及其检测电路 |
CN1427420A (zh) * | 2001-12-20 | 2003-07-02 | 华为技术有限公司 | Ram高速测试控制电路及其测试方法 |
CN1479207A (zh) * | 2002-08-29 | 2004-03-03 | 深圳市中兴通讯股份有限公司 | 内存检测方法 |
CN1595367A (zh) * | 2004-07-06 | 2005-03-16 | 天津百维软件科技有限公司 | 一种检测PC Card接口数据线和地址线的方法 |
-
2005
- 2005-06-24 CN CNB2005100800173A patent/CN100361092C/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09237230A (ja) * | 1996-03-01 | 1997-09-09 | Yazaki Corp | メモリ制御装置及び状態検査方法 |
CN1294304A (zh) * | 1999-10-25 | 2001-05-09 | 英业达集团(西安)电子技术有限公司 | 检测静态随机存储器的方法 |
JP2001243121A (ja) * | 2000-02-28 | 2001-09-07 | Hitachi Ltd | メモリを搭載したボードにおける回路の不良発見方法 |
CN1315732A (zh) * | 2000-03-30 | 2001-10-03 | 华为技术有限公司 | 随机存储器的自动检测方法及其检测电路 |
CN1427420A (zh) * | 2001-12-20 | 2003-07-02 | 华为技术有限公司 | Ram高速测试控制电路及其测试方法 |
CN1479207A (zh) * | 2002-08-29 | 2004-03-03 | 深圳市中兴通讯股份有限公司 | 内存检测方法 |
CN1595367A (zh) * | 2004-07-06 | 2005-03-16 | 天津百维软件科技有限公司 | 一种检测PC Card接口数据线和地址线的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102436412A (zh) * | 2010-08-05 | 2012-05-02 | 飞思卡尔半导体公司 | 具有外围设备配置信息错误检测的数据处理系统 |
CN102436412B (zh) * | 2010-08-05 | 2016-08-24 | 飞思卡尔半导体公司 | 具有外围设备配置信息错误检测的数据处理系统 |
Also Published As
Publication number | Publication date |
---|---|
CN1885271A (zh) | 2006-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103390422B (zh) | 具有多个温度传感器的动态随机存取存储器及其控制方法 | |
CN101499323B (zh) | 存储模块 | |
CN102467975B (zh) | 数据错误检查方法、数据传输方法和半导体存储装置 | |
CN102339647A (zh) | 一种检错/纠错校验模块的检测方法及装置 | |
CN101013602A (zh) | 半导体存储装置 | |
CN104008780A (zh) | 存储单元的修复方法和装置 | |
CN105446837B (zh) | 检测iic接口器件是否连接的方法、装置以及系统 | |
CN101901170A (zh) | 数据处理装置和用于误差检测与误差校正的方法 | |
CN100361092C (zh) | 一种芯片接口检测装置及方法 | |
CN101227263A (zh) | 一种在线故障检测系统、装置及方法 | |
CN101923494B (zh) | 一种存储器控制器验证系统、方法及记分板 | |
CN102339648B (zh) | 一种检错/纠错校验模块的检测方法及装置 | |
CN104750633A (zh) | Fpga设备访问验证装置及方法 | |
CN103257905B (zh) | 一种嵌入式计算机系统内存数据校验电路及方法 | |
CN101853198B (zh) | 地址总线的检测方法、设备和系统 | |
US20110041030A1 (en) | Storage of data and signature formed from data and address in a memory | |
CN105573947B (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
CN101625651B (zh) | 数据线检测方法/装置、地址线检测方法/装置 | |
CN101655994B (zh) | 一种多路韦根信号输入方法和装置 | |
CN102591762B (zh) | 一种自诊断plc存储芯片的方法、自诊断plc | |
US6505321B1 (en) | Fault tolerant parity generation | |
JP6291337B2 (ja) | データ収集システムおよびデータ収集方法 | |
CN102750230A (zh) | 一种通用串行总线存储设备的访问控制系统及方法 | |
CN106571914B (zh) | 一种基于otp器件的密钥管理装置 | |
CN103984614A (zh) | 一种监控方法及监控装置、电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080109 Termination date: 20170624 |