CN1294304A - 检测静态随机存储器的方法 - Google Patents

检测静态随机存储器的方法 Download PDF

Info

Publication number
CN1294304A
CN1294304A CN 99123158 CN99123158A CN1294304A CN 1294304 A CN1294304 A CN 1294304A CN 99123158 CN99123158 CN 99123158 CN 99123158 A CN99123158 A CN 99123158A CN 1294304 A CN1294304 A CN 1294304A
Authority
CN
China
Prior art keywords
data
address
variable
static ram
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 99123158
Other languages
English (en)
Inventor
陈淮琰
文泾涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ELECTRONIC TECHNOLOGY CO Ltd (XIAN) OF YINGYEDA GROUP
Original Assignee
ELECTRONIC TECHNOLOGY CO Ltd (XIAN) OF YINGYEDA GROUP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ELECTRONIC TECHNOLOGY CO Ltd (XIAN) OF YINGYEDA GROUP filed Critical ELECTRONIC TECHNOLOGY CO Ltd (XIAN) OF YINGYEDA GROUP
Priority to CN 99123158 priority Critical patent/CN1294304A/zh
Publication of CN1294304A publication Critical patent/CN1294304A/zh
Pending legal-status Critical Current

Links

Images

Abstract

一种检测静态随机存储器的方法,其主要针对静态随机存储器(SRAM)电子线路开路的不确定性及短路的不良特性,以测试相关联的地址单元数据的方法,来检测静态随机存储器(SRAM)的电子线路(主要是地址线和数据线)是否有开路或短路的情形,且根据检测结果的指示,可得知该静态随机存储器(SRAM)发生故障的原因。

Description

检测静态随机存储器的方法
本发明涉及一种检测静态随机存储器的方法，特别是涉及一种以测试相关的地址单元数据，来重复检测电子线路是否有开路或短路情形，从而得知静态随机存储器(SRAM)电子线路是否出故障的方法。
所谓静态随机存储器(Static Random Access Memory，以下简称SRAM)是一种广泛用于个人数字助理(Personal Digital Assistant，简称PDA)、个人电脑(Personal Computer，简称PC)等电子产品的存储装置。由于静态随机存储器(SRAM)中存储数据，对与其配合的相关电子产品极为重要，所以，一般相关领域对静态随机存储器(SRAM)读写是否正确要求非常严格，用静态随机存储器(SRAM)检测，已成为与之配合的相关电子产品在出货前的重要程序。
一般而言：导致静态随机存储器(SRAM)读写错误的原因在于，静态随机存储器(SRAM)焊接不好，导致静态随机存储器(SRAM)信号线(主要是地址线和数据线)短路、开路(断路)，其中，短路是指接通了本来不应该相联的信号线，开路是指原本应该接通的信号线未能接通。现有的检测静态随机存储器(SRAM)方法，在检测时，主要是按地址单元逐一写入、读出测试数据，再通过读出数据与写入数据比较确定测试结果后，由结果判定静态随机存储器(SRAM)是否读出、写入正确，然而上述检测方法却有以下几个重大缺点：
1．无法检测出静态随机存储器(SRAM)因地址线短路，所引发的读、写错误。
2．无法可靠地检测出地址线开路和数据线的故障。
3．无法明确指示静态随机存储器(SRAM)故障原因，不利于排除故障。
用上述检测方法测试32K字节静态随机存储器(SRAM)为例，32KB静态随机存储器(SRAM)共有地址线15根(记为A0-A14)，若地址线A0与地线短路，测试时，无论将A0设为0(即为低电位电路)或1(即为高电位电路)，实际上该A0皆为0，即对所有地址为XXXXXXXXXXXXXX1进行操作时，者会落到地址为XXXXXXXXXXXXXX0的单元，因此可知，虽写入的地址单元已经错误，但通过上述的测试方法，所得到的写入、读出的结果仍然正确，由此而知，上述现有的检测方法显然对同类地址线短路问题无能为力。
鉴于上述现有的应用软件在安装时所存在的一些缺陷，本发明提供一种检测静态随机存储器的方法。
本发明的目的在于提供一种检测静态随机存储器的方法，其主要是在测试时，针对电子线路开路的不确定性和短路不良的特性下，全面地逐一检测相关静态随机存储器(SRAM)数据，能可靠地检测出静态随机存储器(SRAM)的数据线、地址线开路、短路是否有故障。
本发明的另一目的在于提供一种检测静态随机存储器的方法，其是一种可根据检测结果，得知静态随机存储器(SRAM)发生不故障的方法。
本发明的目的是这样实现的，即提供一种检测静态随机存储器的方法，其主要是针对静态随机存储器(SRAM)的信号线(主要是地址线和数据线)开路和短路所作的全面性的检测方法，其步骤包括：(1)先检测待测静态随机存储器(SRAM)中除地址线、数据线外的其他信号线，其包括电源线、地线、选通线、读信号、写信号，因如该各信号线有故障，则无法测试地址线和数据线，也无法继续进行测试；(2)如待测静态随机存储器(SRAM)中经检测后，除地址线、数据线外的其他信号线，并未有故障的情形时，则以重复测试特定地址单元数据的检测方法，并以最大限度，来检测该待测静态随机存储器(SRAM)的数据线是否有开、短路的情形；(3)如果经检测后，该待测静态随机存储器(SRAM)的数据线开、短路未有故障的情形时，则继续针对其短路状况，采用同时测试相关地址单元数据的检测方法，以判定地址线是否有短路的情形；(4)最后，如果经检测后，该待测静态随机存储器(SRAM)的地址线也未有短路的情形时，即针对其开路状况，采用重复测试特定地址单元的检测方法，以最大限度继续检测出其地址线是否有开路的情形；通过上述步骤的执行，能可靠地检测出静态随机存储器(SRAM)的次品，且将故障状况确切具体显示出来，进而提高了静态随机存储器(SRAM)检测时的除错效率。
下面结合附图，详细说明本发明的实施例，其中：
图1为本发明检测数据线是否有短路的流程图；
图2为本发明检测数据线是否有开路的流程图；
图3为本发明检测地址线是否有短路的流程图；
图4为本发明检测地址线是否有开路的流程图。
本发明为一种检测静态随机存储器的方法，其是一种针对电子线路开路的不确定性及短路的特性，重复测试检测静态随机存储器(SRAM)所有电子线路，如此，即可检测出静态随机存储器(SRAM)电子线路(主要是地址线和数据线)是否有故障，且可根据检测结果的指示，得知静态随机存储器(SRAM)发生故障的原因的方法。
请参照图1所示，先检测待测静态随机存储器(SRAM)中除地址线、数据线外的其他信号线(包括电源线、地线、选通线、读信号、写信号)，因如各信号线有故障的情形发生，则无法测试地址线和数据线，也无法继续进行测试。
再者，当待测静态随机存储器(SRAM)中经检测后，除地址线、数据线外的其他信号线，并未有故障的情形时，则以重复测试特定地址单元数据的检测方法，并以最大限度，来检测该待测静态随机存储器(SRAM)的数据线是否有开、短路的情形。
如果经检测后，该待测静态随机存储器(SRAM)的数据线开、短路未有故障发生时，则继续针对其短路状况，采用同时测试相关地址单元数据的检测方法，以判定地址线是否有短路的情形。
最后，如果经检测后，该待测静态随机存储器(SRAM)的地址线也未有短路的情形时，即针对其开路状况，采用重复测试特定地址单元的检测方法，以最大限度继续检测出其地址线是否有开路的情形。
如此，不但可得知发生故障的原因，且故障的静态随机存储器(SRAM)可被确实检测出来，进而提高检测正确的比率，且只要任一线路被检测出有故障时，即不再继续进行下一步测试，进而可大大地节省测试时间。
再者，当检测模块在进行检测待测静态随机存储器(SRAM)的数据线及地址线是否有开、短路时，先将所设定变量表与地址线及数据线相对应数值(如附表1至表4所示)，及有关地址、数据线发生开、短路时的对照表(如附表5至表8所示)等数据，预先储存在检测模块中，再依序进行相关测试。
首先，请参照图1所示，当检测模块在检测待测静态随机存储器(SRAM)的数据线是否有短路时，其步骤包含：
(1)首先，将待测静态随机存储器(SRAM)中所有的数据清除后，并予以归零，再由原先储存于检测模块中所预设的数据库中任取一变量(a)，在本实施例为1(如表3所示)，再任取一地址，设定为指定的地址，于本实施例为数值0001的地址(该数值以十六进制表示为0000000000000001，如表1所示)。
(2)再将与该变量(a)相对应的数据数值(D(a))，由表3查得)写入该指定的地址中，再由该文件指定地址读出数据(D(xx))，并由该指定地址读出数据后，将读出的数据(D(xx))与原先写入的数值(D(a))加以比较，其比较方法是将读出数据(8比特数据)与原先写入值(8比特数据)进行异或运算，而得另一8比特的数据(D(ss))，其式子如下：
D(a)=D(1)=01(00000001)
D(xx)=01(00000001)
D(ss)=00(00000000)
如果该数据(D(ss))不为00，表示两者不同，即表示数据线有短路的情形，将结果与表5加以对照，即可知那些数据线发生短路，并将其显示出来，同时，停止继续测试的动作。
(3)如结果(D(ss))为00，表示D(a)所表示的数据线没有短路的情形，则继续判断所取的变量是否小于设定值，于本实施例为8，如果这样，则将该变量值加1(a=a+1)，并回到第(2)步骤，并重复执行第(2)至第(3)的步骤，直到该变量值等于设定值，才继续进行有关数据线开路的测试。
再者，请参照图2所示，当本发明完成数据线短路的检测，而要进行数据线开路的测试时，其步骤包括有：
(1)首先，将待测静态随机存储器(SRAM)中所有的数据清除后，并予以归零，再设定待测静态随机存储器(SRAM)中其中一地址为指定地址(于本实施例为0001)。
(2)再任取一数据(D(xx))，将表示该数据的数值(于本实施例为D(55)，以01010101表示，如表2所示)写入指定地址中，并由该地址读出数据(D(yy))，将读出的数据与原先写入的数值加以比较后；以异或的方式比较，得一数值(D(pp))；再判断是否已达到所设定的循环次数，在本实施例设定的循环为1000次，如未到设定的次数，即再判断比较的结果(D(pp))是否等于00，如不等于00，则将结果与表6加以对照，即可得知那些数据线发生开路，并将其显示出来，同时，停止测试的动作。
(3)如判断比较的结果(D(pp))，等于00时，则将原先设定的循环次数减1(loop=loop-1)，再取另一个数据值与原先所取的数据值为互补交错，于本实施例为D(aa)(该D(aa)为10101010，在二进制码为D(55)的补码)，同时取代原先所取的数据后，再将表示该数据的数值(D(aa))写入指定地址中，并由该地址读出数据(D(yy))，将读出的数据与原先写入的数值以异或的方式比较，得一数值(D(pp))；再判断是否已达到所设定的循环次数，于本实施例设定的循环为1000次，如未到设定的次数，即再判断比较的结果(D(pp))是否等于00，如不等于00，则将结果(D(pp))与表6加以对照，即可得知那些数据线发生开路，并将其显示出来，同时，停止继续测试的动作。
(4)如判断比较的结果，(D(pp))等于00时，则将原先设定的循环次数减1(loop=loop-1)，并重复第(2)(3)的步骤，直到设定的循环执行完毕后，再继续进行地址线短路的测试。
请参照图3所示，当本发明完成数据线开路的检测，而要进行地址线短路的测试时，其步骤包括有：
(1)首先，将待测静态随机存储器(SRAM)中所有的数据清除后，并予以归零，再由原先储存于检测模块中所预设定的数据库中(如表4)任取一变量(a)，于本实施例为从1开始。
(2)再任取一数据值，并将该数值(于本实施例为D(55)，由表2查得，)写入地址变量中((A(a))，如表4所示)。
(3)再由数据库(如表4)中另取一变量(b)，在本实施例为从1开始，再由所取两地址变量(A(a)、A(b))所对应的地址数值(由表4查得)进行或运算后，得到一地址(Add(xxxx)，如表1所示)。
(4)再由该地址读出数据(D(yy))后，判断所读出的数据是否等于00，如等于00，表示地址线尚未发生短路现象，则继续判断第(3)步骤所取的变量(b)是否为设定值，于本实施例为15，如不是，则将该变量值加1(b=b+1)，并重复第(3)步骤，直至该变量(b)的数值等于设定值为止。
(5)当第(3)步骤所取的变量(b)至设定值时，则继续判断第(1)步骤所取的变量(a)是否为设定值，在本实施例为15，如不是，则将D(00)写入该变量相对应的地址中，再将该变量值加1(a=a+1)并重复第(2)(3)步骤，直至该变量(a)至设定值后，即继续进行地址线开路的检测。
(6)如判断由该地址所读出的数据(D(yy)不等于00，则再判断表示该地址的数值是否等于所取变量(a)相对应的地址数值(可由表1、4查得)，如等于，则回到第(4)步骤，如不等于，则将地址(Add(xxxx))与地址变量(A(a))采用异或比较，并将所得的结果(A(ssss))，与表7加以对照，再将对照的结果显示出来，即可得知那些地址发生短路，同时，停止测试动作。
此外，请参照图4所示，当本发明完成地址线短路的检测，而要进行地址线开路的测试时，其步骤包括有：
(1)首先，将待测静态随机存储器(SRAM)中所有的数据清除后，并予以归零，再由原先储存于检测模块中所预设的数据库(如表4)中的任取一变量(a)，在本实施例为从1开始。
(2)再任取一数据(D(xx))，并将表示该数据的数值(于本实施例为(D(55))写入该地址变量(A(a))相对应的地址中，并由该地址中读出数据(D(yy))，将读出的数据(D(yy))与原先写入的数值(D(xx))加以比较，若读出的数据(D(xx))不等于原先写入的数值(D(yy))，此时地址变量(A(a))的地址值代入表8所示的地址中(A(pppp))，即可得知那些地址线发生开路，并将其显示出来，同时，停止继续测试的动作。
(3)如判断比较的结果，D(xx)等于D(yy)，则将原先设定的循环次数减1(loop=loop-1)，再取另一个数据，该数据的数值与原先所取的数据的数值为互补交错，于本实施例为D(aa)，同时取代原先所取的数值后，再重复第(2)步骤的动作，直至到达所设定的循环次数，在本实施例中设定的循环为1000次。
(4)再判断所取的变量是否已达到设定值，如不是，则将D(00)写入地址变量中，再将该变量加1(a=a+1)，同时，重复第(2)(3)步骤，直至变量为设定值，即结束测试。
如此，执行上述测试，即能可靠地检测出静态随机存储器(SRAM)的次品，且将故障状况确切具体显示出来，进而提高了静态随机存储器(SRAM)检测时的除错效率。
综上所述，本发明的检测静态随机存储器的方法，不但可改进现有技术的各种缺点，且在使用上能增进功效，适合实用。
             a  a  a  a     a  a  a  a     a  a  a  a     a   a   a   aAdd             15 14 13 12    11 10 9  8     7  6  5  4     3   2   1   0(xxxx)    =0000  0  0  0  0     0  0  0  0     0  0  0  0     0   0   0   0
      =0001  0  0  0  0     0  0  0  0     0  0  0  0     0   0   0   1
      =0002  0  0  0  0     0  0  0  0     0  0  0  0     0   0   1   0
      =0003  0  0  0  0     0  0  0  0     0  0  0  0     0   0   1   1
      =0004  0  0  0  0     0  0  0  0     0  0  0  0     0   1   0   0
       ∶       ∶
      =0008  0  0  0  0     0  0  0  0     0  0  0  0     1   0   0   0
       ∶       ∶
      =0010  0  0  0  0     0  0  0  0     0  0  0  1     0   0   0   0
       ∶       ∶
      =0020  0  0  0  0     0  0  0  0     0  0  1  0     0   0   0   0
       ∶       ∶
      =0040  0  0  0  0     0  0  0  0     0  1  0  0     0   0   0   0
       ∶       ∶
      =0080  0  0  0  0     0  0  0  0     1  0  0  0     0   0   0   0
       ∶       ∶
      =0100  0  0  0  0     0  0  0  1     0  0  0  0     0   0   0   0
       ∶       ∶
      =0200  0  0  0  0     0  0  1  0     0  0  0  0     0   0   0   0
       ∶       ∶
      =0400  0  0  0  0     0  1  0  0     0  0  0  0     0   0   0   0
       ∶       ∶
      =0800  0  0  0  0     1  0  0  0     0  0  0  0     0   0   0   0
       ∶       ∶
      =1000  0  0  0  1     0  0  0  0     0  0  0  0     0   0   0   0
       ∶       ∶
      =2000  0  0  1  0     0  0  0  0     0  0  0  0     0   0   0   0
       ∶       ∶
      =4000  0  1  0  0     0  0  0  0     0  0  0  0     0   0   0   0
       ∶       ∶
      =FFFF  1  1  1  1     1  1  1  1     1  1  1  1     1   1   1   1表1(16进制)
                d7 d6 d5 d4    d3 d2 d1 d0D (xx) ／     00     0  0  0  0     0  0  0  0(yy)=      01     0  0  0  0     0  0  0  1
          02     0  0  0  0     0  0  1  0
          03     0  0  0  0     0  0  1  1
          04     0  0  0  0     0  1  0  0
          ∶
          08     0  0  0  0     1  0  0  0
          ∶
          10     0  0  0  1     0  0  0  0
          ∶
          20     0  0  1  0     0  0  0  0
          ∶
          40     0  1  0  0     0  0  0  0
          ∶
          55     0  1  0  1     0  1  0  1
          ∶
          80     1  0  0  0     0  0  0  0
          ∶
          AA     1  0  1  0     1  0  1  0
          ∶
          FF     1  1  1  1     1  1  1  1表2
D(a)         d7  d6  d5 d4       d3  d2  d1 D0
0=     00    0   0   0   0       0   0   0   0
1=     01    0   0   0   0       0   0   0   1
2=     02    0   0   0   0       0   0   1   0
3=     04    0   0   0   0       0   1   0   0
4=     08    0   0   0   0       1   0   0   0
5=     10    0   0   0   1       0   0   0   0
6=     20    0   0   1   0       0   0   0   0
7=     40    0   1   0   0       0   0   0   0
8=     80    1   0   0   0       0   0   0   0表3
           a  a  a   a      a   a   a   a      a  a  a  a     a  a  a  aA(a)(b)        15 14 13 12     11  10   9   8      7  6  5  4     3  2  1  00    =0000  0  0  0   0      0   0   0   0      0  0  0  0     0  0  0  01    =0001  0  0  0   0      0   0   0   0      0  0  0  0     0  0  0  12    =0002  0  0  0   0      0   0   0   0      0  0  0  0     0  0  1  03    =0004  0  0  0   0      0   0   0   0      0  0  0  0     0  1  0  04    =0008  0  0  0   0      0   0   0   0      0  0  0  0     1  0  0  05    =0010  0  0  0   0      0   0   0   0      0  0  0  1     0  0  0  06    =0020  0  0  0   0      0   0   0   0      0  0  1  0     0  0  0  07    =0040  0  0  0   0      0   0   0   0      0  1  0  0     0  0  0  08    =0080  0  0  0   0      0   0   0   0      1  0  0  0     0  0  0  09    =0100  0  0  0   0      0   0   0   1      0  0  0  0     0  0  0  010    =0200  0  0  0   0      0   0   1   0      0  0  0  0     0  0  0  011    =0400  0  0  0   0      0   1   0   0      0  0  0  0     0  0  0  012    =0800  0  0  0   0      1   0   0   0      0  0  0  0     0  0  0  013    =1000  0  0  0   1      0   0   0   0      0  0  0  0     0  0  0  014    =2000  0  0  1   0      0   0   0   0      0  0  0  0     0  0  0  015    =4000  0  1  0   0      0   0   0   0      0  0  0  0     0  0  0  0表4
             d7  d6 d5  d4     d3  d2  d1  d0D(ss)=      00    0   0   0  0      0   0   0   0                   OK
        01    0   0   0  0      0   0   0   1            d0&d1 or d0&d7 短路
        02    0   0   0  0      0   0   1   0            d1&d0 or d1&d2 短路
        04    0   0   0  0      0   1   0   0            d2&d1 or d2&d3 短路
        08    0   0   0  0      1   0   0   0            d3&d2 or d3&d4 短路
        10    0   0   0  1      0   0   0   0            d4&d3 or d4&d5 短路
        20    0   0   1  0      0   0   0   0            d5&d4 or d5&d6 短路
        40    0   1   0  0      0   0   0   0            d6&d5 or d6&d7 短路
        80    1   0   0  0      0   0   0   0            d7&d6 or d7&d0 短路
        ∶         ∶                ∶                           ∶
        ∶         ∶                ∶                           ∶表5
                 d7     d6    d5     d4              d3    d2      d1    d0D(pp)=      00        0      0     0      0              0      0      0      0                        OK
        01        0      0     0      0              0      0      0      1                     d0 开路
        02        0      0     0      0              0      0      1      0                     d1 开路
        04        0      0     0      0              0      1      0      0                     d2 开路
        08        0      0     0      0              1      0      0      0                     d3 开路
        10        0      0     0      1              0      0      0      0                     d4 开路
        20        0      0     1      0              0      0      0      0                     d5 开路
        40        0      1     0      0              0      0      0      0                     d6 开路
        80        1      0     0      0              0      0      0      0                     d7 开路
        ∶                 ∶                                  ∶                                 ∶
        ∶                 ∶                                  ∶                                 ∶表6Add(ssss)=   0000 0 0 0 0   0 0 0 0     0 0 0 0  0 0 0 0              OK
      0001 0 0 0 0   0 0 0 0     0 0 0 0  0 0 0 1       a0&a1ora0&a14短路
      0002 0 0 0 0   0 0 0 0     0 0 0 0  0 0 1 0       a1&a0ora1&a2 短路
      0004 0 0 0 0   0 0 0 0     0 0 0 0  0 1 0 0       a2&a1ora2&a3 短路
      0008 0 0 0 0   0 0 0 0     0 0 0 0  1 0 0 0       a3&a2ora3&a4 短路
      0010 0 0 0 0   0 0 0 0     0 0 0 1  0 0 0 0       a4&a3ora4&a5 短路
      0020 0 0 0 0   0 0 0 0     0 0 1 0  0 0 0 0       a5&a4ora5&a6 短路
      0040 0 0 0 0   0 0 0 0     0 1 0 0  0 0 0 0       a6&a5ora6&a7 短路
      0080 0 0 0 0   0 0 0 0     1 0 0 0  0 0 0 0       a7&a6ora7&a8 短路
      0100 0 0 0 0   0 0 0 1     0 0 0 0  0 0 0 0       a8&a7ora8&a9 短路
      0200 0 0 0 0   0 0 1 0     0 0 0 0  0 0 0 0      a9&a8ora9&a10 短路
      0400 0 0 0 0   0 1 0 0     0 0 0 0  0 0 0 0     a10&a9ora10&a11短路
      0800 0 0 0 0   1 0 0 0     0 0 0 0  0 0 0 0    a11&a10ora11&a12短路
      1000 0 0 0 1   0 0 0 0     0 0 0 0  0 0 0 0    a12&a11ora12&a13短路
      2000 0 0 1 0   0 0 0 0     0 0 0 0  0 0 0 0    a13&a12ora13&a14短路
      4000 0 1 0 0   0 0 0 0     0 0 0 0  0 0 0 0    a14&a13ora14&a0 短路
       ∶     ∶       ∶           ∶       ∶               ∶
       ∶     ∶       ∶           ∶       ∶               ∶表7Add(pppp)=    0000 0 0 0 0  0 0 0 0  0 0 0 0  0 0 0 0        OK
       0001 0 0 0 0  0 0 0 0  0 0 0 0  0 0 0 1       a0 开路
       0002 0 0 0 0  0 0 0 0  0 0 0 0  0 0 1 0       a1 开路
       0004 0 0 0 0  0 0 0 0  0 0 0 0  0 1 0 0       a2 开路
       0008 0 0 0 0  0 0 0 0  0 0 0 0  1 0 0 0       a3 开路
       0010 0 0 0 0  0 0 0 0  0 0 0 1  0 0 0 0       a4 开路
       0020 0 0 0 0  0 0 0 0  0 0 1 0  0 0 0 0       a5 开路
       0040 0 0 0 0  0 0 0 0  0 1 0 0  0 0 0 0       a6 开路
       0080 0 0 0 0  0 0 0 0  1 0 0 0  0 0 0 0       a7 开路
       0100 0 0 0 0  0 0 0 1  0 0 0 0  0 0 0 0       a8 开路
       0200 0 0 0 0  0 0 1 0  0 0 0 0  0 0 0 0       a9 开路
       0400 0 0 0 0  0 1 0 0  0 0 0 0  0 0 0 0       a10开路
       0800 0 0 0 0  1 0 0 0  0 0 0 0  0 0 0 0       a11开路
       1000 0 0 0 1  0 0 0 0  0 0 0 0  0 0 0 0       a12开路
       2000 0 0 1 0  0 0 0 0  0 0 0 0  0 0 0 0       a13开路
       4000 0 1 0 0  0 0 0 0  0 0 0 0  0 0 0 0       a14开路
        ∶     ∶       ∶       ∶       ∶           ∶
        ∶     ∶       ∶       ∶       ∶           ∶表8

Claims (5)

1．一种检测静态随机存储器的方法，其主要是针对静态随机存储器(SRAM)的信号线(主要是地址线和数据线)开路和短路所作的全面性的检测方法，其步骤包括：
(1)先检测待测静态随机存储器(SRAM)中除地址线、数据线外的其他信号线，其包括电源线、地线、选通线、读信号、写信号；
(2)如果待测静态随机存储器(SRAM)中经检测后，除地址线、数据线外的其他信号线，并未有故障时，则以重复测试特定地址单元数据的检测方法，并以最大限度，来检测该待测静态随机存储器(SRAM)的数据线是否有开、短路的情形；
(3)如果经检测后，该待测静态随机存储器(SRAM)的数据线开、短路未有故障的情形时，则继续针对其短路状况，采用同时测试相关地址单元数据的检测方法，以判定地址线是否有短路的情形；
(4)最后，如果经检测后，该待测静态随机存储器(SRAM)的地址线也未有短路的情形时，即针对其开路状况，采用重复测试特定地址单元的检测方法，以最大限度继续检测出其地址线是否有开路的情形。
2．如权利要求1所述的检测静态随机存储器的方法，其检测数据线短路的步骤包括：
(1)首先，将待测静态随机存储器(SRAM)中所有的数据清除后，并予以归零，再由原先储存于检测模块中所预设的数据库中任取一变量，再任取一地址设定为指定的地址；
(2)再将与该变量相对应的数据数值写入该指定的地址中，再由该指定地址读出数据，并由该指定地址读出数据后，将读出的数据与原先写入的数值加以比较，其比较方法是将读出数据与原先写入值来进行异或比较，若结果不为00，表示数据线有短路现象，即停止继续测试的动作；
(3)如结果为00，表示数据线未发现短路现象，则继续判断所取的变量是否小于设定值，如是，则将该变量值加1，并回到第(2)步骤，并重复执行第(2)至第(3)步骤，直到变量值等于设定值，才继续进行有关数据线开路的测试。
3．如权利要求1所述的检测静态随机存储器的方法，其检测数据线开路的步骤包括：
(1)首先，将待测静态随机存储器(SRAM)中所有的数据清除后，并予以归零，再设定待测静态随机存储器(SRAM)中其中一地址为指定地址；
(2)再任取一数据，将表示该数据的数值写入指定地址中，并由该地址读出数据，将读出的数据与原先写入的数值加以比较后；以异或的方式比较，再判断是否已达到所设定的循环次数，如未到设定的次数，即再判断比较的结果是否等于00，如不等于00，即将其结果显示出来，同时，停止测试动作；
(3)如判断比较的结果，等于00时，则将原先设定的循环次数减1，再取另一个数据值与原先所取数据值为互补交错，取代原先所取的数据值后，再将表示该数据的数值写入指定地址中，并由该地址读出数据，将读出的数据与原先写入的数值以异或的方式比较，再判断是否已达到所设定的循环次数，如未到设定的次数，即再判断比较的结果是否等于00，如不等于00，则将结果显示出来，同时，停止测试的动作；
(4)如判断比较的结果，等于00时，则将原先设定的循环次数减1，并重复第(2)(3)的步骤，直到设定的循环执行完毕后，再继续下一个测试动作。
4．如权利要求1所述的检测静态随机存储器的方法，其检测地址线短路的方法包括：
(1)首先，将待测静态随机存储器(SRAM)中所有的数据清除后，并予以归零，再由原先储存于检测模块中所预设定的数据库中任取一变量(a)；
(2)再任取一数据，并将表示该数据的数值写入第(1)步骤所取的变量中所对应地址中；
(3)再由数据库中另取一变量(b)，并由所取得的两变量所对应的数值进行或运算后，得到一地址；
(4)再由该地址读出数据后，判断所读出的数据是否等于00，如等于00，表示地址线尚未发生短路现象，则继续判断第(3)步骤所取的变量(b)是否为设定值，如不是，则将该变量值(b)加1，并重复第(3)步骤，直至该变量(b)的数值等于设定值为止；
(5)当第(3)步骤所取的变量(b)至设定值时，则继续判断第(1)步骤所取的变量(a)是否为设定值，如不是，则将该变量值(a)加1，同时将D(00)写入该变量相对应的地址中，并重复第(2)(3)步骤，直至该变量(a)至设定值后，即继续进行下一个检测动作；
(6)如判断由该地址所读出的数据不等于00，则再判断表示该地址的数值是否等于所取变量(a)相对应的地址数值，如等于，则回到第(4)步骤，如不等于，则将该地址与变量相对的地址采取异或比较，并将所得的结果显示出来，即可得知那些地址发生短路，同时，停止测试动作。
5．如权利要求1所述的检测静态随机存储器的方法，其检测地址线开路的方法包括：
(1)首先，将待测静态随机存储器(SRAM)中所有的数据清除后，并予以归零，再由原先储存于检测模块中所预设的数据库中的任取一变量；
(2)再任取一数据，并将表示该数据的数值写入该变量相对应的地址中，并由该地址中读出数据，将读出的数据与原先写入的数值加以比较，若不相等，即可得知那些地址线发生开路，并将其显示出来，同时，停止继续测试动作；
(3)如判断比较的结果相等时，则将原先设定的循环次数减1，再取另一个数据，该数据线的数值与原先所取的数据数值为互补交错，同时取代原先所取的数值后，再重复第(2)步骤动作，直至到达所设定的循环次数；
(4)再判断所取的变量是否已到设定值，如不是，则将D(00)写入变量中，再将该变量加1，同时，重复第(2)(3)步骤，直至变量为设定值，即结束测试。
CN 99123158 1999-10-25 1999-10-25 检测静态随机存储器的方法 Pending CN1294304A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 99123158 CN1294304A (zh) 1999-10-25 1999-10-25 检测静态随机存储器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 99123158 CN1294304A (zh) 1999-10-25 1999-10-25 检测静态随机存储器的方法

Publications (1)

Publication Number Publication Date
CN1294304A true CN1294304A (zh) 2001-05-09

Family

ID=5282812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 99123158 Pending CN1294304A (zh) 1999-10-25 1999-10-25 检测静态随机存储器的方法

Country Status (1)

Country Link
CN (1) CN1294304A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100361092C (zh) * 2005-06-24 2008-01-09 华为技术有限公司 一种芯片接口检测装置及方法
CN102307121A (zh) * 2011-08-25 2012-01-04 中兴通讯股份有限公司 多媒体终端自检方法及装置
CN106128968A (zh) * 2016-06-16 2016-11-16 上海华虹宏力半导体制造有限公司 优化sonos存储器设定值提高产品良率的方法
CN106199394A (zh) * 2016-07-26 2016-12-07 中国船舶重工集团公司第七二四研究所 基于fpga的ram芯片工程检测方法
CN108447524A (zh) * 2018-03-21 2018-08-24 清能德创电气技术（北京）有限公司 一种用于检测外部存储器接口故障的方法
CN110322979A (zh) * 2019-07-25 2019-10-11 美核电气（济南）股份有限公司 基于fpga的核电站数字控制计算机系统核心处理单元

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100361092C (zh) * 2005-06-24 2008-01-09 华为技术有限公司 一种芯片接口检测装置及方法
CN102307121A (zh) * 2011-08-25 2012-01-04 中兴通讯股份有限公司 多媒体终端自检方法及装置
CN106128968A (zh) * 2016-06-16 2016-11-16 上海华虹宏力半导体制造有限公司 优化sonos存储器设定值提高产品良率的方法
CN106128968B (zh) * 2016-06-16 2019-01-04 上海华虹宏力半导体制造有限公司 优化sonos存储器设定值提高产品良率的方法
CN106199394A (zh) * 2016-07-26 2016-12-07 中国船舶重工集团公司第七二四研究所 基于fpga的ram芯片工程检测方法
CN108447524A (zh) * 2018-03-21 2018-08-24 清能德创电气技术（北京）有限公司 一种用于检测外部存储器接口故障的方法
CN110322979A (zh) * 2019-07-25 2019-10-11 美核电气（济南）股份有限公司 基于fpga的核电站数字控制计算机系统核心处理单元
CN110322979B (zh) * 2019-07-25 2024-01-30 美核电气（济南）股份有限公司 基于fpga的核电站数字控制计算机系统核心处理单元

Similar Documents

Publication Publication Date Title
CN1255818C (zh) 具有奇偶校验单元阵列的存储电路
CN1265396C (zh) 控制器大容量存储器混装型半导体集成电路器件及测试法
CN1536581A (zh) 半导体集成电路及其检查方法
CN1241118C (zh) 实现自动开关机测试的系统及方法
CN1596401A (zh) 非易失性存储器装置的控制方法
CN1365148A (zh) 具有冗余系统的半导体存储器件
CN101076168A (zh) 智能终端系统的管理方法和智能终端
CN1900870A (zh) 验证安全装置的方法和由相同方法验证的安全装置
CN1647207A (zh) 使用可变电阻存储元件的存储装置及用于该装置的参考电阻值确定方法
CN1947107A (zh) 用于在存储器间传输数据的装置
CN1820206A (zh) 测试装置以及测试方法
CN1818692A (zh) 包括熔丝的半导体器件及能够抑制错误确定的其测试方法
CN1294304A (zh) 检测静态随机存储器的方法
CN1700357A (zh) 用于内置错误诊断的半导体存储器件
CN1781030A (zh) 数据压缩
CN1873645A (zh) 信息处理装置、信息处理方法
CN1495791A (zh) 半导体存储装置
CN1144230C (zh) 带有小规模电路冗余解码器的半导体存储器件
CN1266481C (zh) 用于半导体集成电路的故障检测方法
CN1949225A (zh) Xml文件预处理方法、装置、文件结构、读取方法和装置
CN1260655C (zh) 数据的锁存时刻调整装置
CN1598608A (zh) 调试电路
CN1282090C (zh) 进行从虚拟地址到物理地址的变换的地址变换装置
CN1383556A (zh) 缓冲存储器地址变换装置、扇区地址信息可靠性判断装置、缺陷扇区判断装置、ecc块同步检测装置、光盘重放装置、媒体及程序
CN1380660A (zh) 控制电路和半导体存储器装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
BB1A Publication of application
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication