CN106128968B - 优化sonos存储器设定值提高产品良率的方法 - Google Patents

优化sonos存储器设定值提高产品良率的方法 Download PDF

Info

Publication number
CN106128968B
CN106128968B CN201610424753.4A CN201610424753A CN106128968B CN 106128968 B CN106128968 B CN 106128968B CN 201610424753 A CN201610424753 A CN 201610424753A CN 106128968 B CN106128968 B CN 106128968B
Authority
CN
China
Prior art keywords
value
vtp
vte
unsatisfactory
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610424753.4A
Other languages
English (en)
Other versions
CN106128968A (zh
Inventor
单园园
宋旻皓
陈瑜
陈华伦
姚翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610424753.4A priority Critical patent/CN106128968B/zh
Publication of CN106128968A publication Critical patent/CN106128968A/zh
Application granted granted Critical
Publication of CN106128968B publication Critical patent/CN106128968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

本发明公开了一种优化SONOS存储器设定值提高产品良率的方法，该方法通过在芯片筛选后对VT不满足规格的失效芯片进行部分设定值的优化调整来降低VT失效率，从而提高产品良率。该方法在既不改变存储器单元器件产品的规格，也不影响产品的可靠性的前提下，有效降低VT失效率，并显著提高产品良率，同时优化了VT的分布。

Description

优化SONOS存储器设定值提高产品良率的方法
技术领域
本发明属于半导体集成电路制造工艺领域，具体涉及一种SONOS存储器的制造工艺方法，尤其涉及一种优化SONOS存储器设定值提高产品良率的方法。
背景技术
SONOS存储器(Silicon-Oxide-Nitride-Oxide-Silicon，以氮化硅作为电荷存储介质的存储器)，因为具备良好的等比例缩小特性和抗辐照特性而成为目前主要的闪存类型之一。
目前SONOS存储器都普遍存在因为工艺差异或者漂移造成的存储器单元器件VT(阈值电压)窗口漂移的现象，这种差异可以存在于一片晶圆内，一个批次内，甚至一个平台内。VT包含VTP和VTE，VTP是指编程后存储器的开启电压，VTE是指擦除后存储器的开启电压，存储器单元器件VT窗口定义为：最差的VTP值减去最差的VTE值。
图1为某SONOS存储器产品的良率分布图，从图1中可知由于VT失效(即VT不满足产品规格)导致产品良率低于80％的比例高达17.8％。可见，VT失效是SONOS存储器产品良率降低的重要原因，如何降低VT失效率从而提高产品良率是本领域亟需解决的问题。
发明内容
本发明要解决的技术问题是提供一种优化SONOS存储器设定值提高产品良率的方法，该方法在既不改变存储器单元器件产品的规格，也不影响产品的可靠性的前提下，有效降低VT失效率，并显著提高产品良率，同时优化了VT的分布。
为解决上述技术问题，本发明提供一种优化SONOS存储器设定值提高产品良率的方法，该方法通过在芯片筛选后对VT不满足规格的失效芯片进行部分设定值的优化调整来降低VT失效率，从而提高产品良率。
进一步地，所述设定值包括：参考电流，编程电压或编程时间，擦除电压或擦除时间。
进一步地，该方法的测试流程包括如下步骤：
第一步，设定所有参数初始值；
第二步，通过产品规格筛选出VT不满足规格的芯片；
第三步，判断是否需要进行部分设定值优化调整：当VT>＝SPEC时，不需要进行优化调整；当VT<SPEC时，需要进行优化调整，对部分设定值进行优化调整后重新读取VT数值判断VT失效率。
进一步地，第一步中，所述所有参数包括：参考电流，编程电压或编程时间，擦除电压或擦除时间。
进一步地，第三步中，根据产品需求，增加失效芯片设定值的优化调整次数。
进一步地，所述进行部分设定值的优化调整可以是进行参考电流的优化调整，具体为：
当VTP失效比较高时，适当增加失效芯片的参考电流使其VTP值满足规格，相应的VTE失效率不变；当VTE失效比较高时，适当减小失效芯片的参考电流使其VTE值满足规格，相应的VTP失效率不变。
进一步地，所述进行部分设定值的优化调整可以是进行编程时间或擦除时间的优化调整，具体为：
当VTP值不满足规格时，通过增加编程时间来降低VTP失效率；当VTE值不满足规格时，通过增加擦除时间来降低VTE失效率。
进一步地，所述进行部分设定值的优化调整为进行编程电压或擦除电压的优化调整，具体为：
当VTP不满足规格时，通过增加编程电压使得失效芯片的VTP值满足规格；当VTE不满足规格时，通过增加擦除电压使得失效芯片的VTE值满足规格。
和现有技术相比，本发明具有以下有益效果：本发明一种优化SONOS存储器设定值提高产品良率的方法，该方法通过在芯片筛选后对VT不满足规格的失效芯片进行部分设定值(包括参考电流，编程电压/时间，擦除电压/时间)的优化调整来提高产品良率。利用此方法可以有效的减少产品失效率50％以上(经对比实验验证，如图5所示，对比两次测试结果，优化调整失效cell读取的设定值，提高产品良率平均值从56.95％增加到88.28％)。且本发明既不改变存储器单元器件产品的规格，也不影响产品的可靠性，同时优化了VT的分布(见图4)。
附图说明
图1是某SONOS存储器产品的良率分布图；
图2为本发明实施例中同一产品的不同wafer(芯片)所对应的VTP(编程后存储器的开启电压)/VTE(擦除后存储器的开启电压)分布示意图；
图3为图2同一产品应用本发明方法(对VT局部优化)后，VTP(编程后存储器的开启电压)/VTE(擦除后存储器的开启电压)的分布示意图；
图4是本发明实施例中图2、图3同一产品VT优化前后VT分布数据对比分析结果示意图；
图5是本发明实施例中图2、图3同一产品按新老方法测试良率数据对比示意图；新方法即采用本发明局部优化VT的方法，老方法即未采用本发明局部优化VT的方法；
图6是新老方法测试流程对比示意图；图6(A)是新方法测试流程图；图6(B)是老方法测试流程图；新方法即采用本发明局部优化VT的方法，老方法即未采用本发明局部优化VT的方法。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
图2为同一产品的不同wafer(芯片)所对应的VTP(编程后存储器的开启电压)/VTE(擦除后存储器的开启电压)分布，其存储器单元器件VT窗口定义为：最差的VTP值减去最差的VTE值。如图2所示，wafer1，wafer2的VT>＝SPEC(规格书要求的电压值范围)；waferM，waferN的VT＜SPEC，可见waferM，wafer N的VT不满足规格，即VT失效。
图3为图2产品应用本发明后，通过局部调整对失效芯片设定值进行优化后，VTP(编程后存储器的开启电压)/VTE(擦除后存储器的开启电压)的分布示意图；如图3所示，VT局部优化(调整VTP值)后，waferM的VT>＝SPEC，VT值满足规格，可见图3与图2相比，减少了因VT不满足规格的失效率。由于最差的VTE值没有因为VT局部优化发生改变，故存储器单元器件VT窗口不变或增加。
如图4所示，分析图2、图3同一产品VT优化前后两次测试后的数据，在VT不满足SPEC的局部范围内(例如VT介于100mV-200mV)优化调整芯片的设定值，既满足了芯片SPEC要求，同时优化了VT的分布。
图5是图2、图3同一产品按新老方法测试良率数据对比，新方法即采用本发明局部优化VT的方法，老方法即未采用本发明局部优化VT的方法。对比两次测试结果，优化调整失效芯片读取的设定值，提高产品良率平均值从56.95％增加到88.28％。这种新方法既不改变产品的规格，也不影响产品的可靠性。
如图6(A)所示，本发明方法(即新方法)的测试流程具体如下：
第一步，设定所有参数初始值；所有参数包括参考电流、编程电压/时间、擦除电压/时间等；
第二步，通过产品规格筛选出VT不满足规格的芯片；
第三步，判断是否需要进行部分设定值优化调整：当VT>＝SPEC时，不需要进行优化调整；当VT<SPEC时，需要进行优化调整，对部分设定值进行优化调整后重新读取VT数值判断VT失效率。
根据产品需求，可以增加失效芯片设定值的优化调整次数，即在第三步重新读取VT数值判断VT失效率之后，再回到第二步筛选出VT不满足规格的芯片，再次进行优化调整。
本发明方法(即新方法)的测试流程(见图6(A))与老方法测试流程(见图6(B))的区别在于，在原有的SONOS存储器件VT测试后增加判断语句，如果某芯片VT值不满足SPEC要求(规格书要求的电压值范围)，通过筛选后对失效芯片进行设定值(包括参考电流，编程电压/时间，擦除电压/时间)的局部优化调整来减少VT失效率。而老方法则不做任何优化调整，直接判断VT失效率。
如图6(A)所示，假设VT>＝SPEC的范围设定为A，VT<SPEC设定为B。
例如，参考电流在1μA-20μA内可调，1μA对应10mV-200mV VTP,(-100mV)-(-800mV)VTE，不同产品VT略有差异。SONOS存储器的逻辑1与逻辑0必须通过对比参考电流实现，即在判断一个flash的单元所存储的数据是1还是0时，通过施加电压时读取该flash的电流，并将该电流与参考电流进行对比：如果该电流大于参考电流则判断为逻辑“1”或“0”；如果该电流小于参考电流则判断为逻辑“0”或“1”(具体是“1”还是“0”是根据不同的平台人为定义的)，并且该参考电流能通过测试程序调整。当VTP失效比较高时，适当增加失效芯片的参考电流(1μA-20μA)使大部分失效芯片的VTP值满足规格，而相应的VTE失效率不会发生变化。同理，当VTE失效比较高时，适当减小失效芯片的参考电流(1μA-20μA)使大部分失效芯片的VTE值满足规格，而相应的VTP失效率不会发生变化。
又如，编程时间和擦除时间均为2ms，当VTP不足(即VTP值不满足规格)时，根据产品的敏感度也通过可增加编程时间(0.5ms-20ms)来降低VTP失效率，VTE不足(即VTE值不满足规格)时，可增加擦除时间(0.5ms-20ms)来降低VTE失效率。
再如，编程和擦除的电压都为11.7V，当VTP不满足规格时，根据产品敏感度适当增加编程电压(50mV-100mV)使得失效芯片的VTP值满足规格；当VTE不满足规格时，根据产品敏感度适当增加擦除电压(50mV-100mV)使得失效芯片的VTE值满足规格。

Claims (7)

1.一种优化SONOS存储器设定值提高产品良率的方法，其特征在于，该方法通过在芯片筛选后对VT不满足规格的失效芯片进行部分设定值的优化调整来降低VT失效率，从而提高产品良率，该方法的测试流程包括如下步骤：
第一步，设定所有参数初始值；
第二步，通过产品规格筛选出VT不满足规格的芯片；
第三步，判断是否需要进行部分设定值优化调整：当VT>＝SPEC时，不需要进行优化调整；当VT<SPEC时，需要进行优化调整，对部分设定值进行优化调整后重新读取VT数值判断VT失效率。
2.如权利要求1所述的方法，其特征在于，所述设定值包括：参考电流，编程电压或编程时间，擦除电压或擦除时间。
3.如权利要求1所述的方法，其特征在于，第一步中，所述所有参数包括：参考电流，编程电压或编程时间，擦除电压或擦除时间。
4.如权利要求1所述的方法，其特征在于，第三步中，根据产品需求，增加失效芯片设定值的优化调整次数。
5.如权利要求1所述的方法，其特征在于，所述进行部分设定值的优化调整为进行参考电流的优化调整，具体为：
当VTP失效比较高时，适当增加失效芯片的参考电流使其VTP值满足规格，相应的VTE失效率不变；当VTE失效比较高时，适当减小失效芯片的参考电流使其VTE值满足规格，相应的VTP失效率不变。
6.如权利要求1所述的方法，其特征在于，所述进行部分设定值的优化调整为进行编程时间或擦除时间的优化调整，具体为：
当VTP值不满足规格时，通过增加编程时间来降低VTP失效率；当VTE值不满足规格时，通过增加擦除时间来降低VTE失效率。
7.如权利要求1所述的方法，其特征在于，所述进行部分设定值的优化调整为进行编程电压或擦除电压的优化调整，具体为：
当VTP不满足规格时，通过增加编程电压使得失效芯片的VTP值满足规格；当VTE不满足规格时，通过增加擦除电压使得失效芯片的VTE值满足规格。
CN201610424753.4A 2016-06-16 2016-06-16 优化sonos存储器设定值提高产品良率的方法 Active CN106128968B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610424753.4A CN106128968B (zh) 2016-06-16 2016-06-16 优化sonos存储器设定值提高产品良率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610424753.4A CN106128968B (zh) 2016-06-16 2016-06-16 优化sonos存储器设定值提高产品良率的方法

Publications (2)

Publication Number Publication Date
CN106128968A CN106128968A (zh) 2016-11-16
CN106128968B true CN106128968B (zh) 2019-01-04

Family

ID=57469633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610424753.4A Active CN106128968B (zh) 2016-06-16 2016-06-16 优化sonos存储器设定值提高产品良率的方法

Country Status (1)

Country Link
CN (1) CN106128968B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110033818B (zh) * 2019-03-20 2021-01-22 上海华虹宏力半导体制造有限公司 Sonos闪存芯片编程电压筛选方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294304A (zh) * 1999-10-25 2001-05-09 英业达集团(西安)电子技术有限公司 检测静态随机存储器的方法
CN101441893A (zh) * 2007-11-21 2009-05-27 三星电子株式会社 抑制寄生电荷积累的非易失性存储器件及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8576633B2 (en) * 2011-09-29 2013-11-05 Cypress Semiconductor Corp. 1T smart write
CN103364713B (zh) * 2012-03-31 2016-04-20 中芯国际集成电路制造(上海)有限公司 电性失效分析的测试方法及装置
CN103838202B (zh) * 2012-11-27 2016-12-21 中芯国际集成电路制造(上海)有限公司 参数控制方法和参数控制系统
CN105206305B (zh) * 2015-09-22 2018-08-21 上海华虹宏力半导体制造有限公司 通过测试程序增加flash器件窗口的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294304A (zh) * 1999-10-25 2001-05-09 英业达集团(西安)电子技术有限公司 检测静态随机存储器的方法
CN101441893A (zh) * 2007-11-21 2009-05-27 三星电子株式会社 抑制寄生电荷积累的非易失性存储器件及其操作方法

Also Published As

Publication number Publication date
CN106128968A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
US8762908B1 (en) Static timing analysis with design-specific on chip variation de-rating factors
US8897075B2 (en) Semiconductor memory device and method of programming the same
KR101785448B1 (ko) 비휘발성 메모리 장치 및 이의 프로그램 방법
KR100672172B1 (ko) 프로그램 속도를 향상시키는 ｉｓｐｐ 방식을 이용한플래시 메모리 장치의 프로그램 방법
KR980005031A (ko) 비휘발성 반도체 메모리에서 프로그램된 메모리 셀의 임께 전압이 협소 분포를 갖도록 하는 프로그래밍 방법
EP1840901A1 (en) Method for programming a memory device suitable to minimize floating gate complings and memory device
TWI467580B (zh) 具自動修整功能之快閃記憶體裝置及其修整碼之設定方法
CN111142006B (zh) 芯片的Trim测试方法和自动测试设备
CN113488097B (zh) 一种用于存储器芯片的参考电流高效调整方法、装置及应用
CN104520933B (zh) 快闪记忆体自适应演算法的方法、设备以及制成品
US11145362B2 (en) Method for programming memory system
CN106128968B (zh) 优化sonos存储器设定值提高产品良率的方法
CN108387837A (zh) 芯片的测试方法
US7697340B2 (en) Methods and apparatuses for trimming reference cells in semiconductor memory devices
US8351263B2 (en) Method circuit and system for operating an array of non-volatile memory (“NVM”) cells and a corresponding NVM device
CN105206305B (zh) 通过测试程序增加flash器件窗口的方法
CN103632725B (zh) 一种快闪存储器的擦除方法和装置
CN103425587B (zh) 一种非易失性存储器的擦写方法及擦写装置
CN105989883A (zh) 存储器编程方法、存储器存储装置与存储器控制电路单元
CN106297892B (zh) 一种存储器参考单元的实现方法及系统
KR20120033511A (ko) 플래시 메모리 장치 및 프로그램 검증 방법
US8238166B2 (en) Methods of programming and reading single-level trapped-charge memory cells using second-bit threshold detection
US20200143899A1 (en) Programming method for memory device
US10896737B2 (en) Semiconductor device
CN114242139A (zh) 存储器装置的操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant