CN114242139A - 存储器装置的操作方法 - Google Patents

存储器装置的操作方法 Download PDF

Info

Publication number
CN114242139A
CN114242139A CN202010984535.2A CN202010984535A CN114242139A CN 114242139 A CN114242139 A CN 114242139A CN 202010984535 A CN202010984535 A CN 202010984535A CN 114242139 A CN114242139 A CN 114242139A
Authority
CN
China
Prior art keywords
word line
programmed
target
state
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010984535.2A
Other languages
English (en)
Inventor
吴冠纬
张耀文
杨怡箴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN114242139A publication Critical patent/CN114242139A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种存储器装置的操作方法包括：准备编程一目标字线；判断一相邻字线的至少一存储器单元是否要被编程至一第一目标状态；以及根据该相邻字线的该至少一存储器单元是否要被编程至该第一目标状态，决定先编程该相邻字线或先编程该目标字线。

Description

存储器装置的操作方法
技术领域
本发明是有关于一种存储器装置的操作方法。
背景技术
在存储器装置中，相邻字线(如WL(N+1))的编程操作将增加该字线(WLN)的阈值电压，这称为字线干扰(word line interference)。造成字线干扰的主要因素在于，相邻字线的过驱动电压(overdrive voltage)不足。过驱动电压VOV定义为晶体管的栅极-源极电压(VGS)与阈值电压(VTH)之间差值，可表示如后：VOV＝VGS-VTH。
图1显示由字线干扰所造成的阈值电压增加的情形。图1显示乃是三位单元(Triplelevel cells(TLC))的阈值电压分布情形，其中ERS代表擦除状态。实线代表于字线WLN编程后的字线WLN阈值电压分布，而虚线代表于字线WL(N+1)编程的字线WLN阈值电压分布，由字线干扰所造成。比较实线与虚线后可以得知，字线干扰的确会增加阈值电压。较宽的阈值电压分布将导致不易正确判断所读出的数据。
故而，如何减少字线干扰以提高存储器装置的效能乃是努力方向之一。
发明内容
根据本发明一实例，提出一种存储器装置的操作方法，包括：准备编程一目标字线；判断一相邻字线的至少一存储器单元是否要被编程至一第一目标状态；以及根据该相邻字线的该至少一存储器单元是否要被编程至该第一目标状态，决定先编程该相邻字线或先编程该目标字线。
根据本发明另一实例，提出一种存储器装置的操作方法，包括：准备读取一目标字线；判断该目标字线的多个存储器单元是否至少有一存储器单元已被编程至一目标状态；以及根据该目标字线的这些存储器单元是否至少有一存储器单元已被编程至该目标状态，施加一原始通过电压或一增加后通过电压至该相邻字线。
为了对本发明的上述及其他方面有更好的了解，下文特举实施例，并配合所附附图详细说明如下：
附图说明
图1显示由字线干扰所造成的阈值电压增加的情形。
图2显示根据本发明一实施例的存储器装置的编程操作方法的流程图。
图3绘示根据本发明一实施例的三位单元的阈值电压分布图。
图4显示根据本发明另一实施例的存储器装置的读取操作方法的流程图。
图5绘示根据本发明一实施例的三位单元的阈值电压分布图。
图6绘示根据本发明一实施例的存储器装置的功能方块图。
【符号说明】
210～260、405～435：步骤
L31，L51，L52：阈值电压分布曲线
600：存储器装置
610：存储器阵列
620：控制器
具体实施方式
本说明书的技术用语系参照本技术领域之习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释系以本说明书的说明或定义为准。本发明的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本领域技术人员可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
图2显示根据本发明一实施例的存储器装置的编程操作方法的流程图。于步骤210中，准备编程字线WLN(亦可称为目标字线)的多个存储器单元。于步骤220中，判断相邻字线WL(N+1)的多个存储器单元中是否有至少一存储器单元要被编程至最高状态(亦即，目标状态)。在本发明实施例中，存储器单元以多位单元(MLC)、三位单元(Triple-level cells，TLC)或四位单元(quad-level cells，QLC)。以三位单元为例，该单元可被编程为8种状态，分别为擦除状态、A状态、B状态、C状态、D状态、E状态、F状态、G状态。故而，最高状态即为G状态，具有最高阈值电压。
如果步骤220为是，则于步骤230中，将字线WL(N+1)的这些存储器单元进行编程至最高状态。
如果步骤220为否，则于步骤240中，将字线WLN的这些存储器单元进行编程(在此，乃是将字线WLN的这些存储器单元分别编程至A状态至F状态之一)。
于步骤250中，判断是否已完成对所有字线的编程。如果步骤250为是，则流程结束。如果步骤250为否，则流程接续至步骤260，更新N(N＝N+1)，以进行对下一字线的编程。
亦即，根据相邻字线WL(N+1)的这些存储器单元中是否有至少一存储器单元要被编程至最高状态，决定先编程相邻字线WL(N+1)的多个存储器单元或者先编程字线WLN的多个存储器单元。
在本发明实施例中，当准备对目标字线进行编程时，先检查相邻字线的这些存储器单元中是否有至少一存储器单元要被编程至第一目标状态(最高状态)。当相邻字线的这些存储器单元中有至少一存储器单元要被编程至第一目标状态(最高状态)时，则先对相邻字线的这些存储器单元进行编程，之后对目标字线的这些存储器单元进行编程。这原因在于，在已知技术中，当相邻字线的这些存储器单元中有至少一存储器单元要被编程至第一目标状态时，将对目标字线造成字线干扰。故而，本发明实施例中，当相邻字线的这些存储器单元中有至少一存储器单元要被编程至第一目标状态时，先对相邻字线编程，之后才编程目标字线，如此一来，对于目标字线的字线干扰将可被有效降低。
请参照图3，其绘示根据本发明一实施例的三位单元的阈值电压分布图。图3上半部代表已知技术的阈值电压分布，其中，字线干扰对A状态至F状态的阈值电压增加以曲线L31代表。如所知般，如果阈值电压被增加，则将较不易正确判读。图3下半部代表本发明实施例的多位单元的阈值电压分布图。比较图3的上半部与下半部可发现，本发明实施例可有效解决由字线干扰所造成的A状态至F状态的阈值电压增加。而较窄的阈值电压分布有助于正确判断所读出的数据。
图4显示根据本发明另一实施例的存储器装置的读取操作方法的流程图。于步骤405中，准备读取字线WLN。于步骤410中，判断字线WLN的这些存储器单元是否至少有一存储器单元是被编程至第二目标状态。在此，第二目标状态例如是指A状态。由于各字线所有单元的编程状态都已事先记录，可据以判断字线WLN的这些存储器单元是否至少有一存储器单元是被编程至第二目标状态。
如果步骤410为是，则于步骤415中，施加较高的通过电压(Vpass)至相邻字线WL(N+1)；如果步骤410为否(亦即，字线WLN的任一存储器单元皆不是被编程至第二目标状态)，则步骤420中，施加一原始通过电压至相邻字线WL(N+1)。
在本发明实施例中，于读取操作中，当字线WLN的这些存储器单元至少有一存储器单元是被编程至第二目标状态时，施加较高的通过电压至相邻字线WL(N+1)以增加字线WL(N+1)的过驱动电压。这是因为，如果字线WL(N+1)的过驱动电压不足的话，则对于字线WLN的擦除状态单元的字线干扰将较明显。故而，通过增加字线WL(N+1)的过驱动电压，可降低/改善对字线WLN的擦除状态单元的字线干扰。
在本发明实施例中，于读取操作中，字线WLN的任一存储器单元皆不是被编程至第二目标状态时，施加一原始通过电压至相邻字线WL(N+1)以避免读取干扰(readdisturbance)。
于步骤425中，读取字线WLN。于步骤430中，判断是否已读取所有字线。如果步骤430为是，则流程结束。如果步骤430为否，则流程接续至步骤435。在步骤435中，更新N值(N＝N+1)，且令流程回至步骤405，以准备读取下一条字线。
亦即，在本发明实施例中，于读取操作中，根据字线WLN的这些存储器单元是否至少有一存储器单元已被编程至第二目标状态(A状态)，来调整施加至相邻字线WL(N+1)的通过电压。当字线WLN的这些存储器单元有至少一存储器单元已被编程至第二目标状态(A状态)，增加施加至字线WL(N+1)的通过电压。当字线WLN的这些存储器单元皆未被编程至第二目标状态(A状态)，施加原始通过电压至相邻字线WL(N+1)。
请参照图5，其绘示根据本发明一实施例的三位单元的阈值电压分布图。图5上半部代表已知技术的阈值电压分布，其中擦除状态单元的阈值电压分布(由字线干扰所造成)由曲线L51所代表。图5下半部代表本发明实施例的多位单元的阈值电压分布图，其中擦除状态单元的阈值电压分布(由字线干扰所造成)由曲线L52所代表。比较图5的上半部与下半部可发现，本发明实施例可有效改善擦除状态单元的字线干扰，故而，在读取存储器单元时，可以更容易判断存储器单元是处于擦除状态或第二目标状态(A状态)。
在本发明实施例中，图4的读取流程图可应用于正常读取操作，也可应用于编程-验证(program-verify)操作中。此皆在本发明保护范围内。
在本发明一实施例中，图2的编程流程与图4的读取流程可以组合实施。亦即，以图2的编程流程来实施编程操作；并以图4的读取流程来实施正常读取操作及/或编程-验证操作。
在本发明其他可能实施例中，图2的编程流程与图4的读取流程可以独立实施，此亦在本发明保护范围内。
请参照图6，其绘示根据本发明一实施例的存储器装置的功能方块图。存储器装置600包括：存储器阵列610，包括多个存储器单元与多个字线；以及控制器620，耦接至该存储器阵列610。控制器620可执行上述实施例的上述操作方法，故其细节在此省略。
综上所述，本发明上述实施例可以有效压抑字线干扰，以有助于正确判读所读出的数据。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储器装置的操作方法，其中，包括：
准备编程一目标字线；
判断一相邻字线的至少一存储器单元是否要被编程至一第一目标状态；以及
根据该相邻字线的该至少一存储器单元是否要被编程至该第一目标状态，决定先编程该相邻字线或先编程该目标字线。
2.根据权利要求1所述的操作方法，其中，
当该相邻字线的至少一存储器单元要被编程至该第一目标状态，先编程该相邻字线。
3.根据权利要求1所述的操作方法，其中，
当该相邻字线的任一存储器单元未要被编程至该第一目标状态，先编程该目标字线。
4.根据权利要求1所述的操作方法，其中，还包括：
准备读取该目标字线；
判断该目标字线的多个存储器单元是否至少有一存储器单元已被编程至一第二目标状态；以及
根据该目标字线的这些存储器单元是否至少有一存储器单元已被编程至该第二目标状态，施加一原始通过电压或一增加后通过电压至该相邻字线。
5.根据权利要求4所述的操作方法，其中，
当该目标字线的这些存储器单元有至少一存储器单元已被编程至该第二目标状态，施加该增加后通过电压至该相邻字线；以及
当该目标字线的这些存储器单元皆未被编程至该第二目标状态，施加该原始通过电压至该相邻字线。
6.根据权利要求4所述的操作方法，其中，该操作方法应用于一正常读取操作或者一编程-验证操作。
7.一种存储器装置的操作方法，其中，包括：
准备读取一目标字线；
判断该目标字线的多个存储器单元是否至少有一存储器单元已被编程至一目标状态；以及
根据该目标字线的这些存储器单元是否至少有一存储器单元已被编程至该目标状态，施加一原始通过电压或一增加后通过电压至该相邻字线。
8.根据权利要求7所述的操作方法，其中，还包括：当该目标字线的这些存储器单元有至少一存储器单元已被编程至该目标状态，施加该增加后通过电压至该相邻字线。
9.根据权利要求7所述的操作方法，其中，还包括：当该目标字线的这些存储器单元皆未被编程至该目标状态，施加该原始通过电压至该相邻字线。
10.根据权利要求7所述的操作方法，其中，该操作方法应用于一正常读取操作或一编程-验证操作。
CN202010984535.2A 2020-09-09 2020-09-18 存储器装置的操作方法 Pending CN114242139A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/015,143 US20220076752A1 (en) 2020-09-09 2020-09-09 Memory device and operation method therefor
US17/015,143 2020-09-09

Publications (1)

Publication Number Publication Date
CN114242139A true CN114242139A (zh) 2022-03-25

Family

ID=80470764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010984535.2A Pending CN114242139A (zh) 2020-09-09 2020-09-18 存储器装置的操作方法

Country Status (2)

Country Link
US (1) US20220076752A1 (zh)
CN (1) CN114242139A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230026099A (ko) * 2021-08-17 2023-02-24 에스케이하이닉스 주식회사 반도체 메모리 장치와 반도체 메모리 장치의 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015644B1 (ko) * 2009-05-29 2011-02-22 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 이를 프로그램하는 방법
US20150262693A1 (en) * 2014-03-13 2015-09-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR102444238B1 (ko) * 2016-02-26 2022-09-16 삼성전자주식회사 메모리 장치의 프로그램 방법 및 이를 적용하는 메모리 시스템

Also Published As

Publication number Publication date
US20220076752A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US7310271B2 (en) Program-verify method of non-volatile memory device
US10643715B2 (en) Semiconductor memory device and memory system configured to perform tracking read on first memory cells followed by shift read on second memory cells using read voltage correction value determined during the tracking read
CN103069494B (zh) 非易失性存储器中的自然阈值电压分布压缩
US8897075B2 (en) Semiconductor memory device and method of programming the same
US9082503B2 (en) Semiconductor memory device and method of operating the same
US8929148B2 (en) Semiconductor memory device having improved erase characteristic of memory cells and erase method thereof
US7457911B2 (en) Nonvolatile memory device and method for storing status information using multiple strings
US20120155186A1 (en) Semiconductor memory device and method of operating the same
US20120008387A1 (en) Method of twice programming a non-volatile flash memory with a sequence
US20100124121A1 (en) Method of erasing flash memory device
US9053793B2 (en) Semiconductor memory device and method of operating the same
US8144516B2 (en) Dynamic pass voltage for sense operation in a memory device
US20120008413A1 (en) Method for operating semiconductor memory device
US8520444B2 (en) Nonvolatile memory and method for verifying the same
KR20100011198A (ko) 불휘발성 메모리 장치의 프로그램 방법
KR101668340B1 (ko) Nand형 플래시 메모리 및 그의 프로그래밍 방법
US9437320B1 (en) Joint detecting and decoding system for nonvolatile semiconductor memory with reduced inter-cell interference
US9361983B2 (en) Semiconductor device and method of refresh thereof
KR20150035223A (ko) 반도체 메모리 장치 및 이의 동작방법
CN114242139A (zh) 存储器装置的操作方法
US20120269003A1 (en) Data decision method and memory
US9437319B1 (en) Method for programming non-volatile memory with reduced bit line interference and associated device
JP2014132512A (ja) 不揮発性半導体記憶装置とその書き込み方法
US8238156B2 (en) Nonvolatile semiconductor memory device and method of operating the same
TWI776231B (zh) 記憶體裝置的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination