CN103984614A - 一种监控方法及监控装置、电子设备 - Google Patents

一种监控方法及监控装置、电子设备 Download PDF

Info

Publication number
CN103984614A
CN103984614A CN201410189442.5A CN201410189442A CN103984614A CN 103984614 A CN103984614 A CN 103984614A CN 201410189442 A CN201410189442 A CN 201410189442A CN 103984614 A CN103984614 A CN 103984614A
Authority
CN
China
Prior art keywords
mpi
information
value
bit
logic gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410189442.5A
Other languages
English (en)
Other versions
CN103984614B (zh
Inventor
钟世春
罗焰斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410189442.5A priority Critical patent/CN103984614B/zh
Publication of CN103984614A publication Critical patent/CN103984614A/zh
Priority to EP15165639.4A priority patent/EP2942714B1/en
Priority to US14/699,892 priority patent/US9791509B2/en
Application granted granted Critical
Publication of CN103984614B publication Critical patent/CN103984614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G06F11/3072—Monitoring arrangements determined by the means or processing involved in reporting the monitored data where the reporting involves data filtering, e.g. pattern matching, time or event triggered, adaptive or policy-based reporting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3471—Address tracing

Abstract

本发明的实施例提供一种监控方法及监控装置、电子设备，涉及电子技术领域，能够准确定位系统芯片下发MPI信息的错误点，从而提升定位业务芯片配置的错误点的效率。该装置可以包括：地址过滤器、与该地址过滤器连接的读写控制器，及与该读写控制器连接的存储器，其中，地址过滤器，用于获取多个MPI信息，并从该多个MPI信息中筛选出与预设的第一业务对应的第一MPI信息；读写控制器，用于按照接收该第一MPI信息的时间顺序，将地址过滤器筛选的该第一MPI信息，写入该存储器中；存储器，用于存储读写控制器写入的第一MPI信息。

Description

一种监控方法及监控装置、电子设备
技术领域
本发明涉及电子技术领域，尤其涉及一种监控方法及监控装置、电子设备。
背景技术
目前，集成电路已广泛应用于各种电子设备中，其中，如图1所示，电子设备中可以包括系统芯片和业务芯片，且系统芯片和业务芯片可以通过MPI(Micro Process Interface，微处理器接口)进行通信。
现有技术中，电子设备的系统芯片中运行有业务软件，当电子设备需要完成某一业务时，该系统芯片可向业务芯片下发MPI信息，即系统芯片可通过业务软件对业务芯片下发与该某一业务对应的地址寄存器的配置信息，以使得该业务芯片可以根据配置好的地址寄存器处理该某一业务。具体的，系统芯片通过业务软件下发MPI信息至第二MPI接口，并通过该第二MPI接口发送该MPI信息至第一MPI接口，从而业务芯片可根据该配置信息对相应的地址寄存器进行配置，并根据配置好的地址寄存器处理该某一业务，其中，该第二MPI接口设置于系统芯片中，该第一MPI接口设置于业务芯片中。
然而，业务芯片只是被动地接收系统芯片下发的MPI信息，当系统芯片发送的MPI信息发生错误时，业务芯片根据该MPI信息对相应的地址寄存器进行错误的配置，导致该业务芯片根据地址寄存器的错误配置对某一业务进行错误的处理，这时，软件人员需通过业务软件在冗长的软件代码中反复地查询上述MPI信息的软件代码，以找出该MPI信息中的错误点，由于业务软件的软件代码较多，因此，定位业务芯片配置的错误点的效率较低。
发明内容
本发明的实施例提供一种监控方法及监控装置、电子设备，能够准确定位系统芯片下发MPI信息的错误点，从而提升定位业务芯片配置的错误点的效率。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，本发明实施例提供的一种监控装置，包括：地址过滤器、与所述地址过滤器连接的读写控制器，及与所述读写控制器连接的存储器，其中，
所述地址过滤器，用于获取多个微处理器接口MPI信息，并从所述多个MPI信息中筛选出与预设的第一业务对应的第一MPI信息；
所述读写控制器，用于按照接收所述第一MPI信息的时间顺序，将所述地址过滤器筛选的所述第一MPI信息，写入所述存储器中；
所述存储器，用于存储所述读写控制器写入的所述第一MPI信息。
在第一方面的第一种可能的实现方式中，每个MPI信息包括一个MPI地址信息和与所述一个MPI地址信息对应的一个MPI数据信息，所述一个MPI地址信息包括2n个比特位，n≥1，
所述地址过滤器包括2n个比特位筛选电路和包括2n-1个第一逻辑门的n级第一逻辑门电路，其中，所述n级第一逻辑门电路中的第m级第一逻辑门电路包括2n-m个第一逻辑门，所述第一逻辑门为或门或与门，1≤m≤n；
其中，所述2n个比特位筛选电路，用于分别获取第二MPI信息中第二MPI地址信息的2n个比特位的值，并对所述2n个比特位的值进行筛选，以及输出2n个筛选结果，所述第二MPI信息为所述多个MPI信息中的任意一个；
所述n级第一逻辑门电路，用于根据所述2n个筛选结果，判断所述第二MPI信息是否为所述第一MPI信息。
结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，
所述2n个比特位筛选电路中的第k个比特位筛选电路包括一个第二逻辑门和一个第三逻辑门，所述第二逻辑门包括所述第二逻辑门的第一输入引脚、所述第二逻辑门的第二输入引脚和所述第二逻辑门的输出引脚，所述第三逻辑门包括所述第三逻辑门的第一输入引脚、所述第三逻辑门的第二输入引脚和所述第三逻辑门的输出引脚，所述第二逻辑门的输出引脚与所述第三逻辑门的第一输入引脚连接，所述第二逻辑门为异或门或同或门，所述第三逻辑门为与门或或门，
当所述第一逻辑门为或门时，所述第二逻辑门为异或门，所述第三逻辑门为与门；或者，当所述第一逻辑门为与门时，所述第二逻辑门为同或门，所述第三逻辑门为或门；
其中，所述第二逻辑门的第一输入引脚，用于通过系统总线获取所述第二MPI信息；所述第二逻辑门的第二输入引脚，用于通过所述系统总线获取第一期望值；所述第二逻辑门的输出引脚，用于输出所述第二MPI信息和所述第一期望值经过所述第二逻辑门运算后的第一运算结果；
所述第三逻辑门的第二输入引脚，用于通过所述系统总线获取第一比较值；所述第三逻辑门的输出引脚，用于输出所述第一比较值和所述第一运算结果经过所述第三逻辑门运算后的第二运算结果，所述第二运算结果为所述筛选结果，0≤k≤2n-1。
结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，
所述第m级第一逻辑门电路中的第j个第一逻辑门包括所述第m级第一逻辑门电路中的第j个第一逻辑门的第一输入引脚、所述第m级第一逻辑门电路中的第j个第一逻辑门的第二输入引脚和所述第m级第一逻辑门电路中的第j个第一逻辑门的输出引脚，其中，1≤j≤2n-m；
当m＝1时，第1级第一逻辑门电路中的第j个第一逻辑门的第一输入引脚与所述第k个比特位筛选电路中的第三逻辑门的输出引脚连接，所述第1级第一逻辑门电路中的第j个第一逻辑门的第二输入引脚与第k+1个比特位筛选电路中的第三逻辑门的输出引脚连接，其中，k为偶数；
其中，所述第1级第一逻辑门电路中的第j个第一逻辑门的第一输入引脚，用于获取所述第k个比特位筛选电路输出的所述筛选结果；所述第1级第一逻辑门电路中的第j个第一逻辑门的第二输入引脚，用于获取所述第k+1个比特位筛选电路输出的所述筛选结果；所述第1级第一逻辑门电路中的第j个第一逻辑门的输出引脚，用于输出所述第k个比特位筛选电路输出的所述筛选结果和所述第k+1个比特位筛选电路输出的所述筛选结果经过所述第j个第一逻辑门运算后的结果；
当1≤m≤n-1，第m级第一逻辑门电路中的第j个第一逻辑门的输出引脚与第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的第一输入引脚连接，所述第m级第一逻辑门电路中的第j+1个第一逻辑门的输出引脚与所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的第二输入引脚连接，其中，j为奇数；
其中，所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的第一输入引脚，用于获取所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果；所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的第二输入引脚，用于获取所述第m级第一逻辑门电路中的第j+1个第一逻辑门的输出的结果；所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的输出引脚，用于输出所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果与所述第m级第一逻辑门电路中的第j+1个第一逻辑门的输出的结果经过所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门运算后的结果；
当m＝n-1时，所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的输出引脚与所述读写控制器连接；
其中，所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果与所述第m级第一逻辑门电路中的第j+1个第一逻辑门的输出的结果经过所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门运算后的结果为判断结果，所述判断结果用于表征所述第二MPI信息是否为所述第一MPI信息。
结合前述的第一方面或第一方面的第一种可能的实现方式至第三种可能的实现方式中的任一种可能的实现方式，在第四种可能的实现方式中，
所述读写控制器包括写模块和读模块，所述写模块包括加法器和第一寄存器，用于在所述加法器的作用下依次寄存即将写入所述存储器的与第一业务对应的两个第一MPI信息；所述读模块包括第二寄存器，用于寄存来自所述地址过滤器的所述第一MPI信息。
结合前述的第一方面或第一方面的第一种可能的实现方式至第四种可能的实现方式中的任一种可能的实现方式，在第五种可能的实现方式中，
所述存储器，具体用于存储奇偶校验数据信息、多个MPI地址信息及多个MPI数据信息。
第二方面，本发明实施例提供的一种监控方法，包括：
获取第二微处理器接口MPI信息、第一比较值和第一期望值，所述第一比较值和所述第一期望值分别与预设的第一业务对应；
根据所述第二MPI信息、所述第一比较值和所述第一期望值，判断所述第二MPI信息是否为第一MPI信息，所述第一MPI信息与所述第一业务对应；
若所述第二MPI信息为所述第一MPI信息，则保存所述第二MPI信息，以供定位系统芯片下发第一MPI信息的错误点。
在第二方面的第一种可能的实现方式中，所述第二MPI信息包括第二MPI地址信息和与所述第二MPI地址信息对应的第二MPI数据信息，
其中，所述根据所述第二MPI信息、所述第一比较值和所述第一期望值，判断所述第二MPI信息是否为所述第一MPI信息，具体包括：
根据所述第二MPI地址信息、所述第一比较值和所述第一期望值，判断所述第二MPI信息是否为所述第一MPI信息。
结合第二方面的第一种可能的实现方式，在第二种可能的实现方式中，所述根据所述第二MPI信息中的第二MPI地址信息、所述第一比较值和所述第一期望值，判断所述第二MPI信息是否为所述第一MPI信息，具体包括：
根据所述第二MPI地址信息中的2n个比特位中的每个比特位的值、所述第一比较值中的2n个比特位中的每个比特位的值和所述第一期望值中的2n个比特位中的每个比特位的值，分别确定所述第二MPI地址信息中的所述2n个比特位对应的2n个筛选结果，n≥1；
根据所述2n个筛选结果，判断所述第二MPI信息是否为所述第一MPI信息。
结合第二方面的第二种可能的实现方式，在第三种可能的实现方式中，所述根据所述第二MPI地址信息中的2n个比特位中的每个比特位的值、所述第一比较值中的2n个比特位中的每个比特位的值和所述第一期望值中的2n个比特位中的每个比特位的值，分别确定所述第二MPI地址信息中的所述2n个比特位对应的2n个筛选结果，包括：
根据所述第一比较值中的第k个比特位的值，判断是否将所述第二MPI地址信息中的第k个比特位的值与所述第一期望值中的第k个比特位的值进行对比，0≤k≤2n-1；
若将所述第二MPI地址信息中的第k个比特位的值与所述第一期望值中的第k个比特位的值进行对比，则根据所述第二MPI地址信息中的第k个比特位的值与所述第一期望值中的第k个比特位的值的对比结果，输出所述第二MPI地址信息中的第k个比特位对应的第k个筛选结果，或者，
若不将所述第二MPI地址信息中的第k个比特位的值与所述第一期望值中的第k个比特位的值进行对比，则根据所述第一比较值中的第k个比特位的值，输出所述第k个筛选结果。
结合第二方面的第三种可能的实现方式，在第四种可能的实现方式中，所述根据所述第一比较值中的第k个比特位的值，判断是否将所述第二MPI地址信息中的第k个比特位的值与所述第一期望值中的第k个比特位的值进行对比，具体包括：
将所述第一比较值中的第k个比特位的值与第一预设值进行对比；
若所述第一比较值中的第k比特位的值与所述第一预设值不同，则将所述第二MPI地址信息的第k个比特位的值与所述第一期望值的第k个比特位的值进行对比，或者，
若所述第一比较值中的第k比特位的值与所述第一预设值相同，则不将所述第二MPI地址信息的第k个比特位的值与所述第一期望值的第k个比特位的值进行对比。
结合第二方面的第二种可能的实现方式至第四种可能的实现方式中的任一种可能的实现方式，在第五种可能的实现方式中，所述根据所述2n个筛选结果，判断所述第二MPI信息是否为所述第一MPI信息，具体包括：
根据所述2n个筛选结果，输出判断结果；
根据所述判断结果，判断所述第二MPI信息是否为所述第一MPI信息；
若所述判断结果与第二预设值相同，则判断所述第二MPI信息为所述第一MPI信息，或者，
若所述判断结果与所述第二预设值不同，则判断所述第二MPI信息不为所述第一MPI信息。
结合前述的第一方面或第一方面的第一种可能的实现方式至第五种可能的实现方式中的任一种可能的实现方式，在第六中可能的实现方式中，所述根据所述第二MPI信息、所述第一比较值和所述第一期望值，判断所述第二MPI信息是否为所述第一MPI信息之后，所述方法还包括：
若所述第二MPI信息不为所述第一MPI信息，则不保存所述第二MPI信息，从而将所述第二MPI信息过滤掉。
第三方面，本发明实施例提供的一种电子设备，包括系统芯片、业务芯片及系统总线，所述电子设备还包括如权利要求1-6任一项所述的监控装置，其中，所述监控装置、所述系统芯片及所述业务芯片通过所述系统总线连接；
所述系统芯片，用于向通过系统总线向所述业务芯片下发所述多个MPI信息；
所述业务芯片，用于基于所述多个MPI信息中每个MPI信息执行对应于该MPI信息的业务；
所述监控装置，用于存储用于监控第一业务的所述第一MPI信息。
在第三方面的第一种可能的实现方式中，
所述系统芯片通过第二MPI接口与所述业务芯片的第一MPI接口连接。
第四方面，本发明实施例还提供的一种电子设备，包括系统芯片、业务芯片及系统总线，所述业务芯片还包括如权利要求1-6任一项所述的监控装置，其中，所述系统芯片及所述业务芯片通过所述系统总线连接；所述业务芯片包括至少一个业务模块和第一MPI接口；所述系统芯片，用于向通过系统总线向所述业务芯片下发所述多个MPI信息；所述业务芯片，用于基于所述多个MPI信息中每个MPI信息执行对应于该MPI信息的业务；
其中，所述监控装置通过所述系统总线与所述第一MPI接口和所述至少一个业务模块连接，用于存储用于监控第一业务的所述第一MPI信息。
在第四方面的第一种可能的实现方式中，
所述监控装置中的2n个比特位筛选电路中的第k个比特位筛选电路中的第二逻辑门的第一输入引脚、所述第二逻辑门的第二输入引脚及所述第k个比特位筛选电路中的第三逻辑门的第二输入引脚，分别通过所述系统总线与所述第一MPI接口连接，n≥1，0≤k≤2n-1。
第五方面，本发明实施例再提供的一种电子设备，包括系统芯片、业务芯片及系统总线，所述系统芯片还包括如权利要求1-6任一项所述的监控装置，其中，所述系统芯片及所述业务芯片通过所述系统总线连接；所述系统芯片包括中央处理单元CPU核和第二MPI接口；所述系统芯片，用于向通过系统总线向所述业务芯片下发所述多个MPI信息；所述业务芯片，用于基于所述多个MPI信息中每个MPI信息执行对应于该MPI信息的业务；
其中，所述监控装置通过所述系统总线与所述第二MPI接口和所述CPU核连接，用于存储用于监控第一业务的所述第一MPI信息。
在第五方面的第一种可能的实现方式中，
所述监控装置中的2n个比特位筛选电路中的第k个比特位筛选电路中的第二逻辑门的第一输入引脚、所述第二逻辑门的第二输入引脚及所述第k个比特位筛选电路中的第三逻辑门的第二输入引脚，分别通过所述系统总线与所述第二MPI接口连接。
本发明实施例提供的一种监控方法及监控装置、电子设备，监控装置包括地址过滤器、与该地址过滤器连接的读写控制器，及与该读写控制器连接的存储器，其中，该地址过滤器，用于获取多个MPI信息，并从该多个MPI信息中筛选出与预设的第一业务对应的第一MPI信息，该读写控制器，用于按照接收该第一MPI信息的时间顺序，将该地址过滤器筛选的该第一MPI信息，写入该存储器中，该存储器，用于存储该读写控制器写入的该第一MPI信息。通过该方案，在系统芯片下发MPI信息时，由于地址过滤器筛选出与第一业务对应的第一MPI信息，并按照接收MPI信息的时间顺序，将该第一MPI信息存储在存储器，因此，当业务芯片的第一业务发生错误时，通过监控装置存储的第一业务信息，能够准确定位系统芯片下发MPI信息的错误点，从而提升定位业务芯片配置的错误点的效率。
附图说明
图1为现有技术提供的电子设备的结构示意图；
图2为本发明实施例提供的一种监控装置的结构示意图一；
图3为本发明实施例提供的一种监控装置的结构示意图二；
图4为本发明实施例提供的一种监控装置的结构示意图三；
图5为本发明实施例提供的一种监控装置的结构示意图四；
图6为本发明实施例提供的一种监控装置的结构示意图五；
图7为本发明实施例提供的一种监控装置的结构示意图六；
图8为本发明实施例提供的一种监控装置的结构示意图七；
图9为本发明实施例提供的一种监控装置的结构示意图八；
图10为本发明实施例提供的一种监控装置的结构示意图九；
图11为本发明实施例提供的一种监控装置的结构示意图十；
图12为本发明实施例提供的一种监控装置的存储器的存储结构示意图；
图13为本发明实施例提供的一种监控装置的结构示意图十一；
图14为本发明实施例提供的一种监控方法的流程图一；
图15为本发明实施例提供的一种监控方法的流程图二；
图16为本发明实施例提供的一种监控方法的流程图三；
图17为本发明实施例提供的一种监控方法的流程图四；
图18为本发明实施例提供的一种监控方法的流程图五；
图19为本发明实施例提供的一种监控方法的流程图六；
图20为本发明实施例提供的一种电子设备的结构示意图；
图21为本发明实施例还提供的一种电子设备的结构示意图一；
图22为本发明实施例还提供的一种电子设备的结构示意图二；
图23为本发明实施例再提供的一种电子设备的结构示意图一；
图24为本发明实施例再提供的一种电子设备的结构示意图二。
具体实施方式
下面结合附图对本发明实施例提供的一种监控方法及监控装置、电子设备进行详细地描述。
实施例一
如图2所示，本发明的实施例提供一种监控装置1，包括：
地址过滤器10、与所述地址过滤器10连接的读写控制器11，及与所述读写控制器11连接的存储器12。
其中，所述地址过滤器10，用于获取多个微处理器接口MPI信息，并从所述多个MPI信息中筛选出与预设的第一业务对应的第一MPI信息；所述读写控制器11，用于按照接收所述第一MPI信息的时间顺序，将所述地址过滤器10筛选的所述第一MPI信息，写入所述存储器12中；所述存储器12，用于存储所述读写控制器11写入的所述第一MPI信息。
需要说明的是，由于所述地址过滤器10，可以从获取的所述多个MPI信息中过滤出与所述第一业务对应的所述第一MPI信息，并存储所述第一MPI信息在所述存储器12中，因此，当电子设备的业务芯片处理所述第一业务出现错误时，测试人员可以通过对所述存储器12中存储的与所述第一业务对应所述第一MPI信息的查看，准确定位电子设备的系统芯片下发的第一MPI信息的错误点。
可选的，每个MPI信息包括一个MPI地址信息和与所述一个MPI地址信息对应的一个MPI数据信息，所述一个MPI地址信息包括2n个比特位，n≥1。
如图3所示，所述地址过滤器10，包括2n个比特位筛选电路100和包括2n-1个第一逻辑门1010的n级第一逻辑门电路101，其中，所述n级第一逻辑门电路101中的第m级第一逻辑门电路包括2n-m个第一逻辑门1010，所述第一逻辑门1010为或门或与门，1≤m≤n，n≥1。
其中，所述2n个比特位筛选电路100，用于分别获取第二MPI信息中第二MPI地址信息的2n个比特位的值，并对所述2n个比特位的值进行筛选，以及输出2n个筛选结果，所述第二MPI信息为所述多个MPI信息中的任意一个；所述n级第一逻辑门电路101，用于根据所述2n个筛选结果，判断所述第二MPI信息是否为所述第一MPI信息。
需要说明的是，本发明实施例提供的监控装置1的实现是由逻辑门电路实现的，而实际应用中的该监控装置1的实现方式，本发明不作限制。
其中，逻辑门电路为实现基本和常用逻辑运算的电子电路。在数字电路中，所谓“门”就是只能实现基本逻辑关系的电路。逻辑门为集成电路中的基本组件。
进一步地，逻辑门电路可以包括：与门、非门、或门、同或门、异或门、与非门及或非门等。
示例性的，与门为实现与逻辑运算的逻辑门，例如，0与1分别作为与门的输入时，与门输出的为0与1经过与运算的结果，即0。
可以理解的是，由于每个MPI信息包括一个MPI地址信息和与该一个MPI地址信息对应的一个MPI数据信息，该一个MPI地址信息包括2n个比特位，因此，第一MPI信息包括第一MPI地址信息和第一MPI数据信息，该第一MPI地址信息与该第一MPI数据信息对应，以及第二MPI信息包括第二MPI地址信息和第二MPI数据信息，该第二MPI地址信息与该第二MPI数据信息对应。
特别的，一个MPI地址信息的比特位数一般为32比特位或64比特位。本发明实施例中，不限制该一个MPI地址信息的比特位数。
可选的，如图4所示，所述2n个比特位筛选电路100中的第k个比特位筛选电路包括一个第二逻辑门1000和一个第三逻辑门1001，所述第二逻辑门1000包括所述第二逻辑门1000的第一输入引脚10000、所述第二逻辑门1000的第二输入引脚10001和所述第二逻辑门1000的输出引脚10002，所述第三逻辑门1001包括所述第三逻辑门1001的第一输入引脚10010、所述第三逻辑门1001的第二输入引脚10011和所述第三逻辑门1001的输出引脚10012，所述第二逻辑门1000的输出引脚10002与所述第三逻辑门1001的第一输入引脚10010连接，所述第二逻辑门1000为异或门或同或门，所述第三逻辑门1001为与门或或门，0≤k≤2n-1。
当所述第一逻辑门1010为或门时，所述第二逻辑门1000为异或门，所述第三逻辑门1001为与门；或者，当所述第一逻辑门1010为与门时，所述第二逻辑门1000为同或门，所述第三逻辑门1001为或门。
其中，所述第二逻辑门1000的第一输入引脚10000，用于通过系统总线获取所述第二MPI信息；所述第二逻辑门1000的第二输入引脚10001，用于通过所述系统总线获取第一期望值；所述第二逻辑门1000的输出引脚10002，用于输出所述第二MPI信息和所述第一期望值经过所述第二逻辑门运算后的第一运算结果。
所述第三逻辑门1001的第二输入引脚10011，用于通过所述系统总线获取第一比较值；所述第三逻辑门1001的输出引脚10012，用于输出所述第一比较值和所述第一运算结果经过所述第三逻辑门1001运算后的第二运算结果，所述第二运算结果为所述筛选结果。
进一步地，当第一逻辑门1010为或门时，第二逻辑门1000为异或门，第三逻辑门1001为与门时，地址过滤器10的结构图如图5所示；当第一逻辑门1010为与门时，第二逻辑门1000为同或门，第三逻辑门1001为或门时，地址过滤器10的结构图如图6所示。
需要说明的是，由于一个MPI地址信息可以有2n个比特位，地址过滤器10对第二MPI信息进行地址过滤时，该地址过滤器10分别对该第二MPI信息的每一个比特位进行过滤，因此，该地址过滤电路10中包括2n个比特位筛选电路。
可以理解的是，与门与或门互为反逻辑门，同或门与异或门互为反逻辑门，因此，本发明实施例中，第k个比特位筛选电路可以由多种电路实现：
(1)、当第一逻辑门1010为或门时，第二逻辑门1000为异或门，第三逻辑门1001为与门，由异或门和与门组成的第k个比特位筛选电路。
(2)、当第一逻辑门1010为与门时，第二逻辑门1000为同或门，第三逻辑门1001为或门，由与门和同或门组成的第k个比特位筛选电路。
进一步地，本发明实施例中，第k个比特位筛选电路还可以由其他可以实现第k个比特位筛选电路功能的逻辑器件组成，本发明不作限制。
可选的，从图7或图8可知，所述第m级第一逻辑门电路中的第j个第一逻辑门1010包括所述第m级第一逻辑门电路中的第j个第一逻辑门1010的第一输入引脚10100、所述第m级第一逻辑门电路中的第j个第一逻辑门1010的第二输入引脚10101和所述第m级第一逻辑门电路中的第j个第一逻辑门1010的输出引脚10102，其中，1≤j≤2n-m。
当m＝1时，第1级第一逻辑门电路中的第j个第一逻辑门1010的第一输入引脚10100与所述第k个比特位筛选电路中的第三逻辑门1001的输出引脚10012连接，所述第1级第一逻辑门电路中的第j个第一逻辑门1010的第二输入引脚10101与第k+1个比特位筛选电路中的第三逻辑门1001的输出引脚10012连接，其中，k为偶数。
其中，结合图5、图7所示，或结合图6、图8所示，所述第1级第一逻辑门电路中的第j个第一逻辑门1010的第一输入引脚10100，用于获取所述第k个比特位筛选电路输出的所述筛选结果；所述第1级第一逻辑门电路中的第j个第一逻辑门1010的第二输入引脚10101，用于获取所述第k+1个比特位筛选电路输出的所述筛选结果；所述第1级第一逻辑门电路中的第j个第一逻辑门1010的输出引脚10102，用于输出所述第k个比特位筛选电路输出的所述筛选结果，和所述第k+1个比特位筛选电路输出的所述筛选结果经过所述第j个第一逻辑门运算后的结果。
当1≤m≤n-1，第m级第一逻辑门电路中的第j个第一逻辑门1010的输出引脚10102与第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门1010的第一输入引脚10100连接，所述第m级第一逻辑门电路中的第j+1个第一逻辑门1010的输出引脚10102与所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门1010的第二输入引脚10101连接，其中，j为奇数。
其中，结合图5、图7所示，或结合图6、图8所示，所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门1010的第一输入引脚10100，用于获取所述第m级第一逻辑门电路中的第j个第一逻辑门1010的输出的结果；所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门1010的第二输入引脚10101，用于获取所述第m级第一逻辑门电路中的第j+1个第一逻辑门1010的输出的结果；所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门1010的输出引脚10102，用于输出所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果与所述第m级第一逻辑门电路中的第j+1个第一逻辑门的输出的结果经过所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门运算后的结果。
当m＝n-1时，所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门1010的输出引脚与所述读写控制器11连接。
其中，结合图5、图7所示，或结合图6、图8所示，所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果与所述第m级第一逻辑门电路中的第j+1个第一逻辑门的输出的结果经过所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门运算后的结果为判断结果，所述判断结果用于表征所述第二MPI信息是否为所述第一MPI信息。
需要说明的是，本发明实施例中，由于第一逻辑门1010可以为或门，也可以为与门，因此，图7为第一逻辑门1010为或门时的n级第一逻辑门电路的结构示意图，图8为第一逻辑门1010为与门时的n级第一逻辑门电路的结构示意图。
可以理解的是，本领域技术人员可以理解，对于任意一个地址信息来说，该地址信息的值都是二进制的，且该地址信息的值从右往左依次称为第0个比特位、第1个比特位、第2个比特位、第3个比特位……、第2n-2个比特位、第2n-1个比特位。
优选的，n级第一逻辑门电路101，将第0个比特位筛选电路输出的筛选结果与第1个比特位筛选电路输出的筛选结果进行第一逻辑门运算，且将第2个比特位筛选电路输出的筛选结果与第3个比特位筛选电路输出的筛选结果进行第一逻辑门运算，……，以及将第2n-2个比特位筛选电路输出的筛选结果与第2n-1个比特位筛选电路输出的筛选结果进行第一逻辑门运算。
进一步地，本发明实施例中，n级第一逻辑门电路101，用于对2n个筛选结果都进行第一逻辑门运算，以判断该2n个筛选结果是否与第二预设值相同即可，具体是2n个筛选结果中的哪两个筛选结果不发明不做限制。
可选的，如图9所示，所述读写控制器11包括写模块110和读模块111，如图10所示，所述写模块110包括加法器1100和第一寄存器1101，用于在所述加法器1100的作用下依次寄存即将写入所述存储器12的与第一业务对应的两个第一MPI信息；如图11所示，所述读模块111包括第二寄存器1110，用于寄存来自所述地址过滤器10的所述第一MPI信息。
可选的，所述存储器12，具体用于存储奇偶校验数据信息、多个MPI地址信息及多个MPI数据信息。
需要说明的是，第一业务可以对应至少一个第一MPI信息，当该第一业务对应两个第一MPI信息时，地址过滤器10可以筛选出两个第一MPI信息，这时，首先，读写控制器11的写模块110将一个第一MPI信息写入第一寄存器1101，然后，写模块110的加法器1100加1，最后，写模块110再将另一个第一MPI信息写入第一寄存器1101中。这样，监控装置1可以将筛选的第一信息按照接收的时间顺序存储在存储器11中。
示例性的，图12为存储器12内部的数据的存储格式，其中，奇偶校验数据信息，用于保证存储数据的正确性。MPI地址信息及MPI数据信息为地址过滤器10筛选出的第一MPI信息的第一MPI地址信息和第一MPI数据信息。
进一步地，系统芯片下发配置信息至业务芯片，以配置业务芯片的地址寄存器，从而使得该业务芯片可以在配置地址寄存器完成后，实现某一业务，该地址寄存器为该某一业务的地址寄存器。MPI地址信息为系统芯片下发的配置信息中的地址寄存器的地址，MPI数据信息为系统芯片下发的配置信息中的配置值。
需要说明的是，第二MPI信息为监控装置1获取的多个MPI信息中的任意一个，如图13所示，监控装置1的存储器12存储多个第二MPI信息时，按照第二MPI信息的接收的时间顺序，保存该第二MPI信息。
进一步地，写模块110和读模块111分别与存储器12连接。
特别的，当第一业务发生错误时，测试人员不仅可以查看系统芯片下发的第二MPI信息中的内容是否正确，还可以查看系统芯片下发的多个第二MPI信息的时间顺序是否正确，从而提高了准确定位系统芯片在下发该第一MPI信息时发生错误点的效率。
本发明实施例提供的一种监控装置，该监控装置包括地址过滤器、与该地址过滤器连接的读写控制器，及与该读写控制器连接的存储器，其中，该地址过滤器，用于获取多个MPI信息，并从该多个MPI信息中筛选出与预设的第一业务对应的第一MPI信息，该读写控制器，用于按照接收该第一MPI信息的时间顺序，将该地址过滤器筛选的该第一MPI信息，写入该存储器中，该存储器，用于存储该读写控制器写入的该第一MPI信息。通过该方案，在系统芯片下发MPI信息时，由于地址过滤器筛选出与第一业务对应的第一MPI信息，并按照接收MPI信息的时间顺序，将该第一MPI信息存储在存储器，因此，当业务芯片的第一业务发生错误时，通过该监控装置存储的第一业务信息，能够准确定位系统芯片下发MPI信息的错误点，从而提升定位业务芯片配置的错误点的效率。
实施例二
本发明的实施例提供一种监控方法，如图14所示，该方法可以包括：
S101、监控装置获取第二MPI(Micro Process Interface，微处理器接口)信息、第一比较值和第一期望值，该第一比较值和该第一期望值分别与预设的第一业务对应。
需要说明的是，监控装置可以从系统总线获取多个MPI信息，第二MPI信息为该多个MPI信息中的任意一个。
本发明实施例中，监控装置是一个一个对获取的MPI信息进行监控的。
监控装置获取第二MPI信息、第一比较值和第一期望值，该第一比较值和该第一期望值分别根据预设的第一业务设置。
需要说明的是，本发明实施例提供的监控装置应用于电子设备中的系统芯片向业务芯片下发业务配置信息时的配置信息的监控，由于系统芯片与业务芯片的通信是通过MPI接口实现的，因此，上述配置信息在本发明实施例中可以由至少一个第一MPI信息组成。
系统芯片可以为SOC(System on Chip，芯片级系统)芯片，该SOC芯片内部包括支持RSIC(Reduced Instruction Set Computer，精简指令集计算机)指令结构的CPU(Central Processing Unit，中央处理器)核，例如常见的ARM(Acorn RISC Machine,RISC微处理器)核。其中，SOC芯片支持业务软件在其内部运行。业务芯片为支持某种业务处理的ASIC(Application Specific Integrated Circuits，专用集成电路)，例如支持OTN(Optical network terminal，光网络设备)业务处理的ASIC，该业务芯片内部不包括CPU核。SOC芯片与业务芯片之间的软件配置接口为MPI接口，目前常用的MPI接口包括PCIe(PCI Express)总线接口、AMBA(Advanced Microcontroller BusArchitecture)总线接口等。
具体的，第二MPI信息、第一比较值和第一期望值为系统芯片下发的。监控装置可以通过系统总线获取系统芯片下发的第二MPI信息、第一比较值和第一期望值。
进一步地，第一比较值和第一期望值是系统芯片根据第一业务对应的至少一个第一MPI信息进行配置的，该第一比较值和该第一期望值为判断第二MPI信息是否为第一MPI信息的判断参考值。本发明实施例提供的监控方法中的具体的判断方法将在本发明实施例的后面部分进行说明。
需要说明的是，监控装置可以从获取的多个MPI信息中过滤出与第一业务对应的第一MPI信息，并存储该第一MPI信息在监控装置的存储器中，因此，当电子设备的业务芯片处理第一业务出现错误时，测试人员可以通过对监控装置中的存储器中存储的与第一业务对应第一MPI信息的查看，准确定位电子设备的系统芯片下发的第一MPI信息的错误点。
可选的，每个MPI信息包括一个MPI地址信息和与该一个MPI地址信息对应的一个MPI数据信息，该一个MPI地址信息包括2n个比特位，n≥1。
可以理解的是，由于每个MPI信息包括一个MPI地址信息和与该一个MPI地址信息对应的一个MPI数据信息，该一个MPI地址信息包括2n个比特位，因此，第一MPI信息包括第一MPI地址信息和第一MPI数据信息，该第一MPI地址信息与该第一MPI数据信息对应，以及第二MPI信息包括第二MPI地址信息和第二MPI数据信息，该第二MPI地址信息与该第二MPI数据信息对应。
需要知道的是，一个MPI地址信息的比特位数一般为32比特位或64比特位。在本发明实施例中，不限制该一个MPI地址信息的比特位数。
需要说明的是，由于一个MPI地址信息可以有2n个比特位，监控装置对第二MPI信息进行地址过滤时，该监控装置分别对该第二MPI信息的每一个比特位进行过滤，因此，该监控装置中包括2n个比特位筛选电路。
需要说明的是，本发明实施例提供的监控方法对应的监控装置的实现是由逻辑门电路实现的，而实际应用中的该监控装置的实现方式，本发明不作限制。
其中，逻辑门电路为实现基本和常用逻辑运算的电子电路。在数字电路中，所谓“门”就是只能实现基本逻辑关系的电路。逻辑门为集成电路中的基本组件。
进一步地，逻辑门电路可以包括：与门、非门、或门、同或门、异或门、与非门及或非门等。
示例性的，与门为实现与逻辑运算的逻辑门，例如，0与1分别作为与门的输入时，与门输出的为0与1经过与运算的结果，即0。
可以理解的是，与门与或门互为反逻辑门，同或门与异或门互为反逻辑门，因此，本发明实施例中，一个比特位筛选电路可以由多种电路实现。
特别的，本发明实施例提供的一种监控方法的主体可以为监控装置，其中，该监控装置可以为电子设备；也可以为一个与电子设备连接的独立模块。具体的实现形式，本发明不作限制。
示例性的，监控装置获取第二MPI信息、第一比较值和第一期望值。其中，第二MPI信息中的第二地址信息为0001，第二MPI数据信息为A，第一比较值为1110，第一期望值为0000。
S102、监控装置根据第二MPI信息、第一比较值和第一期望值，判断该第二MPI信息是否为第一MPI信息，该第一MPI信息与第一业务对应。
监控装置获取第二MPI信息、第一比较值和第一期望值之后，该监控装置根据该第二MPI信息、该第一比较值和该第一期望值，判断该第二MPI信息是否为第一MPI信息，该第一MPI信息与第一业务对应，即该监控装置判断第二MPI信息是否为与第一业务对应的MPI信息。
需要说明的是，第一MPI信息为电子设备中的系统芯片下发给业务芯片的配置信息中的任意一个，该配置信息与业务芯片的第一业务对应，即该第一MPI信息为第一业务的配置信息。第一MPI信息可以由监控装置通过系统总线获取。
可选的，第一业务可以为电子设备中的业务芯片可以处理的业务中的任意一个。
进一步地，不同的第一业务对应的第一比较值和第一期望值不同。由于第一比较值和第一期望值分别与第一业务对应，因此，监控装置可以将第二MPI信息与第一比较值和第一期望值进行比较，判断该第二MPI信息是否为第一MPI信息。
特别的，监控装置可以在业务芯片进行第一业务配置的同时，筛选出与该第一业务对应的第一MPI信息，即监控装置监控第一业务的配置信息。
需要说明的是，监控装置的筛选第一MPI信息的过程为监控装置中的地址过滤器完成的。
S103、若第二MPI信息为第一MPI信息，监控装置则保存该第二MPI信息，以供定位系统芯片下发第一MPI信息的错误点时查看。
监控装置根据第二MPI信息、第一比较值和第一期望值，判断该第二MPI信息是否为第一MPI信息之后，若该第二MPI信息为第一MPI信息，该监控装置则保存该第二MPI信息，以供定位系统芯片下发第一MPI信息的错误点。
具体的，若该第二MPI信息为第一MPI信息，该监控装置则通过其内部的读写控制器将该第二MPI信息写入监控装置内部的存储器中，以保存该第二MPI信息，进而供定位系统芯片下发第一MPI信息的错误点时查看。
可以理解的是，当监控装置判断出第二MPI信息为第一MPI信息时，监控装置就记录该第二MPI信息。这样，若业务芯片在处理第一业务发生错误时，测试人员可以通过查看监控装置存储的第二MPI信息，即与第一业务对应的第一MPI信息，从而准确定位系统芯片在下发该第一MPI信息时是否发生了错误，进而找出系统芯片下发第一MPI信息的错误点。
本发明实施例提供的一种监控方法，监控装置通过获取第二MPI信息、第一比较值和第一期望值，该第一比较值和该第一期望值分别与预设的第一业务对应，该监控装置并根据该第二MPI信息、该第一比较值和该第一期望值，判断该第二MPI信息是否为第一MPI信息，该第一MPI信息与第一业务对应，以及若该第二MPI信息为该第一MPI信息，该监控装置则保存该第二MPI信息，以供定位系统芯片下发第一MPI信息的错误点时查看。通过该方案，在系统芯片下发MPI信息时，由于地址过滤器筛选出与第一业务对应的第一MPI信息，并按照接收MPI信息的时间顺序，将该第一MPI信息存储在存储器，因此，当业务芯片的第一业务发生错误时，通过该监控装置存储的第一业务信息，能够准确定位系统芯片下发MPI信息的错误点，从而提升定位业务芯片配置的错误点的效率。
实施例三
本发明的实施例提供一种监控方法，如图15所示，该方法可以包括：
S201、监控装置获取第二微处理器接口MPI信息、第一比较值和第一期望值，该第一比较值和该第一期望值分别与预设的第一业务对应，其中，该第二MPI信息包括第二MPI地址信息和与第二MPI地址信息对应的第二MPI数据信息。
需要说明的是，监控装置可以从系统总线获取多个MPI信息，第二MPI信息为该多个MPI信息中的任意一个。
本发明实施例中，监控装置是一个一个对获取的MPI信息进行监控的。
监控装置获取第二MPI信息、第一比较值和第一期望值，该第一比较值和该第一期望值分别根据预设的第一业务设置，其中，该第二MPI信息包括第二MPI地址信息和与第二MPI地址信息对应的第二MPI数据信息。
需要说明的是，本发明实施例提供的监控装置应用于电子设备中的系统芯片向业务芯片下发业务配置信息时的配置信息的监控，由于系统芯片与业务芯片的通信是通过MPI接口实现的，因此，上述配置信息在本发明实施例中由至少一个第一MPI信息组成。
系统芯片可以为SOC芯片，该SOC芯片内部包括支持RSIC指令结构的CPU核，例如常见的ARM核。其中，SOC芯片支持业务软件在其内部运行。业务芯片为支持某种业务处理的ASIC，例如支持OTN业务处理的ASIC，该业务芯片内部不包括CPU核。SOC芯片与业务芯片之间的软件配置接口为MPI接口，目前常用的MPI接口包括PCIe总线接口、AMBA总线接口等。
具体的，第二MPI信息、第一比较值和第一期望值为系统芯片下发的。监控装置可以通过系统总线获取系统芯片下发的第二MPI信息、第一比较值和第一期望值。
进一步地，第一比较值和第一期望值是系统芯片根据第一业务对应的至少一个第一MPI信息进行配置的，该第一比较值和该第一期望值为判断第二MPI信息是否为第一MPI信息的判断参考值。本发明实施例提供的监控方法中的具体的判断方法将在本发明实施例的后面部分进行详细地说明。
需要说明的是，监控装置可以从获取的多个MPI信息中过滤出与第一业务对应的第一MPI信息，并存储该第一MPI信息在监控装置的存储器中，因此，当电子设备的业务芯片处理第一业务出现错误时，测试人员可以通过对监控装置中的存储器中存储的与第一业务对应第一MPI信息的查看，准确定位电子设备的系统芯片下发的第一MPI信息的错误点。
特别的，本发明实施例提供的一种监控方法的主体可以为监控装置，其中，该监控装置可以为电子设备；也可以为一个与电子设备连接的独立模块。具体的实现形式，本发明不作限制。
S202、监控装置根据第二MPI地址信息、第一比较值和第一期望值，判断该第二MPI信息是否为第一MPI信息。
监控装置获取第二MPI信息、第一比较值和第一期望值之后，监控装置根据第二MPI地址信息、第一比较值和第一期望值，判断该第二MPI信息是否为第一MPI信息，该第一MPI信息与第一业务对应，即该监控装置判断第二MPI信息是否为与第一业务对应的MPI信息。
需要说明的是，第一MPI信息为电子设备中的系统芯片下发给业务芯片的配置信息中的任意一个，该配置信息与业务芯片的第一业务对应，即该第一MPI信息为第一业务的配置信息。第一MPI信息可以由监控装置通过系统总线获取。
可选的，第一业务可以为电子设备中的业务芯片可以处理的业务中的任意一个。
进一步地，不同的第一业务对应的第一比较值和第一期望值不同。由于第一比较值和第一期望值分别与第一业务对应，因此，监控装置可以将第二MPI信息与第一比较值和第一期望值进行比较，判断该第二MPI信息是否为第一MPI信息。
特别的，监控装置可以在业务芯片进行第一业务配置的同时，筛选出与该第一业务对应的第一MPI信息，即监控装置监控第一业务的配置信息。
具体的，如图16所示，监控装置根据第二MPI地址信息、第一比较值和第一期望值，判断该第二MPI信息是否为第一MPI信息的步骤包括如下：S301-S302。
S301、监控装置根据第二MPI地址信息中的2n个比特位中的每个比特位的值、第一比较值中的2n个比特位中的每个比特位的值和第一期望值中的2n个比特位中的每个比特位的值，分别确定该第二MPI地址信息中的2n个比特位对应的2n个筛选结果，n≥1。
可选的，每个MPI信息包括一个MPI地址信息和与该一个MPI地址信息对应的一个MPI数据信息，该一个MPI地址信息包括2n个比特位，n≥1，即第二MPI地址信息包括2n个比特位，且第一比较值和第一期望值为地址信息，包括与该第二MPI信息相同个数的比特位，即2n个比特位。
可以理解的是，由于每个MPI信息包括一个MPI地址信息和与该一个MPI地址信息对应的一个MPI数据信息，该一个MPI地址信息包括2n个比特位，因此，第一MPI信息包括第一MPI地址信息和第一MPI数据信息，该第一MPI地址信息与该第一MPI数据信息对应，以及第二MPI信息包括第二MPI地址信息和第二MPI数据信息，该第二MPI地址信息与该第二MPI数据信息对应。
需要知道的是，一个MPI地址信息的比特位数一般为32比特位或64比特位。在本发明实施例中，不限制该一个MPI地址信息的比特位数。
需要说明的是，监控装置判断第二MPI信息是否为第一MPI信息时，监控装置是通过每个比特位进行判断的，即监控装置根据第二MPI地址信息中的2n个比特位中的一个比特位的值、第一比较值中的2n个比特位中的一个比特位的值和第一期望值中的2n个比特位中的一个比特位的值，确定该第二MPI地址信息中的该一个比特位对应的一个筛选结果。由此可推知，确定第二MPI地址信息中的每个比特位分别对应的筛选结果的方法，与确定上述第二MPI地址信息中的一个比特位的方法相同。
特别的，第二MPI地址信息的比特位的值、第一比较值的比特位的值和第一期望值的比特位的值都是二进制的，包括0或1，即第二地址信息、第一比较值和第一期望值分别由2n个0与1的组合构成。第一比较值和第一期望值都是地址信息。
示例性的，当n＝2时，2n＝4，第二MPI地址信息可以为0001，第一比较值可以为0001，第一期望值可以为0000。
需要说明的是，本领域技术人员可以理解，对于任意一个地址信息来说，该地址信息的值都是二进制的，且该地址信息的值从右往左依次称为第0个比特位、第1个比特位、第2个比特位、……、第2n-1个比特位。
进一步地，第一比较值和第一期望值的取值是根据第一业务的配置信息决定的。其中，第一比较值和第一期望值的具体的取值方法将在本发明实施例的后面部分进行说明。
需要说明的是，监控装置确定第二MPI地址信息中的2n个比特位对应的2n个筛选结果的过程，是在监控装置的地址过滤器中的比特位筛选电路中实现的，其中，一个比特位对应一个比特位筛选电路，每个比特位筛选电路输出一个筛选结果。在本发明实施例中，由于一个比特位筛选电路的实现是由逻辑门电路实现的，因此，该一个筛选结果可以为0，也可以为1。
进一步地，如图17所示，监控装置根据第二MPI地址信息中的每个比特位的值、第一比较值中的2n个比特位中的每个比特位的值和第一期望值中的2n个比特位中的每个比特位的值，分别确定第二MPI地址信息中的2n个比特位对应的2n个筛选结果，包括如下：S401-S403。
S401、监控装置根据第一比较值中的第k个比特位的值，判断是否将第二MPI地址信息中的第k个比特位的值与第一期望值中的第k个比特位的值进行对比，0≤k≤2n-1。
本发明实施例中，监控装置根据第一比较值中的第k个比特位的值，判断是否将第二MPI地址信息中的第k个比特位的值与第一期望值中的第k个比特位的值进行对比。
需要说明的是，第一业务对应的第一MPI信息可以为至少一个，而第一比较值的取值由与该第一业务对应的全部第一MPI信息决定，尤其由与该第一业务对应的全部第一MPI信息的全部第一MPI地址信息决定。
下面以一个例子来说明第一比较值和第一期望值的取值方法。
示例性的，n＝2时，2n＝4，与第一业务对应的配置信息为MPI信息1、MPI信息2和MPI信息3，该MPI信息1、MPI信息2和MPI信息3为三个第一MPI信息。其中，MPI信息1的地址信息为0001，MPI信息2的地址信息为0000，MPI信息3的地址信息为0010，从上述信息中可以推知，在MPI信息1的地址信息、MPI信息2的地址信息和MPI信息3的地址信息中，只有第0个比特位的值和第1个比特位的值不同，即监控装置中第二MPI地址信息中的第0个比特位的值和第1个比特位的值为0还是1都可，因此，监控装置最主要的是比较第2个比特位的值和第3个比特位的值，于是，系统芯片下发的第一比较值的第0个比特位的值和第1个比特位的值为与第一预设值相同的值，而第一比较值的第2个比特位的值和第3个比特位的值为与该第一预设值相反的值，即若第一预设值为0，则与该第一预设值相反的值为1；若第一预设值为1，则与该第一预设值相反的值为0。假设第一预设值为0，则第一比较值为1100。其中，第一预设值的设定与实现监控装置的具体的电路有关。而第一期望值为MPI信息1的地址信息、MPI信息2的地址信息和MPI信息3的地址信息中的任意一个，即第一期望值的第0个比特位的值和第1个比特位的值为0或1都可，但是第2个比特位的值和第3个比特位的值为与MPI信息1的地址信息、MPI信息2的地址信息和MPI信息3的地址信息中的第2个比特位的值和第3个比特位的值相同，如0010。
可选的，(1)、当监控装置的地址过滤器中的第k个比特位筛选电路由异或门及与门组成时，第一预设值为0。
(2)、当监控装置的地址过滤器中的第k个比特位筛选电路由同或门及或门组成时，第一预设值为1。
可以理解的是，由于本发明实施例中，监控装置可以先根据第一比较值，判断出第二地址信息中可以不用考虑比特位的值为多少的比特位，即第一比较值与第一预设值不同的第一比特位，再将该第二地址信息中的第一比特位的值与第一期望值比较，以判断该第一比特位是否与第二比特位的值相同，该第二比特位为全部第一MPI信息中的比特位的值相同的比特位，因此，对于第二MPI地址信息中的第k个比特位的值，监控装置可以根据第一比较值中的第k个比特位的值，判断是否将第二MPI地址信息中的第k个比特位的值与第一期望值中的第k个比特位的值进行对比。
具体的，如图18所示，监控装置根据第一比较值中的第k个比特位的值，判断是否将第二MPI地址信息中的第k个比特位的值与第一期望值中的第k个比特位的值进行对比，包括如下：S501-S503。
S501、监控装置将第一比较值中的第k个比特位的值与第一预设值进行对比。
监控装置将第一比较值中的第k个比特位的值与第一预设值进行对比，从而判断第二MPI信息中的第k个比特位的值是否为需要判断的。
示例性的，当n＝2时，2n＝4，与第一业务对应的配置信息为MPI信息1和MPI信息2，该MPI信息1和该MPI信息2为两个第一MPI信息。其中，假设MPI信息1的地址信息为0001，MPI信息2的地址信息为0000，因此，第一比较值为1110。若第一预设值为0，则当k＝0时，将第一比较值的第0个比特位的值0，与第一预设值0进行对比，而当k＝1时，将第一比较值的第1个比特位的值1，与第一预设值0进行对比。
S502、若第一比较值中的第k比特位的值与第一预设值不同，监控装置则将第二MPI地址信息的第k个比特位的值与第一期望值的第k个比特位的值进行对比。
监控装置将第一比较值中的第k个比特位的值与第一预设值进行对比之后，若第一比较值中的第k比特位的值与第一预设值不同，监控装置则将第二MPI地址信息的第k个比特位的值与第一期望值的第k个比特位的值进行对比。
需要说明的是，若第一比较值中的第k比特位的值与第一预设值不同，则表示第二地址信息中的第k个比特位的值与第一期望值中的第k个比特位的值相同，才能与第一MPI地址信息中的第k个比特位的值相同，因此，监控装置需将该第二MPI地址信息的第k个比特位的值与第一期望值的第k个比特位的值进行对比。
示例性的，当n＝2时，2n＝4，与第一业务对应的配置信息为MPI信息1和MPI信息2，该MPI信息1和该MPI信息2为两个第一MPI信息。其中，假设MPI信息1的地址信息为0001，MPI信息2的地址信息为0000，因此，第一比较值为1110，第一期望值为0001，若第二MPI地址信息为0010，且第一预设值为0，则当k＝1时，第一比较值的第1个比特位的值1，与第一预设值0不同，因此，监控装置将第二MPI地址信息的第1个比特位的值1，与第一期望值的第1个比特位的值0进行对比。
S503、若第一比较值中的第k比特位的值与第一预设值相同，监控装置则不将第二MPI地址信息的第k个比特位的值与第一期望值的第k个比特位的值进行对比。
监控装置将第一比较值中的第k个比特位的值与第一预设值进行对比之后，若第一比较值中的第k比特位的值与第一预设值相同，监控装置则不将第二MPI地址信息的第k个比特位的值与第一期望值的第k个比特位的值进行对比。
示例性的，当n＝2时，2n＝4，与第一业务对应的配置信息为MPI信息1和该MPI信息2，该MPI信息1和MPI信息2为两个第一MPI信息。其中，假设MPI信息1的地址信息为0001，MPI信息2的地址信息为0000，因此，第一比较值为1110，第一期望值为0001，若第二MPI地址信息为0010，且第一预设值为0，则当k＝0时，第一比较值的第0个比特位的值0，与第一预设值0相同，因此，监控装置不将第二MPI地址信息的第0个比特位的值0，与第一期望值的第0个比特位的值0进行对比。
需要说明的是，本发明实施例中，S502与S503为S501之后的两个并列的步骤，本发明不限制S502与S503的执行顺序，即监控装置可以先执行S501-S502，再执行S503，也可以先执行S501-S503，再执行S502，本发明不作限制。
S402、若将第二MPI地址信息中的第k个比特位的值与第一期望值中的第k个比特位的值进行对比，监控装置则根据该第二MPI地址信息中的第k个比特位的值与该第一期望值中的第k个比特位的值的对比结果，输出该第二MPI地址信息中的第k个比特位对应的第k个筛选结果。
监控装置根据第一比较值中的第k个比特位的值，判断是否将第二MPI地址信息中的第k个比特位的值与第一期望值中的第k个比特位的值进行对比之后，若将该第二MPI地址信息中的第k个比特位的值与该第一期望值中的第k个比特位的值进行对比，该监控装置则根据该第二MPI地址信息中的第k个比特位的值与该第一期望值中的第k个比特位的值的对比结果，输出该第二MPI地址信息中的第k个比特位对应的第k个筛选结果。
特别的，若监控装置将第二MPI地址信息中的第k个比特位的值与第一期望值进行对比，则表示第一比较值的第k个比特位的值与第一预设值不同，此时，监控装置判断该二MPI地址信息中的第k个比特位的值是否分别与全部第一MPI信息的第k个比特位的值相同，并输出筛选结果，此时，该第二MPI地址信息中的第k个比特位的值决定了该监控装置的地址过滤器中的第k个比特位筛选电路的筛选结果。
需要说明的是，当监控装置的地址过滤器中的第k个比特位筛选电路由异或门及与门组成时，第一预设值为0，且若该第二MPI地址信息中的第k个比特位的值与该第一期望值中的第k个比特位的值相同，监控装置则输出的第k个筛选结果为0，或者，若该第二MPI地址信息中的第k个比特位的值与该第一期望值中的第k个比特位的值不同，监控装置则输出的第k个筛选结果为1；当监控装置的地址过滤器中的第k个比特位筛选电路由同或门及或门组成时，第一预设值为1，且若该第二MPI地址信息中的第k个比特位的值与该第一期望值中的第k个比特位的值相同，监控装置则输出的第k个筛选结果为1，或者，若该第二MPI地址信息中的第k个比特位的值与该第一期望值中的第k个比特位的值不同，监控装置则输出的第k个筛选结果为0。
示例性的，当n＝2时，2n＝4，与第一业务对应的配置信息为MPI信息1和MPI信息2，该MPI信息1和该MPI信息2为两个第一MPI信息。其中，假设MPI信息1的地址信息为0001，MPI信息2的地址信息为0000，因此，第一比较值为1110，第一期望值为0001，若第二MPI地址信息为0010，且第一预设值为0，则当k＝1时，监控装置将第二MPI地址信息的第1个比特位的值1，与第一期望值的第1个比特位的值0进行对比，由于1与0不同，因此，监控装置输出的第1个筛选结果为1。
S403、若不将第二MPI地址信息中的第k个比特位的值与第一期望值中的第k个比特位的值进行对比，监控装置则根据该第一比较值中的第k个比特位的值，输出第k个筛选结果。
监控装置根据第一比较值中的第k个比特位的值，判断是否将第二MPI地址信息中的第k个比特位的值与第一期望值中的第k个比特位的值进行对比之后，若不将该第二MPI地址信息中的第k个比特位的值与该第一期望值中的第k个比特位的值进行对比，该监控装置则根据该第一比较值中的第k个比特位的值，输出第k个筛选结果。
特别的，若监控装置不将第二MPI地址信息中的第k个比特位的值与第一期望值进行对比，则表示第一比较值的第k个比特位的值与第一预设值相同，即该第二MPI地址信息中的第k个比特位的值是0或1都可，而第二MPI地址信息的第k个比特位的值也只能为0或1，因此，监控装置可以根据该第一比较值的第k个比特位的值，输出第k个筛选结果，该第k个筛选结果表征第二MPI地址信息的第k个比特位与第一MPI信息的第k个比特位的值相同。
需要说明的是，当监控装置的地址过滤器中的第k个比特位筛选电路由异或门及与门组成时，第一预设值为0，且若第一比较值为0时，不将该第二MPI地址信息中的第k个比特位的值与该第一期望值中的第k个比特位的值进行对比，监控装置则输出的第k个筛选结果为0；当监控装置的地址过滤器中的第k个比特位筛选电路由同或门及或门组成时，第一预设值为1，且若第一比较值为1时，不将该第二MPI地址信息中的第1个比特位的值与该第一期望值中的第1个比特位的值进行对比，监控装置则输出的第1个筛选结果为1。
示例性的，当n＝2时，2n＝4，与第一业务对应的配置信息为MPI信息1和MPI信息2，该MPI信息1和该MPI信息2为两个第一MPI信息。其中，假设MPI信息1的地址信息为0001，MPI信息2的地址信息为0000，因此，第一比较值为1110，第一期望值为0001，若第二MPI地址信息为0010，且第一预设值为0，则当k＝0时，第一比较值的第0个比特位的值0，监控装置可以根据第一比较值输出第0个筛选结果，因此，监控装置输出的第0个筛选结果为0。
需要说明的是，本发明实施例中，S402与S403为S401之后的两个并列的步骤，本发明不限制S402与S403的执行顺序，即监控装置可以先执行S401-S402，再执行S403，也可以先执行S401-S403，再执行S402，本发明不作限制。
进一步地，S401-S403为监控装置确定第二MPI地址信息中的第k个比特位对应的第k个筛选结果的方法，由该方法可以推知，监控装置分别确定2n个筛选结果的方法，与该监控装置确定第k个筛选结果的方法一样，由此，监控装置确定了2n个筛选结果。
S302、监控装置根据2n个筛选结果，判断第二MPI信息是否为第一MPI信息。
监控装置根据第二MPI地址信息中的2n个比特位中的每个比特位的值、第一比较值中的2n个比特位中的每个比特位的值和第一期望值中的2n个比特位中的每个比特位的值，分别确定该第二MPI地址信息中的2n个比特位对应的2n个筛选结果之后，该监控装置根据2n个筛选结果，判断第二MPI信息是否为第一MPI信息。
可以理解的是，由于监控装置的地址过滤器中的2n个比特位筛选电路输出2n个筛选结果，第k个比特位筛选电路输出的第k个筛选结果表征第二地址信息中的第k个比特位的值是否与第一MPI信息中的第k个比特位的值相同，因此，监控装置可以根据2n个筛选结果，通过对比第二MPI信息中的每个比特位的值是否与第一MPI地址信息中的对应比特位的值相同，从而判断第二MPI信息是否为第一MPI信息。
需要说明的是，监控装置的筛选第一MPI信息的过程为监控装置中的地址过滤器完成的。
具体的，当监控装置的地址过滤器中的第k个比特位筛选电路由异或门及与门组成时，第一预设值为0，且若监控装置输出的2n个筛选结果均为0，则第二MPI信息为第一MPI信息，或者，若监控装置输出的2n个筛选结果有任意一个筛选结果不为0，则第二MPI信息不为第一MPI信息；当监控装置的地址过滤器中的第k个比特位筛选电路由同或门及或门组成时，第一预设值为1，且若监控装置输出的2n个筛选结果均为1，则第二MPI信息为第一MPI信息，或者，若监控装置输出的2n个筛选结果有一个筛选结果不为1，则第二MPI信息不为第一MPI信息。
具体的，如图19所示，监控装置根据2n个筛选结果，判断第二MPI信息是否为第一MPI信息，包括如下：S601-S604。
S601、监控装置根据2n个筛选结果，输出判断结果。
监控装置根据2n个筛选结果，输出判断结果。
需要说明的是，监控装置根据2n个筛选结果，输出判断结果的过程是在监控装置的地址过滤器中的n级第一逻辑门电路中实现的。其中，本发明实施例中，该第一逻辑门可以为或门，或与门。
进一步地，当监控装置的地址过滤器中的第k个比特位筛选电路由异或门及与门组成时，n级第一逻辑门电路为n级或门电路；当监控装置的地址过滤器中的第k个比特位筛选电路由同或门及或门组成时，该n级第一逻辑门电路为n级与门电路。
需要说明的是，当监控装置的地址过滤器中的第k个比特位筛选电路由异或门及与门组成，且n级第一逻辑门电路为n级或门电路时，若监控装置输出的2n个筛选结果均为0，则监控装置输出的判断结果为0，或者，若监控装置输出的2n个筛选结果有任意一个筛选结果不为0，则监控装置输出的判断结果为1；当监控装置的地址过滤器中的第k个比特位筛选电路由同或门及或门组成，该n级第一逻辑门电路为n级与门电路时，若监控装置输出的2n个筛选结果均为1，则监控装置输出的判断结果为1，或者，若监控装置输出的2n个筛选结果有任意一个筛选结果不为1，则监控装置输出的判断结果为0。
示例性的，当n＝2时，2n＝4，与第一业务对应的配置信息为MPI信息1和MPI信息2，该MPI信息1和该MPI信息2为两个第一MPI信息。其中，假设MPI信息1的地址信息为0001，MPI信息2的地址信息为0000，因此，第一比较值为1110，第一期望值为0001。若第二MPI地址信息为0000，且第一预设值为0，则监控装置输出第0个筛选结果为0，监控装置输出第1个筛选结果为0，监控装置输出第2个筛选结果为0，监控装置输出第3个筛选结果为0，因此，监控装置输出的判断结果为0；或者，若第二MPI地址信息为0010，且第一预设值为0，则监控装置输出第0个筛选结果为0，监控装置输出第1个筛选结果为1，监控装置输出第2个筛选结果为0，监控装置输出第3个筛选结果为0，因此，监控装置输出的判断结果为1。
S602、监控装置根据判断结果，判断第二MPI信息是否为第一MPI信息。
监控装置根据2n个筛选结果，输出判断结果之后，该监控装置根据判断结果，判断第二MPI信息是否为第一MPI信息。
具体的，监控装置可以通过将判断结果与第二预设值进行对比，从而判断第二MPI信息是否为第一MPI信息。
需要说明的是，当监控装置的地址过滤器中的第k个比特位筛选电路由异或门及与门组成，且n级第一逻辑门电路为n级或门电路时，第二预设值为0；当监控装置的地址过滤器中的第k个比特位筛选电路由同或门及或门组成，且n级第一逻辑门电路为n级与门电路时，第二预设值为1。具体的第二预设值的设定与实现监控装置的电路有关，本发明不作限制。
S603、若判断结果与第二预设值相同，监控装置则判断该第二MPI信息为第一MPI信息。
监控装置根据判断结果，判断第二MPI信息是否为第一MPI信息之后，若判断结果与第二预设值相同，该监控装置则判断该第二MPI信息为第一MPI信息。
示例性的，当n＝2时，2n＝4，与第一业务对应的配置信息为MPI信息1和MPI信息2，该MPI信息1和该MPI信息2为两个第一MPI信息。其中，假设MPI信息1的地址信息为0001，MPI信息2的地址信息为0000，因此，第一比较值为1110，第一期望值为0001。若第二MPI地址信息为0000，且第一预设值为0，第二预设值为0，则监控装置输出的判断结果为0，由于监控装置输出的判断结果0，与第二预设值0相同，因此，监控装置可以判断出该第二MPI信息为第一MPI信息。
S604、若判断结果与第二预设值不同，监控装置则判断该第二MPI信息不为第一MPI信息。
监控装置根据判断结果，判断第二MPI信息是否为第一MPI信息之后，若判断结果与第二预设值不同，该监控装置则判断该第二MPI信息不为第一MPI信息。
示例性的，当n＝2时，2n＝4，与第一业务对应的配置信息为MPI信息1和MPI信息2，该MPI信息1和该MPI信息2为两个第一MPI信息。其中，假设MPI信息1的地址信息为0001，MPI信息2的地址信息为0000，因此，第一比较值为1110，第一期望值为0001。若第二MPI地址信息为0010，且第一预设值为0，第二预设值为0，则监控装置输出的判断结果为1，由于监控装置输出的判断结果1，与第二预设值0不同，因此，监控装置可以判断该第二MPI信息不为第一MPI信息。
需要说明的是，本发明实施例中，S603与S604为S602之后的两个并列的步骤，本发明不限制S603与S604的执行顺序，即监控装置可以先执行S602-S603，再执行S604，也可以先执行S602-S604，再执行S603，本发明不作限制。
S203、若第二MPI信息为第一MPI信息，监控装置则保存该第二MPI信息，以供定位系统芯片下发第一MPI信息的错误点。
监控装置根据第二MPI地址信息、第一比较值和第一期望值，判断该第二MPI信息是否为第一MPI信息之后，若该第二MPI信息为第一MPI信息，该监控装置则保存该第二MPI信息，以供定位系统芯片下发第一MPI信息的错误点时查看。
具体的，若该第二MPI信息为第一MPI信息，该监控装置则通过其内部的读写控制器将该第二MPI信息写入监控装置内部的存储器中，以保存该第二MPI信息，进而供定位系统芯片下发第一MPI信息的错误点时查看。
可以理解的是，当监控装置判断出第二MPI信息为第一MPI信息时，监控装置就记录该第二MPI信息。这样，若业务芯片在处理第一业务发生错误时，测试人员可以通过查看监控装置存储的第二MPI信息，即与第一业务对应的第一MPI信息，从而准确定位系统芯片在下发该第一MPI信息时是否发生了错误，进而找出系统芯片下发第一MPI信息的错误点。
需要说明的是，第二MPI信息为监控装置获取的多个MPI信息中的任意一个，监控装置存储多个第二MPI信息时，按照第二MPI信息的接收的时间顺序，保存该第二MPI信息。
特别的，当第一业务发生错误时，测试人员不仅可以查看系统芯片下发的第二MPI信息中的内容是否正确，还可以查看系统芯片下发的多个第二MPI信息的时间顺序是否正确，从而提高了准确定位系统芯片在下发该第一MPI信息时发生错误点的效率。
示例性的，假设系统芯片下发的与第一业务对应的第一MPI信息为MPI信息1和MPI信息2，监控装置筛选出的第二MPI信息为MPI信息3，MPI信息4。其中，MPI信息1的地址信息为0000，MPI信息1的数据信息A，MPI信息2的地址信息为0001，MPI信息2的数据信息B，MPI信息3的地址信息为0000，MPI信息3的数据信息B，MPI信息4的地址信息为0001，MPI信息4的数据信息A。测试人员可以通过调取监控装置中的与第一业务对应的MPI信息，即MPI信息3和MPI信息4，以及系统下发的与第一业务对应的MPI信息1和MPI信息2的历史信息，从而找出系统芯片下发MPI信息1和MPI信息2的时间顺序错误，而导致业务芯片处理第一业务错误或异常。
S204、若第二MPI信息不为第一MPI信息，监控装置则不保存该第二MPI信息，从而将该第二MPI信息过滤掉。
监控装置根据第二MPI地址信息、第一比较值和第一期望值，判断该第二MPI信息是否为第一MPI信息之后，若该第二MPI信息不为第一MPI信息，该监控装置则不保存该第二MPI信息，从而将该第二MPI信息过滤掉。
可以理解的是，当监控装置判断出第二MPI信息不为第一MPI信息时，由于第二MPI信息不是与第一业务对应的配置信息，因此，监控装置在监控第一业务的配置信息时，不用记录该第二MPI信息，即若业务芯片在处理第一业务发生错误时，测试人员可以不用查看该第二MPI信息，因此，监控装置不存储的第二MPI信息。
需要说明的是，本发明实施例中，S203与S204为S202之后的两个并列的步骤，本发明不限制S203与S204的执行顺序，即监控装置可以先执行S202-S203，再执行S204，也可以先执行S202-S204，再执行S203，本发明不作限制。
特别的，本发明实施例提供的监控方法，可以在任何两个芯片之间的软硬件联合调试定位的时使用，具体的使用场景本发明实施例不作限制。
本发明实施例提供的一种监控方法，监控装置通过获取第二MPI信息、第一比较值和第一期望值，该第一比较值和该第一期望值分别与预设的第一业务对应，该监控装置并根据该第二MPI信息、该第一比较值和该第一期望值，判断该第二MPI信息是否为第一MPI信息，该第一MPI信息与第一业务对应，以及若该第二MPI信息为该第一MPI信息，该监控装置则保存该第二MPI信息，以供定位系统芯片下发第一MPI信息的错误点时查看。通过该方案，在系统芯片下发MPI信息时，由于地址过滤器筛选出与第一业务对应的第一MPI信息，并按照接收MPI信息的时间顺序，将该第一MPI信息存储在存储器，因此，当业务芯片的第一业务发生错误时，通过该监控装置存储的第一业务信息，能够准确定位系统芯片下发MPI信息的错误点，从而提升定位业务芯片配置的错误点的效率。
实施例四
如图20所示，本发明实施例提供的一种电子设备，该电子设备可以包括：系统芯片20、业务芯片21及系统总线22，该电子设备还可以包括：监控装置23。
其中，所述监控装置23、所述系统芯片20及所述业务芯片21通过所述系统总线22连接。
所述系统芯片20，用于向通过系统总线22向所述业务芯片21下发所述多个MPI信息。
所述业务芯片21，用于基于所述多个MPI信息中每个MPI信息执行对应于该MPI信息的业务。
所述监控装置23，用于存储用于监控第一业务的所述第一MPI信息。
可选的，所述系统芯片20通过第二MPI接口与所述业务芯片21的第一MPI接口连接。
需要说明的是，监控装置23可以包括：地址过滤器、与所述地址过滤器连接的读写控制器，及与所述读写控制器连接的存储器。
其中，地址过滤器，用于获取多个MPI信息，并从所述多个MPI信息中筛选出与预设的第一业务对应的第一MPI信息。
所述读写控制器，用于按照接收所述第一MPI信息的时间顺序，将所述地址过滤器筛选的所述第一MPI信息，写入所述存储器中。
所述存储器，用于存储由所述读写控制器写入的所述第一MPI信息。
可选的，所述写模块包括加法器和第一寄存器，用于在所述加法器的作用下依次寄存即将写入所述存储器的与第一业务对应的两个第一MPI信息；所述读模块包括第二寄存器，用于寄存来自所述地址过滤器的所述第一MPI信息。
可选的，所述存储器，具体用于存储奇偶校验数据信息、多个MPI地址信息及多个MPI数据信息。
系统芯片20可以为SOC芯片，该SOC芯片内部包括支持RSIC指令结构的CPU核，例如常见的ARM核。其中，SOC芯片支持业务软件在其内部运行。业务芯片21为支持某种业务处理的ASIC，例如支持OTN业务处理的ASIC，该业务芯片21内部不包括CPU核。SOC芯片与业务芯片21之间的软件配置接口为MPI接口，目前常用的MPI接口包括PCIe总线接口、AMBA总线接口等。
如图21所示，本发明实施例还提供的一种电子设备，包括系统芯片20、业务芯片21及系统总线22，所述业务芯片21还包括监控装置23，即所述监控装置23设置于所述业务芯片21中，其中，所述系统芯片20及所述业务芯片21通过所述系统总线22连接；所述业务芯片21包括至少一个业务模块210和第一MPI接口211；所述系统芯片20，用于向通过系统总线22向所述业务芯片21下发所述多个MPI信息；所述业务芯片21，用于基于所述多个MPI信息中每个MPI信息执行对应于该MPI信息的业务。
其中，如图22所示，所述监控装置23通过所述系统总线22与所述第一MPI接口211和所述至少一个业务模块210连接，用于存储用于监控第一业务的所述第一MPI信息。
需要说明的是，业务芯片21中的一个业务模块210可以实现一种业务功能，而在实际的应用中，一个业务的实现可以由多个业务模块210共同作用来完成。
可选的，所述监控装置23中的2n个比特位筛选电路中的第k个比特位筛选电路中的第二逻辑门的第一输入引脚、所述第二逻辑门的第二输入引脚及所述第k个比特位筛选电路中的第三逻辑门的第二输入引脚，分别通过所述系统总线22与所述第一MPI接口211连接，n≥1，0≤k≤2n-1。
如图23所示，本发明实施例再提供的一种电子设备，包括系统芯片20、业务芯片21及系统总线22，所述系统芯片20还包括监控装置23，即所述监控装置23设置于所述系统芯片20中，其中，所述系统芯片20及所述业务芯片21通过所述系统总线22连接；如图24所示，所述系统芯片20包括中央处理单元CPU核200和第二MPI接口201；所述系统芯片20，用于向通过系统总线22向所述业务芯21片下发所述多个MPI信息；所述业务芯片21，用于基于所述多个MPI信息中每个MPI信息执行对应于该MPI信息的业务。
其中，所述监控装置23通过所述系统总线22与所述第二MPI接口201和所述CPU核200连接，用于存储用于监控第一业务的所述第一MPI信息。
可选的，所述监控装置23中的2n个比特位筛选电路中的第k个比特位筛选电路中的第二逻辑门的第一输入引脚、所述第二逻辑门的第二输入引脚及所述第k个比特位筛选电路中的第三逻辑门的第二输入引脚，分别通过所述系统总线22与所述第二MPI接口201连接。
需要说明的是，监控装置23中还包括n级第一逻辑门电路，该n级第一逻辑门电路与2n个比特位筛选电路连接。
可以理解的是，与门与或门互为反逻辑门，同或门与异或门互为反逻辑门，因此，本发明实施例中，第k个比特位筛选电路可以由多种电路实现：
(1)、当第一逻辑门为或门时，第二逻辑门为异或门，第三逻辑门为与门，由异或门和与门组成的第k个比特位筛选电路。
(2)、当第一逻辑门为与门时，第二逻辑门为同或门，第三逻辑门为或门，由与门和同或门组成的第k个比特位筛选电路。
进一步地，本发明实施例中，第k个比特位筛选电路还可以由其他可以实现该第k个比特位筛选电路功能的逻辑器件组成，本发明不作限制。
需要说明的是，本发明实施例提供的电子设备可以为手机、电脑、平板电脑等具有CPU的电子设备。
本发明实施例提供的一种电子设备，该电子设备包括系统芯片、业务芯片及系统总线，该电子设备还可以包括：监控装置。该监控装置包括地址过滤器、与该地址过滤器连接的读写控制器，及与该读写控制器连接的存储器，其中，该地址过滤器，用于获取多个MPI信息，并从该多个MPI信息中筛选出与预设的第一业务对应的第一MPI信息，该读写控制器，用于按照接收该第一MPI信息的时间顺序，将该地址过滤器筛选的该第一MPI信息，写入该存储器中，该存储器，用于存储该读写控制器写入的该第一MPI信息。通过该方案，在系统芯片下发MPI信息时，由于地址过滤器筛选出与第一业务对应的第一MPI信息，并按照接收MPI信息的时间顺序，将该第一MPI信息存储在存储器，因此，当业务芯片的第一业务发生错误时，通过该监控装置存储的第一业务信息，能够准确定位系统芯片下发MPI信息的错误点，从而提升定位业务芯片配置的错误点的效率。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (19)

1.一种监控装置，其特征在于，包括：地址过滤器、与所述地址过滤器连接的读写控制器，及与所述读写控制器连接的存储器，其中，
所述地址过滤器，用于获取多个微处理器接口MPI信息，并从所述多个MPI信息中筛选出与预设的第一业务对应的第一MPI信息；
所述读写控制器，用于按照接收所述第一MPI信息的时间顺序，将所述地址过滤器筛选的所述第一MPI信息，写入所述存储器中；
所述存储器，用于存储所述读写控制器写入的所述第一MPI信息。
2.根据权利要求1所述的监控装置，其特征在于，每个MPI信息包括一个MPI地址信息和与所述一个MPI地址信息对应的一个MPI数据信息，所述一个MPI地址信息包括2n个比特位，n≥1，
所述地址过滤器包括2n个比特位筛选电路和包括2n-1个第一逻辑门的n级第一逻辑门电路，其中，所述n级第一逻辑门电路中的第m级第一逻辑门电路包括2n-m个第一逻辑门，所述第一逻辑门为或门或与门，1≤m≤n；
其中，所述2n个比特位筛选电路，用于分别获取第二MPI信息中第二MPI地址信息的2n个比特位的值，并对所述2n个比特位的值进行筛选，以及输出2n个筛选结果，所述第二MPI信息为所述多个MPI信息中的任意一个；
所述n级第一逻辑门电路，用于根据所述2n个筛选结果，判断所述第二MPI信息是否为所述第一MPI信息。
3.根据权利要求2所述的监控装置，其特征在于，
所述2n个比特位筛选电路中的第k个比特位筛选电路包括一个第二逻辑门和一个第三逻辑门，所述第二逻辑门包括所述第二逻辑门的第一输入引脚、所述第二逻辑门的第二输入引脚和所述第二逻辑门的输出引脚，所述第三逻辑门包括所述第三逻辑门的第一输入引脚、所述第三逻辑门的第二输入引脚和所述第三逻辑门的输出引脚，所述第二逻辑门的输出引脚与所述第三逻辑门的第一输入引脚连接，所述第二逻辑门为异或门或同或门，所述第三逻辑门为与门或或门，
当所述第一逻辑门为或门时，所述第二逻辑门为异或门，所述第三逻辑门为与门；或者，当所述第一逻辑门为与门时，所述第二逻辑门为同或门，所述第三逻辑门为或门；
其中，所述第二逻辑门的第一输入引脚，用于通过系统总线获取所述第二MPI信息；所述第二逻辑门的第二输入引脚，用于通过所述系统总线获取第一期望值；所述第二逻辑门的输出引脚，用于输出所述第二MPI信息和所述第一期望值经过所述第二逻辑门运算后的第一运算结果；
所述第三逻辑门的第二输入引脚，用于通过所述系统总线获取第一比较值；所述第三逻辑门的输出引脚，用于输出所述第一比较值和所述第一运算结果经过所述第三逻辑门运算后的第二运算结果，所述第二运算结果为所述筛选结果，0≤k≤2n-1。
4.根据权利要求3所述的监控装置，其特征在于，
所述第m级第一逻辑门电路中的第j个第一逻辑门包括所述第m级第一逻辑门电路中的第j个第一逻辑门的第一输入引脚、所述第m级第一逻辑门电路中的第j个第一逻辑门的第二输入引脚和所述第m级第一逻辑门电路中的第j个第一逻辑门的输出引脚，其中，1≤j≤2n-m；
当m＝1时，第1级第一逻辑门电路中的第j个第一逻辑门的第一输入引脚与所述第k个比特位筛选电路中的第三逻辑门的输出引脚连接，所述第1级第一逻辑门电路中的第j个第一逻辑门的第二输入引脚与第k+1个比特位筛选电路中的第三逻辑门的输出引脚连接，其中，k为偶数；
其中，所述第1级第一逻辑门电路中的第j个第一逻辑门的第一输入引脚，用于获取所述第k个比特位筛选电路输出的所述筛选结果；所述第1级第一逻辑门电路中的第j个第一逻辑门的第二输入引脚，用于获取所述第k+1个比特位筛选电路输出的所述筛选结果；所述第1级第一逻辑门电路中的第j个第一逻辑门的输出引脚，用于输出所述第k个比特位筛选电路输出的所述筛选结果和所述第k+1个比特位筛选电路输出的所述筛选结果经过所述第j个第一逻辑门运算后的结果；
当1≤m≤n-1，第m级第一逻辑门电路中的第j个第一逻辑门的输出引脚与第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的第一输入引脚连接，所述第m级第一逻辑门电路中的第j+1个第一逻辑门的输出引脚与所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的第二输入引脚连接，其中，j为奇数；
其中，所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的第一输入引脚，用于获取所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果；所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的第二输入引脚，用于获取所述第m级第一逻辑门电路中的第j+1个第一逻辑门的输出的结果；所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的输出引脚，用于输出所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果与所述第m级第一逻辑门电路中的第j+1个第一逻辑门的输出的结果经过所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门运算后的结果；
当m＝n-1时，所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门的输出引脚与所述读写控制器连接；
其中，所述第m级第一逻辑门电路中的第j个第一逻辑门的输出的结果与所述第m级第一逻辑门电路中的第j+1个第一逻辑门的输出的结果经过所述第m+1级第一逻辑门电路中的第(j+1)/2个第一逻辑门运算后的结果为判断结果，所述判断结果用于表征所述第二MPI信息是否为所述第一MPI信息。
5.根据权利要求1-4任一项所述的监控装置，其特征在于，
所述读写控制器包括写模块和读模块，所述写模块包括加法器和第一寄存器，用于在所述加法器的作用下依次寄存即将写入所述存储器的与第一业务对应的两个第一MPI信息；所述读模块包括第二寄存器，用于寄存来自所述地址过滤器的所述第一MPI信息。
6.根据权利要求1-5任一项所述的监控装置，其特征在于，
所述存储器，具体用于存储奇偶校验数据信息、多个MPI地址信息及多个MPI数据信息。
7.一种监控方法，其特征在于，包括：
获取第二微处理器接口MPI信息、第一比较值和第一期望值，所述第一比较值和所述第一期望值分别与预设的第一业务对应；
根据所述第二MPI信息、所述第一比较值和所述第一期望值，判断所述第二MPI信息是否为第一MPI信息，所述第一MPI信息与所述第一业务对应；
若所述第二MPI信息为所述第一MPI信息，则保存所述第二MPI信息，以供定位系统芯片下发第一MPI信息的错误点。
8.根据权利要求7所述的监控方法，其特征在于，所述第二MPI信息包括第二MPI地址信息和与所述第二MPI地址信息对应的第二MPI数据信息，
其中，所述根据所述第二MPI信息、所述第一比较值和所述第一期望值，判断所述第二MPI信息是否为所述第一MPI信息，具体包括：
根据所述第二MPI地址信息、所述第一比较值和所述第一期望值，判断所述第二MPI信息是否为所述第一MPI信息。
9.根据权利要求8所述的监控方法，其特征在于，所述根据所述第二MPI信息中的第二MPI地址信息、所述第一比较值和所述第一期望值，判断所述第二MPI信息是否为所述第一MPI信息，具体包括：
根据所述第二MPI地址信息中的2n个比特位中的每个比特位的值、所述第一比较值中的2n个比特位中的每个比特位的值和所述第一期望值中的2n个比特位中的每个比特位的值，分别确定所述第二MPI地址信息中的所述2n个比特位对应的2n个筛选结果，n≥1；
根据所述2n个筛选结果，判断所述第二MPI信息是否为所述第一MPI信息。
10.根据权利要求9所述的监控方法，其特征在于，所述根据所述第二MPI地址信息中的2n个比特位中的每个比特位的值、所述第一比较值中的2n个比特位中的每个比特位的值和所述第一期望值中的2n个比特位中的每个比特位的值，分别确定所述第二MPI地址信息中的所述2n个比特位对应的2n个筛选结果，包括：
根据所述第一比较值中的第k个比特位的值，判断是否将所述第二MPI地址信息中的第k个比特位的值与所述第一期望值中的第k个比特位的值进行对比，0≤k≤2n-1；
若将所述第二MPI地址信息中的第k个比特位的值与所述第一期望值中的第k个比特位的值进行对比，则根据所述第二MPI地址信息中的第k个比特位的值与所述第一期望值中的第k个比特位的值的对比结果，输出所述第二MPI地址信息中的第k个比特位对应的第k个筛选结果，或者，
若不将所述第二MPI地址信息中的第k个比特位的值与所述第一期望值中的第k个比特位的值进行对比，则根据所述第一比较值中的第k个比特位的值，输出所述第k个筛选结果。
11.根据权利要求10所述的监控方法，其特征在于，所述根据所述第一比较值中的第k个比特位的值，判断是否将所述第二MPI地址信息中的第k个比特位的值与所述第一期望值中的第k个比特位的值进行对比，具体包括：
将所述第一比较值中的第k个比特位的值与第一预设值进行对比；
若所述第一比较值中的第k比特位的值与所述第一预设值不同，则将所述第二MPI地址信息的第k个比特位的值与所述第一期望值的第k个比特位的值进行对比，或者，
若所述第一比较值中的第k比特位的值与所述第一预设值相同，则不将所述第二MPI地址信息的第k个比特位的值与所述第一期望值的第k个比特位的值进行对比。
12.根据权利要求9-11任一项所述的监控方法，其特征在于，所述根据所述2n个筛选结果，判断所述第二MPI信息是否为所述第一MPI信息，具体包括：
根据所述2n个筛选结果，输出判断结果；
根据所述判断结果，判断所述第二MPI信息是否为所述第一MPI信息；
若所述判断结果与第二预设值相同，则判断所述第二MPI信息为所述第一MPI信息，或者，
若所述判断结果与所述第二预设值不同，则判断所述第二MPI信息不为所述第一MPI信息。
13.根据权利要求7-12任一项所述的监控方法，其特征在于，所述根据所述第二MPI信息、所述第一比较值和所述第一期望值，判断所述第二MPI信息是否为所述第一MPI信息之后，所述方法还包括：
若所述第二MPI信息不为所述第一MPI信息，则不保存所述第二MPI信息，从而将所述第二MPI信息过滤掉。
14.一种电子设备，包括系统芯片、业务芯片及系统总线，其特征在于，所述电子设备还包括如权利要求1-6任一项所述的监控装置，其中，所述监控装置、所述系统芯片及所述业务芯片通过所述系统总线连接；
所述系统芯片，用于向通过系统总线向所述业务芯片下发所述多个MPI信息；
所述业务芯片，用于基于所述多个MPI信息中每个MPI信息执行对应于该MPI信息的业务；
所述监控装置，用于存储用于监控第一业务的所述第一MPI信息。
15.根据权利要求14所述的电子设备，其特征在于，
所述系统芯片通过第二MPI接口与所述业务芯片的第一MPI接口连接。
16.一种电子设备，包括系统芯片、业务芯片及系统总线，其特征在于，所述业务芯片还包括如权利要求1-6任一项所述的监控装置，其中，所述系统芯片及所述业务芯片通过所述系统总线连接；所述业务芯片包括至少一个业务模块和第一MPI接口；所述系统芯片，用于向通过系统总线向所述业务芯片下发所述多个MPI信息；所述业务芯片，用于基于所述多个MPI信息中每个MPI信息执行对应于该MPI信息的业务；
其中，所述监控装置通过所述系统总线与所述第一MPI接口和所述至少一个业务模块连接，用于存储用于监控第一业务的所述第一MPI信息。
17.根据权利要求16所述的电子设备，其特征在于，
所述监控装置中的2n个比特位筛选电路中的第k个比特位筛选电路中的第二逻辑门的第一输入引脚、所述第二逻辑门的第二输入引脚及所述第k个比特位筛选电路中的第三逻辑门的第二输入引脚，分别通过所述系统总线与所述第一MPI接口连接，n≥1，0≤k≤2n-1。
18.一种电子设备，包括系统芯片、业务芯片及系统总线，其特征在于，所述系统芯片还包括如权利要求1-6任一项所述的监控装置，其中，所述系统芯片及所述业务芯片通过所述系统总线连接；所述系统芯片包括中央处理单元CPU核和第二MPI接口；所述系统芯片，用于向通过系统总线向所述业务芯片下发所述多个MPI信息；所述业务芯片，用于基于所述多个MPI信息中每个MPI信息执行对应于该MPI信息的业务；
其中，所述监控装置通过所述系统总线与所述第二MPI接口和所述CPU核连接，用于存储用于监控第一业务的所述第一MPI信息。
19.根据权利要求18所述的电子设备，其特征在于，
所述监控装置中的2n个比特位筛选电路中的第k个比特位筛选电路中的第二逻辑门的第一输入引脚、所述第二逻辑门的第二输入引脚及所述第k个比特位筛选电路中的第三逻辑门的第二输入引脚，分别通过所述系统总线与所述第二MPI接口连接。
CN201410189442.5A 2014-05-06 2014-05-06 一种监控方法及监控装置、电子设备 Active CN103984614B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410189442.5A CN103984614B (zh) 2014-05-06 2014-05-06 一种监控方法及监控装置、电子设备
EP15165639.4A EP2942714B1 (en) 2014-05-06 2015-04-29 Monitoring method, monitoring apparatus, and electronic device
US14/699,892 US9791509B2 (en) 2014-05-06 2015-04-29 Monitoring microprocessor interface information for a preset service using an address based filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410189442.5A CN103984614B (zh) 2014-05-06 2014-05-06 一种监控方法及监控装置、电子设备

Publications (2)

Publication Number Publication Date
CN103984614A true CN103984614A (zh) 2014-08-13
CN103984614B CN103984614B (zh) 2017-07-21

Family

ID=51276604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410189442.5A Active CN103984614B (zh) 2014-05-06 2014-05-06 一种监控方法及监控装置、电子设备

Country Status (3)

Country Link
US (1) US9791509B2 (zh)
EP (1) EP2942714B1 (zh)
CN (1) CN103984614B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105808392A (zh) * 2014-12-29 2016-07-27 比亚迪股份有限公司 单片机及其运行中错误的追踪定位方法和装置
US9791509B2 (en) 2014-05-06 2017-10-17 Huawei Technologies Co., Ltd. Monitoring microprocessor interface information for a preset service using an address based filter
CN110032491A (zh) * 2019-03-01 2019-07-19 西安电子科技大学 一种微处理器监控方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127219A (ja) * 1997-07-07 1999-01-29 Anritsu Corp 無線遠隔制御システムの診断装置
US20030051122A1 (en) * 2001-09-10 2003-03-13 Mitsubishi Denki Kabushiki Kaisha Trace information generation apparatus for generating branch trace information omitting at least part of branch source information and branch destination information on target processing
CN101227515A (zh) * 2008-01-30 2008-07-23 中兴通讯股份有限公司 移动终端中信息的查找方法
GB2483509A (en) * 2010-09-13 2012-03-14 Advanced Risc Mach Ltd Trace unit for data processor which outputs address values as the difference between the address and a base address in a register
CN102937930A (zh) * 2012-09-29 2013-02-20 重庆新媒农信科技有限公司 应用程序监控系统及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070294583A1 (en) * 2004-02-09 2007-12-20 Continental Teves Ag & Co. Ohg Device and Method for Analyzing Embedded Systems for Safety-Critical Computer Systems in Motor Vehicles
TWI384397B (zh) * 2007-04-18 2013-02-01 Mediatek Inc 資料位址追蹤方法及資料位址追蹤裝置、資料追蹤方法及資料追蹤裝置
CN103984614B (zh) 2014-05-06 2017-07-21 华为技术有限公司 一种监控方法及监控装置、电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127219A (ja) * 1997-07-07 1999-01-29 Anritsu Corp 無線遠隔制御システムの診断装置
US20030051122A1 (en) * 2001-09-10 2003-03-13 Mitsubishi Denki Kabushiki Kaisha Trace information generation apparatus for generating branch trace information omitting at least part of branch source information and branch destination information on target processing
CN101227515A (zh) * 2008-01-30 2008-07-23 中兴通讯股份有限公司 移动终端中信息的查找方法
GB2483509A (en) * 2010-09-13 2012-03-14 Advanced Risc Mach Ltd Trace unit for data processor which outputs address values as the difference between the address and a base address in a register
CN102937930A (zh) * 2012-09-29 2013-02-20 重庆新媒农信科技有限公司 应用程序监控系统及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9791509B2 (en) 2014-05-06 2017-10-17 Huawei Technologies Co., Ltd. Monitoring microprocessor interface information for a preset service using an address based filter
CN105808392A (zh) * 2014-12-29 2016-07-27 比亚迪股份有限公司 单片机及其运行中错误的追踪定位方法和装置
CN105808392B (zh) * 2014-12-29 2019-09-13 比亚迪股份有限公司 单片机及其运行中错误的追踪定位方法和装置
CN110032491A (zh) * 2019-03-01 2019-07-19 西安电子科技大学 一种微处理器监控方法及系统

Also Published As

Publication number Publication date
EP2942714A2 (en) 2015-11-11
EP2942714B1 (en) 2016-12-28
CN103984614B (zh) 2017-07-21
US20150323602A1 (en) 2015-11-12
US9791509B2 (en) 2017-10-17
EP2942714A3 (en) 2016-01-06

Similar Documents

Publication Publication Date Title
CN102662608B (zh) 一种降低读延时的方法及装置
US9407286B2 (en) Data compression apparatus, data compression method, and memory system including the data compression apparatus
CN102694616B (zh) 时钟检测电路、时钟电路及时钟异常检测方法
CN103279406B (zh) 一种内存的隔离方法和装置
US9563498B2 (en) Method for preventing read-disturb errors, memory control circuit unit and memory storage apparatus
KR20170059219A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법
US8775760B2 (en) Modifying a host interface setting for a non-volatile memory module
CN101499323B (zh) 存储模块
US20130166991A1 (en) Non-Volatile Semiconductor Memory Device Using Mats with Error Detection and Correction and Methods of Managing the Same
CN106844166B (zh) 一种数据处理方法及装置
CN103984614A (zh) 一种监控方法及监控装置、电子设备
CN102890645A (zh) 存储器储存装置、存储器控制器与数据写入方法
CN102760109A (zh) 数据的通信方法、装置及系统
US10871909B2 (en) Block management method, memory control circuit unit and apparatus using mapping tables and block recognition machine learning with block parameters as training data
CN103106148B (zh) 区块管理方法、存储器控制器与存储器存储装置
CN103902419A (zh) 一种缓存测试方法及装置
CN109215726B (zh) 存储器测试方法及其存储器装置
CN101853198B (zh) 地址总线的检测方法、设备和系统
CN111221681A (zh) 一种存储器的修复方法及装置
CN103985410A (zh) 一种存储装置及用于存储装置的数据访问方法
US11609822B2 (en) Data storing method, memory control circuit unit and memory storage device
CN203882621U (zh) 一种存储装置
US20170139593A1 (en) Buffer memory management method, memory control circuit unit and memory storage device
CN111489776B (zh) 数据读取方法、存储控制器与存储装置
CN110100236A (zh) 数据读取方法及闪存设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant