JP2003121471A - バストリガ回路とそれを用いた波形測定装置 - Google Patents
バストリガ回路とそれを用いた波形測定装置Info
- Publication number
- JP2003121471A JP2003121471A JP2001313622A JP2001313622A JP2003121471A JP 2003121471 A JP2003121471 A JP 2003121471A JP 2001313622 A JP2001313622 A JP 2001313622A JP 2001313622 A JP2001313622 A JP 2001313622A JP 2003121471 A JP2003121471 A JP 2003121471A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- trigger
- address
- trigger circuit
- device address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 正常な状態でありながらいつも確認信号を返
さない特定のデバイスに関しては選択的にNon-Ackを無
視してトリガを機能させないようにしたバストリガ回路
およびこのようなバストリガ回路を用いた波形測定装置
を提供すること。 【解決手段】 Ｉ２Cbusに接続されるデバイスから出力
される確認信号に応じて測定データをメモリに取り込む
ためのトリガ信号を発生させるように構成されたバスト
リガ回路およびそれを用いた波形測定装置であって、バ
ストリガ回路は、指定された特定アドレスのデバイスか
ら出力される確認信号に基づくトリガ信号は無視するよ
うに構成したことを特徴とするもの。
さない特定のデバイスに関しては選択的にNon-Ackを無
視してトリガを機能させないようにしたバストリガ回路
およびこのようなバストリガ回路を用いた波形測定装置
を提供すること。 【解決手段】 Ｉ２Cbusに接続されるデバイスから出力
される確認信号に応じて測定データをメモリに取り込む
ためのトリガ信号を発生させるように構成されたバスト
リガ回路およびそれを用いた波形測定装置であって、バ
ストリガ回路は、指定された特定アドレスのデバイスか
ら出力される確認信号に基づくトリガ信号は無視するよ
うに構成したことを特徴とするもの。
Description
【０００１】
【発明の属する技術分野】本発明はバストリガ回路およ
びそれを用いた波形測定装置に関するもので、詳しく
は、Ｉ２Cbus(Inter-Integrated Circuit Bus)を流れ
るデータの測定に用いるトリガ回路の改善に関するもの
である。
びそれを用いた波形測定装置に関するもので、詳しく
は、Ｉ２Cbus(Inter-Integrated Circuit Bus)を流れ
るデータの測定に用いるトリガ回路の改善に関するもの
である。
【０００２】
【従来の技術】Ｉ２Cbusは２線式のシリアル通信バスで
あり、プリント基板に実装される集積回路相互間を接続
するバスとして、オーディオ家電をはじめとする各種の
電子機器で広く用いられている。
あり、プリント基板に実装される集積回路相互間を接続
するバスとして、オーディオ家電をはじめとする各種の
電子機器で広く用いられている。
【０００３】図４はＩ２Cbusを流れるデータ構成の説明
図である。I2Cbusでは、8ビット（１バイト）のデータ
と1ビットの確認信号を１組としてデータ転送する。こ
こで、この確認信号のシリアルデータSDAが“Ｈ”レベ
ルの場合は確認無し（Non-Ack）となって、SDAが“L”
レベルの場合は確認有りとなる。確認信号は、ある特定
の場合を除き、データの送受信が正常に行われている場
合は必ず “L“レベルとなり、データの送受信に失敗し
た場合には“H”レベルとなる。なおSCLはシリアルクロ
ックである。
図である。I2Cbusでは、8ビット（１バイト）のデータ
と1ビットの確認信号を１組としてデータ転送する。こ
こで、この確認信号のシリアルデータSDAが“Ｈ”レベ
ルの場合は確認無し（Non-Ack）となって、SDAが“L”
レベルの場合は確認有りとなる。確認信号は、ある特定
の場合を除き、データの送受信が正常に行われている場
合は必ず “L“レベルとなり、データの送受信に失敗し
た場合には“H”レベルとなる。なおSCLはシリアルクロ
ックである。
【０００４】図５は、I2CBUSのデータ解析を行うように
構成された従来の波形測定装置の一種であるデジタルオ
シロスコープ１の要部のブロック図である。Non-Ackレ
ベル判定部２は、I2CBUSに接続されている複数のデバイ
ス1〜デバイスｎから出力される確認信号のレベルを検
出する。Non-Ackレベル判定部２は、デバイス1〜デバイ
スｎのいずれかがデータの送受信に失敗して確認信号が
“Ｈ”レベルになったことを検出すると、トリガ生成部
３に制御信号を出力する。
構成された従来の波形測定装置の一種であるデジタルオ
シロスコープ１の要部のブロック図である。Non-Ackレ
ベル判定部２は、I2CBUSに接続されている複数のデバイ
ス1〜デバイスｎから出力される確認信号のレベルを検
出する。Non-Ackレベル判定部２は、デバイス1〜デバイ
スｎのいずれかがデータの送受信に失敗して確認信号が
“Ｈ”レベルになったことを検出すると、トリガ生成部
３に制御信号を出力する。
【０００５】トリガ生成部３はトリガ信号を発生し、測
定データをメモリに取り込み格納する測定データ格納部
４に出力する。
定データをメモリに取り込み格納する測定データ格納部
４に出力する。
【０００６】測定データ格納部４は、トリガ生成部３か
ら入力されるトリガ信号に基づき、I2CBUSに流れる所定
時間分のデータを図示しないメモリに取り込み格納す
る。このようにしてメモリに格納した測定データに基づ
いて、デバイス1〜デバイスｎのいずれかがデータの送
受信に失敗した原因を解析する。
ら入力されるトリガ信号に基づき、I2CBUSに流れる所定
時間分のデータを図示しないメモリに取り込み格納す
る。このようにしてメモリに格納した測定データに基づ
いて、デバイス1〜デバイスｎのいずれかがデータの送
受信に失敗した原因を解析する。
【０００７】
【発明が解決しようとする課題】しかし、従来のデジタ
ルオシロスコープ１のNon-Ackレベル判定部２は確認信
号のレベルが"H"か“Ｌ”かを判断してその結果をトリ
ガ生成部３に出力し、トリガ生成部３は確認信号のレベ
ルが“Ｈ”の場合にはトリガ信号を生成して単純に測定
データ格納部４に出力していた。
ルオシロスコープ１のNon-Ackレベル判定部２は確認信
号のレベルが"H"か“Ｌ”かを判断してその結果をトリ
ガ生成部３に出力し、トリガ生成部３は確認信号のレベ
ルが“Ｈ”の場合にはトリガ信号を生成して単純に測定
データ格納部４に出力していた。
【０００８】すなわち、従来のデジタルオシロスコープ
１では、確認信号のレベルが“Ｈ”の場合にはトリガに
基づき無条件に測定データを測定データ格納部４に取り
込んでいた。
１では、確認信号のレベルが“Ｈ”の場合にはトリガに
基づき無条件に測定データを測定データ格納部４に取り
込んでいた。
【０００９】そのため、正常な状態でありながらいつも
確認信号を返さない例えばROMのようなデバイスがI2CBU
Sに接続されていると、それらのデバイスがデータの送
受信を行う場合には常にNon-Ackに基づくトリガ信号が
出力されることになり、正常であるにもかかわらずその
都度トリガ信号に基づくデータの取り込み処理を実行す
ることになり、作業効率が低下するという問題がある。
確認信号を返さない例えばROMのようなデバイスがI2CBU
Sに接続されていると、それらのデバイスがデータの送
受信を行う場合には常にNon-Ackに基づくトリガ信号が
出力されることになり、正常であるにもかかわらずその
都度トリガ信号に基づくデータの取り込み処理を実行す
ることになり、作業効率が低下するという問題がある。
【００１０】本発明は、このような問題を解決するもの
であり、その目的は、正常な状態でありながらいつも確
認信号を返さない特定のデバイスに関しては選択的にNo
n-Ackを無視してトリガを機能させないようにしたバス
トリガ回路およびこのようなバストリガ回路を用いた波
形測定装置を提供することにある。
であり、その目的は、正常な状態でありながらいつも確
認信号を返さない特定のデバイスに関しては選択的にNo
n-Ackを無視してトリガを機能させないようにしたバス
トリガ回路およびこのようなバストリガ回路を用いた波
形測定装置を提供することにある。
【００１１】
【課題を解決するための手段】このような目的を達成す
る請求項１の発明は、Ｉ２Cbusに接続されるデバイスか
ら出力される確認信号に応じて測定データをメモリに取
り込むためのトリガ信号を発生させるように構成された
バストリガ回路において、指定された特定アドレスのデ
バイスから出力される確認信号に基づくトリガ信号は無
視するように構成したことを特徴とする。
る請求項１の発明は、Ｉ２Cbusに接続されるデバイスか
ら出力される確認信号に応じて測定データをメモリに取
り込むためのトリガ信号を発生させるように構成された
バストリガ回路において、指定された特定アドレスのデ
バイスから出力される確認信号に基づくトリガ信号は無
視するように構成したことを特徴とする。
【００１２】請求項２の発明は、請求項１記載のバスト
リガ回路において、特定アドレスのデバイスを指定する
ためのデバイスアドレス設定部と、このデバイスアドレ
ス設定部で設定されたアドレスとI2CBUSに伝送されるデ
バイスアドレスとを比較するデバイスアドレス比較部
と、このデバイスアドレス比較部の比較結果に応じて測
定データをメモリに取り込むためのトリガ信号の出力を
制限するトリガマスク部、とで構成されたことを特徴と
する。
リガ回路において、特定アドレスのデバイスを指定する
ためのデバイスアドレス設定部と、このデバイスアドレ
ス設定部で設定されたアドレスとI2CBUSに伝送されるデ
バイスアドレスとを比較するデバイスアドレス比較部
と、このデバイスアドレス比較部の比較結果に応じて測
定データをメモリに取り込むためのトリガ信号の出力を
制限するトリガマスク部、とで構成されたことを特徴と
する。
【００１３】請求項３の発明は、請求項１または請求項
２記載のバストリガ回路において、特定アドレスのデバ
イスは、正常な状態でありながらいつも確認信号を返さ
ないデバイスであることを特徴とする。
２記載のバストリガ回路において、特定アドレスのデバ
イスは、正常な状態でありながらいつも確認信号を返さ
ないデバイスであることを特徴とする。
【００１４】これらにより、I2CBUSを流れるデータの測
定にあたり、特定のデバイスの確認信号に起因する作業
効率低下を防止できる。
定にあたり、特定のデバイスの確認信号に起因する作業
効率低下を防止できる。
【００１５】請求項４の発明は、請求項１〜請求項３の
いずれかに記載のバストリガ回路において、各アドレス
ビットのレベルを“Ｈ”，“Ｌ”，“Don't Care”で
設定できることを特徴とする。
いずれかに記載のバストリガ回路において、各アドレス
ビットのレベルを“Ｈ”，“Ｌ”，“Don't Care”で
設定できることを特徴とする。
【００１６】これにより、例えばDon't Careを使ってR
ead/Writeビットのみを指定することでデータ受信中あ
るいは送信中のNon-Ack確認信号は全て無視するという
設定も可能になる。
ead/Writeビットのみを指定することでデータ受信中あ
るいは送信中のNon-Ack確認信号は全て無視するという
設定も可能になる。
【００１７】請求項５の発明は、Ｉ２Cbusに接続される
デバイスから出力される確認信号に応じて測定データを
メモリに取り込むためのトリガ信号を発生させるように
構成されたバストリガ回路を用いた波形測定装置であっ
て、バストリガ回路は、指定された特定アドレスのデバ
イスから出力される確認信号に基づくトリガ信号は無視
するように構成したことを特徴とする。
デバイスから出力される確認信号に応じて測定データを
メモリに取り込むためのトリガ信号を発生させるように
構成されたバストリガ回路を用いた波形測定装置であっ
て、バストリガ回路は、指定された特定アドレスのデバ
イスから出力される確認信号に基づくトリガ信号は無視
するように構成したことを特徴とする。
【００１８】請求項６の発明は、請求項５記載の波形測
定装置において、前記バストリガ回路は、特定アドレス
のデバイスを指定するためのデバイスアドレス設定部
と、このデバイスアドレス設定部で設定されたアドレス
とI2CBUSに伝送されるデバイスアドレスとを比較するデ
バイスアドレス比較部と、このデバイスアドレス比較部
の比較結果に応じて測定データをメモリに取り込むため
のトリガ信号の出力を制限するトリガマスク部、とで構
成されたことを特徴とする。
定装置において、前記バストリガ回路は、特定アドレス
のデバイスを指定するためのデバイスアドレス設定部
と、このデバイスアドレス設定部で設定されたアドレス
とI2CBUSに伝送されるデバイスアドレスとを比較するデ
バイスアドレス比較部と、このデバイスアドレス比較部
の比較結果に応じて測定データをメモリに取り込むため
のトリガ信号の出力を制限するトリガマスク部、とで構
成されたことを特徴とする。
【００１９】これらにより、I2CBUSを流れるデータを波
形測定装置で測定するのにあたり、特定のデバイスの確
認信号に起因する作業効率低下を防止できる。
形測定装置で測定するのにあたり、特定のデバイスの確
認信号に起因する作業効率低下を防止できる。
【００２０】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。図１は本発明の実施の形態の一例を
示す構成図であり、図５と共通する部分には同一の符号
を付けている。図１のデジタルオシロスコープ１には、
図５の構成に対して、デバイスアドレス設定部５とデバ
イスアドレス比較部６とトリガマスク部７が追加されて
いる。
の形態を説明する。図１は本発明の実施の形態の一例を
示す構成図であり、図５と共通する部分には同一の符号
を付けている。図１のデジタルオシロスコープ１には、
図５の構成に対して、デバイスアドレス設定部５とデバ
イスアドレス比較部６とトリガマスク部７が追加されて
いる。
【００２１】デバイスアドレス設定部５は、正常な状態
でありながらいつも確認信号を返さない特定のデバイス
のアドレスをデバイスアドレス比較部６の一方の入力端
子に設定出力する。デバイスアドレス比較部６の他方の
入力端子には、I2CBUSを流れるデバイスのアドレスが入
力される。
でありながらいつも確認信号を返さない特定のデバイス
のアドレスをデバイスアドレス比較部６の一方の入力端
子に設定出力する。デバイスアドレス比較部６の他方の
入力端子には、I2CBUSを流れるデバイスのアドレスが入
力される。
【００２２】デバイスアドレス比較部６は、比較検出信
号をトリガマスク部７に出力する。
号をトリガマスク部７に出力する。
【００２３】トリガマスク部７はトリガ生成部３と測定
データ格納部４の間に接続されていて、I2CBUSを流れる
デバイスのアドレスがデバイスアドレス設定部５の設定
アドレスと一致した場合に、Non-Ackを無視して測定デ
ータ格納部４に対してトリガを機能させないようにマス
クする。
データ格納部４の間に接続されていて、I2CBUSを流れる
デバイスのアドレスがデバイスアドレス設定部５の設定
アドレスと一致した場合に、Non-Ackを無視して測定デ
ータ格納部４に対してトリガを機能させないようにマス
クする。
【００２４】図１の動作を図２のデータ構成図を用いて
説明する。デバイスアドレス比較部６は、デバイスアド
レス設定部５で設定したバイトデータとI2CBUSを流れる
データのうちスタートコンディションの次に来るバイト
データとを比較し、両バイトデータが一致した場合には
一致した時点から次のスタートコンディションまたはス
トップコンディションまでNon-Ackトリガ信号をマスク
する信号を測定データ格納部４に出力する。
説明する。デバイスアドレス比較部６は、デバイスアド
レス設定部５で設定したバイトデータとI2CBUSを流れる
データのうちスタートコンディションの次に来るバイト
データとを比較し、両バイトデータが一致した場合には
一致した時点から次のスタートコンディションまたはス
トップコンディションまでNon-Ackトリガ信号をマスク
する信号を測定データ格納部４に出力する。
【００２５】なお、デバイスアドレス設定部５で設定す
るバイトデータは、8ビットそれぞれのレベルを
“Ｈ”， “Ｌ”， “Don't Care”で設定できるもの
とする。
るバイトデータは、8ビットそれぞれのレベルを
“Ｈ”， “Ｌ”， “Don't Care”で設定できるもの
とする。
【００２６】また、スタートコンディションの次にくる
バイトデータは、I2CBUSの7ビットアドレスモードにお
けるアドレスとRead/Writeビットである。Read/Write
ビットが“Ｌ”レベルの場合はWriteモード、“Ｈ”レ
ベルの場合はReadモードとなる。本発明では、これら7
ビットアドレスモードにおけるアドレスとRead/Writeビ
ットを合わせた8ビットをアドレスデータとしている。
バイトデータは、I2CBUSの7ビットアドレスモードにお
けるアドレスとRead/Writeビットである。Read/Write
ビットが“Ｌ”レベルの場合はWriteモード、“Ｈ”レ
ベルの場合はReadモードとなる。本発明では、これら7
ビットアドレスモードにおけるアドレスとRead/Writeビ
ットを合わせた8ビットをアドレスデータとしている。
【００２７】図３は、図１の動作の流れを説明するフロ
ーチャートである。まず、デバイスアドレス設定部５で
Non-Ackトリガ信号を無視する特定デバイスのアドレス
を設定する（Ｓ１）。その後、I2CBUSを流れるデータか
らスタートコンディションを探す（Ｓ２）。そして、デ
バイスアドレス設定部５で設定したバイトデータとI2CB
USを流れるデータのうちスタートコンディションの次に
来るバイトデータとを比較し（Ｓ３）、これらのバイト
データが一致するか否かを判断する（Ｓ４）。不一致の
場合はＳ２以降を繰り返して実行し、一致した場合には
所定の期間Non-Ackトリガ信号をマスクする信号を測定
データ格納部４に出力する（Ｓ５）。具体的には、両バ
イトデータが一致した時点から次のスタートコンディシ
ョンまたはストップコンディションを探す（Ｓ６）。そ
して、スタートコンディションまたはストップコンディ
ションが見つかった場合には（Ｓ７）、その時点でNon-
Ackトリガ信号をマスクする信号の出力を止める（Ｓ
８）。見つからない場合には見つかるまでＳ５以降を繰
り返して実行する。
ーチャートである。まず、デバイスアドレス設定部５で
Non-Ackトリガ信号を無視する特定デバイスのアドレス
を設定する（Ｓ１）。その後、I2CBUSを流れるデータか
らスタートコンディションを探す（Ｓ２）。そして、デ
バイスアドレス設定部５で設定したバイトデータとI2CB
USを流れるデータのうちスタートコンディションの次に
来るバイトデータとを比較し（Ｓ３）、これらのバイト
データが一致するか否かを判断する（Ｓ４）。不一致の
場合はＳ２以降を繰り返して実行し、一致した場合には
所定の期間Non-Ackトリガ信号をマスクする信号を測定
データ格納部４に出力する（Ｓ５）。具体的には、両バ
イトデータが一致した時点から次のスタートコンディシ
ョンまたはストップコンディションを探す（Ｓ６）。そ
して、スタートコンディションまたはストップコンディ
ションが見つかった場合には（Ｓ７）、その時点でNon-
Ackトリガ信号をマスクする信号の出力を止める（Ｓ
８）。見つからない場合には見つかるまでＳ５以降を繰
り返して実行する。
【００２８】このように構成することにより、例えばデ
ジタルオシロスコープでNon-Ackトリガ信号を用いてI2C
-BUSの不具合を見つけるのにあたり、指定したアドレス
を持つ特定デバイスが出力する確認信号のNon-Ackを無
視することができ、トラブルシュート等の作業効率を改
善できる。
ジタルオシロスコープでNon-Ackトリガ信号を用いてI2C
-BUSの不具合を見つけるのにあたり、指定したアドレス
を持つ特定デバイスが出力する確認信号のNon-Ackを無
視することができ、トラブルシュート等の作業効率を改
善できる。
【００２９】なお、本発明では、前述のように、特定デ
バイスのアドレスデータを7ビットアドレスモードにお
けるアドレスとRead/Writeビットを合わせた8ビットで
設定しているので、ある特定のアドレスを有するデバイ
スのNon-Ack確認信号を無視することに限るものではな
く、Don't Careを効果的に使うことにより、Read/Writ
eビットのみを指定することによってデータ受信中ある
いは送信中のNon-Ack確認信号は全て無視するという設
定も可能になる。
バイスのアドレスデータを7ビットアドレスモードにお
けるアドレスとRead/Writeビットを合わせた8ビットで
設定しているので、ある特定のアドレスを有するデバイ
スのNon-Ack確認信号を無視することに限るものではな
く、Don't Careを効果的に使うことにより、Read/Writ
eビットのみを指定することによってデータ受信中ある
いは送信中のNon-Ack確認信号は全て無視するという設
定も可能になる。
【００３０】また、上記実施例ではバストリガ回路およ
びこのようなバストリガ回路を用いたデジタルオシロス
コープの例について説明したが、波形測定機能を備えた
電力計などの各種の波形測定装置にも適用できるもので
ある。
びこのようなバストリガ回路を用いたデジタルオシロス
コープの例について説明したが、波形測定機能を備えた
電力計などの各種の波形測定装置にも適用できるもので
ある。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
正常な状態でありながらいつも確認信号を返さない特定
のデバイスに関しては選択的にNon-Ackを無視してトリ
ガを機能させないようにしたバストリガ回路およびこの
ようなバストリガ回路を用いた波形測定装置を実現で
き、作業効率を改善する効果は大きい。
正常な状態でありながらいつも確認信号を返さない特定
のデバイスに関しては選択的にNon-Ackを無視してトリ
ガを機能させないようにしたバストリガ回路およびこの
ようなバストリガ回路を用いた波形測定装置を実現で
き、作業効率を改善する効果は大きい。
【図１】本発明の実施の形態の一例を示すブロック構成
図である。
図である。
【図２】データ構成例図である。
【図３】図１の動作の流れを説明するフローチャートで
ある。
ある。
【図４】Ｉ２Cbusを流れるデータ構成の説明図である。
【図５】従来の波形測定装置の一種であるデジタルオシ
ロスコープ１の要部のブロック図である。
ロスコープ１の要部のブロック図である。
１ デジタルオシロスコープ
２ Non-Ackレベル判定部
３ トリガ生成部
４ 測定データ格納部
５ デバイスアドレス設定部
６ デバイスアドレス比較部
７ トリガマスク部
Claims (6)
- 【請求項１】Ｉ２Cbusに接続されるデバイスから出力さ
れる確認信号に応じて測定データをメモリに取り込むた
めのトリガ信号を発生させるように構成されたバストリ
ガ回路において、 指定された特定アドレスのデバイスから出力される確認
信号に基づくトリガ信号は無視するように構成したこと
を特徴とするバストリガ回路。 - 【請求項２】特定アドレスのデバイスを指定するための
デバイスアドレス設定部と、 このデバイスアドレス設定部で設定されたアドレス とI
2CBUSに伝送されるデバイスアドレスとを比較するデバ
イスアドレス比較部と、 このデバイスアドレス比較部の比較結果に応じて測定デ
ータをメモリに取り込むためのトリガ信号の出力を制限
するトリガマスク部、とで構成されたことを特徴とする
請求項１記載のバストリガ回路。 - 【請求項３】特定アドレスのデバイスは、正常な状態で
ありながらいつも確認信号を返さないデバイスであるこ
とを特徴とする請求項１または請求項２記載のバストリ
ガ回路。 - 【請求項４】各アドレスビットのレベルを“Ｈ”，
“Ｌ”，“Don't Care”で設定できることを特徴とす
る請求項１〜請求項３のいずれかに記載のバストリガ回
路。 - 【請求項５】Ｉ２Cbusに接続されるデバイスから出力さ
れる確認信号に応じて測定データをメモリに取り込むた
めのトリガ信号を発生させるように構成されたバストリ
ガ回路を用いた波形測定装置であって、 バストリガ回路は、指定された特定アドレスのデバイス
から出力される確認信号に基づくトリガ信号は無視する
ように構成したことを特徴とする波形測定装置。 - 【請求項６】前記バストリガ回路は、 特定アドレスのデバイスを指定するためのデバイスアド
レス設定部と、 このデバイスアドレス設定部で設定されたアドレスとI2
CBUSに伝送されるデバイスアドレスとを比較するデバイ
スアドレス比較部と、 このデバイスアドレス比較部の比較結果に応じて測定デ
ータをメモリに取り込むためのトリガ信号の出力を制限
するトリガマスク部、とで構成されたことを特徴とする
請求項６記載の波形測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001313622A JP3664387B2 (ja) | 2001-10-11 | 2001-10-11 | バストリガ回路とそれを用いた波形測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001313622A JP3664387B2 (ja) | 2001-10-11 | 2001-10-11 | バストリガ回路とそれを用いた波形測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003121471A true JP2003121471A (ja) | 2003-04-23 |
| JP3664387B2 JP3664387B2 (ja) | 2005-06-22 |
Family
ID=19132065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001313622A Expired - Fee Related JP3664387B2 (ja) | 2001-10-11 | 2001-10-11 | バストリガ回路とそれを用いた波形測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664387B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011206411A (ja) * | 2010-03-30 | 2011-10-20 | Sophia Co Ltd | 遊技機 |
| JP2012090900A (ja) * | 2010-10-28 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
| JP2012090901A (ja) * | 2010-10-28 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
-
2001
- 2001-10-11 JP JP2001313622A patent/JP3664387B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011206411A (ja) * | 2010-03-30 | 2011-10-20 | Sophia Co Ltd | 遊技機 |
| JP2012090900A (ja) * | 2010-10-28 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
| JP2012090901A (ja) * | 2010-10-28 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3664387B2 (ja) | 2005-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07135517A (ja) | ２種類の異なったプロトコル標準に適した制御母線と集積回路間のインターフェイス回路 | |
| US6653893B2 (en) | Voltage margin testing of a transmission line analog signal using a variable offset comparator in a data receiver circuit | |
| JP2003121471A (ja) | バストリガ回路とそれを用いた波形測定装置 | |
| US8687681B2 (en) | Receiver and signal testing method thereof | |
| US10977206B2 (en) | Data communication device and method for data communication | |
| US20070168850A1 (en) | Connection verification apparatus for verifying interconnection between multiple logic blocks | |
| JP2007080134A (ja) | シリアル通信装置 | |
| JP4466372B2 (ja) | マイクロプロセッサのモニタ回路により伝送されるメッセージの時間的相関 | |
| KR100549916B1 (ko) | 오디오 잭 감지 장치 | |
| US7826402B2 (en) | Signal transfer systems and methods | |
| US7743301B2 (en) | Semiconductor integrated circuit and method of testing same | |
| KR100330575B1 (ko) | 반도체메모리소자의리드/라이트데이터에러검증장치및방법 | |
| KR100583958B1 (ko) | 테스트 모드 설정 장치 및 방법 | |
| US6650579B1 (en) | Semiconductor device having test and read modes and protection such that ROM data reading is prevented in the test mode | |
| JP2002366505A (ja) | 実装位置検出方法及び装置 | |
| JP2979814B2 (ja) | シリアルデータ転送装置 | |
| US6404805B1 (en) | Bit error measuring device for modem device and bit error measuring method for the same | |
| CN117112478A (zh) | 一种i2c从设备及其静态地址的自动修改方法 | |
| JPH11328961A (ja) | 電子回路装置及びインタフェース回路 | |
| JP2001350675A (ja) | シリアルインターフェイス回路及びその試験方法 | |
| KR900010442Y1 (ko) | 32비트 데이터의 패리티(Parity) 체크회로 | |
| JP2006074094A (ja) | 送受信回路 | |
| CN111722884A (zh) | 一种半数字电源模块配置功能的方法 | |
| JP3423341B2 (ja) | データメモリｉｃの実装不良検出方法 | |
| JPH09237197A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050324 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |