KR100583958B1 - 테스트 모드 설정 장치 및 방법 - Google Patents

테스트 모드 설정 장치 및 방법 Download PDF

Info

Publication number
KR100583958B1
KR100583958B1 KR1020030090862A KR20030090862A KR100583958B1 KR 100583958 B1 KR100583958 B1 KR 100583958B1 KR 1020030090862 A KR1020030090862 A KR 1020030090862A KR 20030090862 A KR20030090862 A KR 20030090862A KR 100583958 B1 KR100583958 B1 KR 100583958B1
Authority
KR
South Korea
Prior art keywords
signal
test mode
mode
mode set
high level
Prior art date
Application number
KR1020030090862A
Other languages
English (en)
Other versions
KR20050058873A (ko
Inventor
이익주
채준완
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030090862A priority Critical patent/KR100583958B1/ko
Publication of KR20050058873A publication Critical patent/KR20050058873A/ko
Application granted granted Critical
Publication of KR100583958B1 publication Critical patent/KR100583958B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 테스트 모드 설정 장치 및 방법을 공개한다. 이 테스트 모드 설정 장치는 로우 어드레스 스트로브 신호와 컬럼 어드레스 스트로브 신호와 기입 인에이블 신호와 제 1 커맨드 신호에 응답하여 테스트 설정 모드로 진입하고, 제 1 모드 셋 신호와 제 2 모드 셋 신호를 인에이블하여 출력하는 제 1 테스트 모드 진입부와, 상기 로우 어드레스 스트로브 신호와 상기 컬럼 어드레스 스트로브 신호와 상기 제 1 커맨드 신호와 제 2 커맨드 신호에 응답하여 테스트 설정 모드로 진입하고, 제 3 모드 셋 신호와 제 4 모드 셋 신호를 인에이블하여 출력하는 제 2 테스트 모드 진입부와, 상기 제 1, 제 2, 제 3, 제 4 모드 셋 신호에 응답하여 테스트 모드 설정 코드를 획득하고, 상기 테스트 모드 설정 코드에 상응하는 테스트 모드를 설정하는 테스트 모드 설정부를 포함한다. 따라서 테스트 모드의 경우의 수를 확장하여 준다.

Description

테스트 모드 설정 장치 및 방법{Device of setting test mode and method}
도 1은 종래의 기술에 따른 테스트 모드 설정 장치의 블록도이다.
도 2는 도 1의 테스트 모드 설정 장치가 테스트 모드를 설정하기 위해 사용하는 신호들의 타이밍 다이어그램이다.
도 3은 본 발명의 실시예에 따른 테스트 모드 설정 장치의 블록도이다.
도 4는 도 3의 테스트 모드 설정 장치가 테스트 모드를 설정하기 위해 사용하는 신호들의 타이밍 다이어그램이다.
본 발명은 반도체 메모리 장치의 테스트 방법에 관한 것으로, 특히 테스트 모드를 확장하기 위한 테스트 모드 설정 장치 및 방법에 관한 것이다.
일반적으로 반도체 메모리 장치의 특수한 불량 검출을 위한 테스트는 정상 모드에서가 아니라 해당 불량을 가장 잘 검출할 수 있는 특수한 테스트 모드에서 이루어진다. 이를 위하여 반도체 메모리 장치의 내부에는 반도체 메모리 장치의 테스트 모드를 설정하기 위한 테스트 모드 설정 장치(Mode Set Register : MRS)가 내장된다.
테스트 모드 설정 장치는 반도체 메모리 장치가 사용하는 복수개의 테스트 모드들 각각에 해당하는 캐스 레이턴시(CAS(Column Address Strobe) latency), 버스트 형태(burst Type), 버스트 길이(burst Length)등의 다양한 옵션 등을 프로그래밍하여 저장한다. 이에 외부로부터 특정 테스트 모드를 설정하기 위한 명령어가 입력되면, 입력된 명령어에 해당하는 테스트 모드를 파악하고, 반도체 메모리 장치가 파악된 테스트 모드로 설정될 수 있도록 하는 테스트 모드 설정 신호(Test_sig)를 발생하여 준다.
도 1은 종래의 기술에 따른 테스트 모드 설정 장치의 블록도이다.
도 1을 참조하면, 종래의 테스트 모드 설정 장치(1)는 테스트 모드 진입부(11)와 테스트 모드 설정부(12)를 구비한다.
테스트 모드 진입부(11)는 시스템(미도시)에서 발생되어 전송되는 명령어 즉,
Figure 112003047631020-pat00001
(Row Address Strobe) 신호, CAS 신호, WE(Write Enable) 신호가 WCBR(Write and CAS Before RAS) 사이클로 입력되면, 테스트 모드를 선택하기 위한 모드셋 신호(MOSET)를 발생하여 테스트 모드 설정부(12)로 전송하여 준다.
테스트 모드 설정부(12)는 테스트 모드 진입부(11)에 의해 발생되는 모드셋 신호(MOSET)에 응답하여 테스트 모드 설정 코드를 획득하고, 획득한 테스트 모드 설정 코드에 해당하는 테스트 모드를 파악하고, 반도체 메모리 장치가 파악된 테스트 모드로 설정될 수 있도록 하는 테스트 모드 설정 신호(Test_sig)를 출력하여 준다.
테스트 모드 설정 코드는 어드레스 핀을 통해 입력되는 어드레스의 조합 또 는 데이터 핀을 통해 입력되는 데이터의 조합으로 획득 할 수 있으며, 여기에서는 테스트 모드 설정 코드를 어드레스 핀을 통해 입력되는 어드레스의 조합을 통하여 획득하는 경우를 예로 들어 설명하기로 한다.
도 2는 도 1의 테스트 모드 설정 장치가 테스트 모드를 설정하기 위해 사용하는 신호들의 타이밍 다이어그램이다.
모드 셋 신호(MOSET)는
Figure 112003047631020-pat00002
신호, CAS 신호, WE 신호가 WCBR(Write and CAS Before RAS) 사이클로 수신하는 경우에 응답하는 신호로서, 특정 테스트 모드를 설정하고자 하는 경우 인에이블되는 신호이다.
더욱 상세하게는 모드 셋 신호(MOSET)는 WE 신호가 하이 레벨을 가지고 CAS 신호가 하이 레벨을 가지는 경우,
Figure 112003047631020-pat00003
신호가 하강 에지 영역을 가지면 인에이블되어 로우 레벨에서 하이 레벨로 천이되고, WE 신호가 로우 레벨을 가지고 CAS 신호가 로우 레벨을 가지는 경우,
Figure 112003047631020-pat00004
신호가 상승 에지 영역을 가지면 다시 디스에이블되어 하이 레벨에서 로우 레벨로 천이된다.
테스트 모드 설정부(12)는 모드 셋 신호(MOSET)의 상승 에지 및 하강 에지 영역에서 입력되는 어드레스의 조합을 각각 획득하고, 각 에지 부분에서 획득된 어드레스의 조합에 해당하는 테스트 모드를 파악하고, 파악된 테스트 모드를 설정될 수 있도록 하는 테스트 모드 설정 신호(Test_sig)를 발생하여 출력한다.
표 1은 도 1의 종래의 테스트 모드 설정부(12)가 모드 셋 신호와 어드레스의 조합을 입력받아 설정할 수 있는 테스트 모드의 경우의 수를 나타낸다.
Figure 112003047631020-pat00005
이와 같이 도 1의 테스트 모드 설정 장치는 표 1에 도시된 바와 같이 모드 셋 신호의 상승 에지 영역과 하강 에지 영역 각각에서 어드레스의 조합을 획득할 수 있도록 하여, 4개의 경우의 수를 가지는 테스트 모드를 설정할 수 있었다.
즉, 종래의 테스트 모드 설정 장치는 N 비트의 어드레스 신호를 입력 받는 경우, "어드레스 신호의 비트 수(N) 2"개의 경우의 수를 가지는 테스트 모드를 설정할 수 있었다.
반도체 메모리 장치의 기술의 발달로 인해, 하나의 반도체 메모리 장치는 더욱 많은 동작을 수행하게 되며, 이에 따라 반도체 메모리 장치의 각 동작을 적합하게 테스트하게 위한 테스트 모드 또한 증가하게 된다.
그러나 종래의 기술에서는 모드 셋의 상승 에지 또는 하강에지를 이용한다하더라도 테스트 모드의 경우의 수를 "어드레스 신호의 비트수(N) 2"개까지 밖에 확장시킬 수 없는 문제점이 있었다.
본 발명의 목적은 여러 가지 종류의 커멘드 신호들을 이용하여 테스트 모드의 경우의 수를 확장하는 테스트 모드 설정 장치 및 방법을 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 테스트 모드 설정 장치는 로우 어드레스 스트로브 신호와 컬럼 어드레스 스트로브 신호와 기입 인에이블 신호와 제 1 커맨드 신호에 응답하여 제 1 모드 셋 신호와 제 2 모드 셋 신호를 발생하여 출력하는 제 1 테스트 모드 진입부와, 상기 로우 어드레스 스트로브 신호와 상기 컬럼 어드레스 스트로브 신호와 상기 제 1 커맨드 신호와 제 2 커맨드 신호에 응답하여 제 3 모드 셋 신호와 제 4 모드 셋 신호를 발생하여 출력하는 제 2 테스트 모드 진입부와, 상기 제 1, 제 2, 제 3, 제 4 모드 셋 신호의 에지에 응답하여 테스트 모드 설정 코드를 획득하고, 상기 제 1, 제 2, 제 3, 제 4 모드셋 신호 각각에 상응하는 테스트 모드를 설정하는 테스트 모드 설정부를 포함한다.
상기의 목적을 달성하기 위한 본 발명의 테스트 모드 설정 방법은 기입 인에이블 신호와 컬럼 어드레스 스트로브 신호와 로우 어드레스 스트로브 신호에 응답하여 제 1 모드 셋 신호를 인에이블하고, 상기 인에이블된 제 1 모드 셋 신호와 제 1 커맨드 신호에 응답하여 제 2 모드 셋 신호를 인에이블하는 단계와, 제 2 커맨드 신호와 상기 컬럼 어드레스 스트로브 신호와 상기 로우 어드레스 스트로브 신호에 응답하여 제 3 모드 셋 신호를 인에이블하고, 상기 인에이블된 제 3 모드 셋 신호와 상기 제 1 커맨드 신호에 응답하여 제 4 모드 셋 신호를 인에이블하는 단계와, 상기 제 1, 제 2, 제 3, 제 4 모드 셋 신호 각각의 에지에 응답하여 테스트 모드 설정 코드를 획득하고, 상기 테스트 모드 설정 코드에 상응하는 테스트 모드를 설 정하는 단계를 포함한다.
이하, 첨부한 도면을 참고로 하면 본 발명의 테스트 모드 설정 장치 및 방법을 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 테스트 모드 설정 장치의 블록도이다.
도 3을 참조하면, 본 발명은 테스트 모드 설정 장치는 제 1 테스트 모드 진입부(21)와 제 2 테스트 모드 진입부(22)와 테스트 모드 설정부(23)를 구비하고, 도 1에서 사용하는 명령어 이외에 별도의 외부 커맨드 신호(제 1 커맨드 신호(COM1), 제 2 커맨드 신호(COM2))들을 테스트 모드를 설정하기 위한 명령어로서 더 수신한다.
외부 커맨드 신호(제 1 커맨드 신호(COM1), 제 2 커맨드 신호(COM2))로는 정상 동작시에는 사용되나 테스트 모드 동작 시에는 사용되지 않는 핀들을 통해 수신될 수 있는 모든 신호들을 적용 할 수 있다.
예를 들어, 제 1 및 제 2 커맨드 신호(COM1, COM2)로는 정상 동작시에는 사용되나 테스트 모드시에는 사용되지 않는 어드레스 핀을 통해 수신되는 어드레스 신호나, 데이터 핀을 통해 송수신되는 데이터를 적용될 수 있다.
제 1 테스트 모드 진입부(21)는
Figure 112005069640879-pat00021
신호, CAS 신호, WE 신호, 및 제 1 커맨드 신호(COM1)를 테스트 모드 설정을 위한 명령어로 가진다. 이에 제 1 테스트 모드 진입부(21)는 테스트 모드 설정을 위한 명령어(
Figure 112005069640879-pat00022
신호, CAS 신호, 및 WE 신호)가 WCBR(Write and CAS Before RAS) 사이클로 입력되면, 테스트 모드를 선택하기 위한 제1 모드셋 신호(MOSET1)를 인에이블하여 테스트 모드 설정부(23)로 전송한다. 그리고 제1 모드셋 신호(MOSET1)의 인에블시에 제 2 커맨드 신호(COM2)가 더 인에이블되면, 제 1 커맨드 신호(COM1)를 제 2 모드 셋 신호(MOSET2)로서 테스트 모드 설정부(23)로 더 전송하여 준다.
제 2 테스트 모드 진입부(22)는
Figure 112005069640879-pat00008
신호, CAS 신호, 제 1 커맨드신호(COM1), 및 제 2 커맨드 신호(COM2)를 테스트 모드 설정을 위한 명령어로 가진다. 이에 제 2 테스트 모드 진입부(22)는 테스트 모드 설정을 위한 명령어(
Figure 112005069640879-pat00023
신호, CAS 신호, 및 제 2 커맨드 신호(COM2))가 WCBR(Write and CAS Before RAS) 사이클로 입력되면, 테스트 모드를 선택하기 위한 제 3 모드셋 신호(MOSET3)를 인에이블하여 테스트 모드 설정부(23)로 전송한다. 그리고 제 3 모드셋 신호(MOSET3)의 인에블시에 제 1 커맨드 신호(COM1)가 더 인에이블되면, 제 1 커맨드 신호(COM1)를 제 4 모드 셋 신호(MOSET4)로서 테스트 모드 설정부(23)로 더 전송하여 준다.
이때의 제 2 커맨드 신호(COM2)는 제 1 테스트 모드 진입부(21)에 전송되는 WE 신호와 같은 역할을 수행하는 신호로서, 제 2 테스트 모드 진입부(22)는 제 2 커맨드 신호(COM2)를 제 1 테스트 모드 진입부(21)의 WE 신호와 동일하게 인식하고 테스트 모드 설정 동작을 수행한다.
테스트 모드 설정부(23)는 제 1 또는 제 2 테스트 모드 진입부(21, 22)들로부터 전송되는 모드셋 신호들(MOSET1, MOSET2, MOSET3, MOSET4) 각각의 상승 에지 영역 및 하강 에지 영역에서 어드레스의 조합을 획득한다.
그리고 표 2와 같이, 획득한 어드레스의 조합과, 인에이블된 특정 모드 셋 신호(MOSET1, MOSET2, MOSET3, MOSET4)와, 특정 모드 셋 신호(MOSET1, MOSET2, MOSET3, MOSET4)의 논리 상태(상승 에지 또는 하강 에지)를 기준으로 하여 설정할 테스트 모드를 파악하고, 파악된 테스트 모드로 반도체 메모리 장치가 설정될 수 있도록 하는 테스트 모드 설정 신호(Test_sig)를 출력하여 준다.
표 2는 도 3의 본 발명의 테스트 모드 설정부(23)가 모드 셋 신호(MOSET1, MOSET2, MOSET3, MOSET4)와 어드레스의 조합을 입력받아 설정할 수 있는 테스트 모드의 경우의 수를 나타낸다.
Figure 112003047631020-pat00010
표 2에 도시된 바와 같이 도 3의 테스트 모드 설정 장치는 제 1 커맨드신호(COM1)를 추가하고, WE 신호 대신에 제 2 커맨드신호(COM2)를 이용하도록 하여 모드 셋 신호의 개수를 4개로 증가하고, 4개의 모드 셋 신호 각각의 상승 에지와 하강 에지 영역에서 어드레스의 조합을 획득할 수 있도록 함으로써, 설정할 수 있는 테스트 모드의 경우의 수를 16개로 확장하여 준다.
이하 도 4의 본 발명에서 테스트 모드를 설정하기 위해 사용되는 신호들의 타이밍 다이어그램을 참조하여 도 3의 테스트 모드 설정 장치의 테스트 모드 설정 방법을 설명하도록 한다.
먼저, 반도체 메모리 장치가 정상 모드로 동작하는 경우,
Figure 112003047631020-pat00011
신호가 하이 레벨로, CAS 신호가 로우 레벨로, WE 신호가 로우 레벨로, 제 1 커맨드 신호(COM1)가 로우 레벨로, 제 2 커맨드 신호(COM2)가 로우 레벨로 제 1 테스트 모드 진입부(21)와 제 2 테스트 모드 진입부(22)에 전송된다고 가정하도록 한다.
이에 정상 모드 시의 제 1 테스트 모드 진입부(21)와 제 2 테스트 모드 진입부(22)는 로우 레벨을 가지는 제 1 모드 셋 신호(MOSET1)와 제 2 모드 셋 신호(MOSET2)와 제 3 모드 셋 신호(MOSET3)와 제 4 모드 셋 신호(MOSET4)를 출력하여 준다.
이어서 반도체 메모리 장치가 특정 테스트 모드로 설정 및 동작되기 위해 하이 레벨을 가지는 WE 신호가 입력되고, 이어서 하이 레벨을 가지는 CAS 신호가 입력되고,
Figure 112003047631020-pat00012
신호가 하이 레벨에서 로우 레벨로 천이되면, 제 1 테스트 모드 진입부(21)는 제 1 모드 셋 신호(MOSET1)를 로우 레벨에서 하이 레벨로 천이하여 준다.
이에 제 1 모드 셋 신호(MOSET1)가 상승 에지를 가지게 되면, 테스트 모드 설정부(23)는 1 모드 셋 신호(MOSET1)의 상승 에지 영역에서 입력되는 어드레스의 조합(Arf)을 획득하여 설정할 테스트 모드를 파악하고, 파악된 테스트 모드에 해당하는 테스트 모드 설정 신호(Test_sig)를 출력하여 준다.
제 1 테스트 모드 진입부(21)는 제 1 모드 셋 신호(MOSET1)가 하이 레벨을 가지는 경우, 제 1 커맨드 신호(COM1)가 로우 레벨에서 하이 레벨로 천이되면 제 2 모드 셋 신호(MOSET2)를 로우 레벨에서 하이 레벨로 천이하여 준다.
제 2 모드 셋 신호(MOSET2)가 상승 에지를 가지게 되면. 테스트 모드 설정부(23)는 제 2 모드 셋 신호(MOSET2)의 상승 에지 영역에서 입력되는 어드레스의 조합(Asr)을 획득하여 설정할 테스트 모드를 파악하고, 파악된 테스트 모드에 해당하는 테스트 모드 설정 신호(Test_sig)를 출력하여 준다.
하이 레벨을 가지는 제 1 커맨드 신호(COM1)가 다시 로우 레벨로 천이되면, 제 1 테스트 모드 진입부(21)는 제 2 모드 셋 신호(MOSET2)를 하이 레벨에서 로우 레벨로 천이하고, 테스트 모드 설정부(23)는 제 2 모드 셋 신호(MOSET2)의 하강 에지 영역에서 입력되는 어드레스의 조합(Asf)을 획득하여 설정할 테스트 모드를 파악하고, 파악된 테스트 모드에 해당하는 테스트 모드 설정 신호(Test_sig)를 출력하여 준다.
그리고 제 1 테스트 모드 진입부(21)는
Figure 112003047631020-pat00013
신호가 로우 레벨에서 다시 하이 레벨로 천이되면, 하이 레벨을 가지는 제 1 모드 셋 신호(MOSET1)를 로우 레 벨로 천이한다. 그러면 테스트 모드 설정부(23)는 제 1 모드 셋 신호(MOSET1)의 하강 에지 영역에서 입력되는 어드레스의 조합(Arr)을 획득하여 설정할 테스트 모드를 파악하고, 파악된 테스트 모드에 해당하는 테스트 모드 설정 신호(Test_sig)를 출력하여 준다.
이와 동일한 방법으로 제 2 테스트 모드 진입부(22)는 제 2 커맨드 신호(COM2)와 CAS 신호와
Figure 112003047631020-pat00014
신호와 제 1 커맨드 신호(COM1)를 입력받아, 제 3 모드 셋 신호(MOSET3)와 제 4 모드 셋 신호(MOSET4)의 논리 상태를 천이하고, 테스트 모드 설정부(23)는 각 에지 영역에서 입력되는 어드레스의 조합(Arf, Arr, Asr, Asf)을 획득하여 설정할 테스트 모드를 파악하고, 파악된 테스트 모드에 해당하는 테스트 모드 설정 신호(Test_sig)를 출력하여 준다.
이와 같이 도 3의 테스트 모드 설정 장치는 제 1 커맨드 신호(COM1)를 추가하고, WE 신호 대신에 제 2 커맨드 신호(COM2)를 이용할 수 있도록 함으로서, 발생할 수 있는 모드 셋 신호의 개수를 증가하고, 각 모드 셋 신호의 상승 에지 및 하강 에지 영역에서 입력되는 어드레스의 조합을 획득한다.
그리고 획득한 어드레스의 조합과 제 1 테스트 모드 진입부(21) 또는 제 2 테스트 모드 진입부(22)로부터 인에이블되어 전송되는 모드 셋 신호의 종류와 전송된 모드 셋 신호의 논리 상태(하강 에지 또는 상승 에지)를 판단 기준으로 이용하여 설정할 테스트 모드 코드를 파악하게 된다.
이에 따라 테스트 모드 설정 장치가 2 비트의 어드레스 신호(Add)와 제 1 커맨드 신호(COM1)와 제 2 커맨드 신호(COM2)를 이용하여 파악 및 설정할 수 있는 테 스트 모드의 경우의 수는 "16" 개까지 확장된다.
본 발명에서는 WE 신호의 역할을 하는 대신하는 제 2 커맨드 신호를 하나 만 추가하였지만, 필요에 따라서는 복수개로 확장하여 줄 수 있다.
또한 중간 에지를 증가시켜 제 2 모드 셋 신호와 제 4 모드 셋 신호를 발생하는 제 1 커맨드 신호도 하나만 추가하였지만, 필요에 따라서는 복수개로 확장하여 줄 수 있다.
따라서 본 발명의 기술에 따르면 WE 신호 대신으로 이용하기 위해 추가된 제 2 커멘드 신호의 개수가 p 이고, 중간 에지 수를 늘리기 위해 위한 추가된 제 1 커맨드 신호의 개수가 q 인 경우, 설정할 수 있는 테스트 모드의 경우 수를 "(어드레스 신호의 비트 수((N)
Figure 112003047631020-pat00015
2)
Figure 112003047631020-pat00016
(p +1)
Figure 112003047631020-pat00017
(q+1)"개로 확장 시킬 수 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 해당 업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서 본 발명의 테스트 모드 설정 장치 및 방법은 정상 동작시에는 사용되나 테스트 모드시에는 사용되지 않던 외부 커멘드 신호들을 이용하여 테스트 모드의 경우의 수를 확장하여 준다.

Claims (13)

  1. 로우 어드레스 스트로브 신호와 컬럼 어드레스 스트로브 신호와 기입 인에이블 신호와 제 1 커맨드 신호에 응답하여 제 1 모드 셋 신호와 제 2 모드 셋 신호를 발생하여 출력하는 제 1 테스트 모드 진입부;
    상기 로우 어드레스 스트로브 신호와 상기 컬럼 어드레스 스트로브 신호와 상기 제 1 커맨드 신호와 제 2 커맨드 신호에 응답하여 제 3 모드 셋 신호와 제 4 모드 셋 신호를 발생하여 출력하는 제 2 테스트 모드 진입부; 및
    상기 제 1, 제 2, 제 3, 제 4 모드 셋 신호의 에지에 응답하여 테스트 모드 설정 코드를 획득하고, 상기 제 1, 제 2, 제 3, 제 4 모드셋 신호 각각에 상응하는 테스트 모드를 설정하는 테스트 모드 설정부를 포함하는 테스트 모드 설정 장치.
  2. 제 1 항에 있어서, 상기 제 1 테스트 모드 진입부는
    상기 로우 어드레스 스트로브 신호와 상기 컬럼 어드레스 스트로브 신호와 상기 기입 인에이블 신호에 응답하여 상기 제 1 모드 셋 신호를 인에이블하여 출력하고, 상기 제 1 모드 셋 신호가 인에이블되면 상기 제 1 커맨드 신호에 응답하여 상기 제 2 모드 셋 신호를 인에이블하여 출력하는 것을 특징으로 하는 테스트 모드 설정 장치.
  3. 제 1 항에 있어서, 상기 제 2 테스트 모드 진입부는
    상기 로우 어드레스 스트로브 신호와 상기 컬럼 어드레스 스트로브 신호와 상기 제 2 커맨드 신호에 응답하여 상기 제 3 모드 셋 신호를 인에이블하여 출력하고, 상기 제 3 모드 셋 신호가 인에이블되면 상기 제 1 커맨드 신호에 응답하여 상기 제 4 모드 셋 신호를 인에이블하여 출력하는 것을 특징으로 하는 테스트 모드 설정 장치.
  4. 제 1 항에 있어서, 상기 제 2 테스트 모드 진입부는
    상기 제 2 커맨드 신호를 상기 기입 인에이블 신호로 인식하고 동작하는 것을 특징으로 하는 테스트 모드 설정 장치.
  5. 제 1 항에 있어서, 상기 제 1 커맨드 신호는
    정상 모드 시에는 사용되나 테스트 모드시에는 사용되지 않는 외부 핀을 통해 수신되는 커맨드 신호인 것을 특징으로 하는 테스트 모드 설정 장치.
  6. 제 1 항에 있어서, 상기 제 2 커맨드 신호는
    정상 모드 시에는 사용되나 테스트 모드시에는 사용되지 않는 외부 핀을 통해 수신되는 커맨드 신호인 것을 특징으로 하는 테스트 모드 설정 장치.
  7. 제 1 항에 있어서, 상기 에지는
    상승 에지 및 하강 에지 인 것을 특징으로 하는 테스트 모드 설정 장치.
  8. 기입 인에이블 신호와 컬럼 어드레스 스트로브 신호와 로우 어드레스 스트로브 신호에 응답하여 제 1 모드 셋 신호를 인에이블하고, 상기 인에이블된 제 1 모드 셋 신호와 제 1 커맨드 신호에 응답하여 제 2 모드 셋 신호를 인에이블하는 단계;
    제 2 커맨드 신호와 상기 컬럼 어드레스 스트로브 신호와 상기 로우 어드레스 스트로브 신호에 응답하여 제 3 모드 셋 신호를 인에이블하고, 상기 인에이블된 제 3 모드 셋 신호와 상기 제 1 커맨드 신호에 응답하여 제 4 모드 셋 신호를 인에이블하는 단계; 및
    상기 제 1, 제 2, 제 3, 제 4 모드 셋 신호 각각의 에지에 응답하여 테스트 모드 설정 코드를 획득하고, 상기 테스트 모드 설정 코드에 상응하는 테스트 모드를 설정하는 단계를 포함하는 것을 특징으로 하는 테스트 모드 설정 방법.
  9. 제 8 항에 있어서, 상기 제 1 모드 셋 신호 및 제 2 모드 셋 신호를 인에이블하는 단계는
    기입 인에이블 신호가 하이 레벨을 가지고 컬럼 어드레스 스트로브 신호가 하이 레벨을 가지고 로우 어드레스 스트로브 신호가 하이 레벨에서 로우 레벨로 천이하면 제 1 모드 셋 신호를 로우 레벨에서 하이 레벨로 천이하는 단계;
    상기 제 1 모드 셋 신호가 하이 레벨을 가지고, 상기 제 1 커맨드 신호가 로우 레벨에서 하이 레벨로 천이되면 제 2 모드 셋 신호가 로우 레벨에서 하이 레벨 로 천이하는 단계;
    상기 제 1 모드 셋 신호가 하이 레벨을 가지고, 상기 제 1 커맨드 신호가 하이 레벨에서 로우 레벨로 천이되면 제 2 모드 셋 신호가 하이 레벨에서 로우 레벨로 천이하는 단계; 및
    기입 인에이블 신호가 로우 레벨을 가지고 컬럼 어드레스 스트로브 신호가 로우 레벨을 가지고 로우 어드레스 스트로브 신호가 로우 레벨에서 하이 레벨로 천이하면 제 1 모드 셋 신호를 하이 레벨에서 로우 레벨로 천이하는 단계를 포함하는 것을 특징으로 하는 테스트 모드 설정 방법.
  10. 제 8 항에 있어서, 상기 제 3 및 제 4 모드 셋 신호를 인에이블하는 단계는
    상기 제 2 커맨드 신호가 하이 레벨을 가지고 컬럼 어드레스 스트로브 신호가 하이 레벨을 가지고 로우 어드레스 스트로브 신호가 하이 레벨에서 로우 레벨로 천이하면 제 3 모드 셋 신호를 로우 레벨에서 하이 레벨로 천이하는 단계;
    상기 제 3 모드 셋 신호가 하이 레벨인 경우, 상기 제 1 커맨드 신호가 로우 레벨에서 하이 레벨로 천이되면 제 2 모드 셋 신호를 로우 레벨에서 하이 레벨로 천이하는 단계;
    상기 제 3 모드 셋 신호가 하이 레벨인 경우, 상기 제 1 커맨드 신호가 하이 레벨에서 로우 레벨로 천이되면 제 2 모드 셋 신호를 하이 레벨에서 로우 레벨로 천이하는 단계; 및
    상기 제 2 커맨드 신호가 로우 레벨을 가지고 컬럼 어드레스 스트로브 신호 가 로우 레벨을 가지고 로우 어드레스 스트로브 신호가 로우 레벨에서 하이 레벨로 천이하면 제 3 모드 셋 신호를 하이 레벨에서 로우 레벨로 천이하는 단계를 포함하는 것을 특징으로 하는 테스트 모드 설정 방법.
  11. 제 8 항에 있어서, 상기 제 1 커맨드 신호는
    정상 모드 시에는 사용되나 테스트 모드시에는 사용되지 않는 외부 핀을 통해 수신되는 커맨드 신호인 것을 특징으로 하는 테스트 모드 설정 방법.
  12. 제 8 항에 있어서, 상기 제 2 커맨드 신호는
    정상 모드 시에는 사용되나 테스트 모드시에는 사용되지 않는 외부 핀을 통해 수신되는 커맨드 신호인 것을 특징으로 하는 테스트 모드 설정 방법.
  13. 제 8 항에 있어서, 상기 에지는
    상승 에지 및 하강 에지 인것을 특징으로 하는 테스트 모드 설정 방법.
KR1020030090862A 2003-12-12 2003-12-12 테스트 모드 설정 장치 및 방법 KR100583958B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030090862A KR100583958B1 (ko) 2003-12-12 2003-12-12 테스트 모드 설정 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030090862A KR100583958B1 (ko) 2003-12-12 2003-12-12 테스트 모드 설정 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050058873A KR20050058873A (ko) 2005-06-17
KR100583958B1 true KR100583958B1 (ko) 2006-05-26

Family

ID=37252178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030090862A KR100583958B1 (ko) 2003-12-12 2003-12-12 테스트 모드 설정 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100583958B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724626B1 (ko) * 2005-08-29 2007-06-04 주식회사 하이닉스반도체 테스트 모드 제어 회로
KR100746227B1 (ko) * 2006-01-24 2007-08-03 삼성전자주식회사 반도체 메모리 장치
KR101062756B1 (ko) * 2009-07-30 2011-09-06 주식회사 하이닉스반도체 테스트 모드 신호 생성 장치

Also Published As

Publication number Publication date
KR20050058873A (ko) 2005-06-17

Similar Documents

Publication Publication Date Title
US7302623B2 (en) Algorithm pattern generator for testing a memory device and memory tester using the same
US9239752B2 (en) Semiconductor system with error detection
KR20200004437A (ko) 주파수 모드 검출 및 구현을 위한 시스템 및 방법
US20210295894A1 (en) Dram, memory controller and associated training method
US6353565B2 (en) Semiconductor device, semiconductor memory device and test-mode entry method
US20050157565A1 (en) Semiconductor device for detecting memory failure and method thereof
KR100493028B1 (ko) 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법
US8275972B2 (en) Write data mask method and system
KR100583958B1 (ko) 테스트 모드 설정 장치 및 방법
US7587533B2 (en) Digital programming interface between a baseband processor and an integrated radio-frequency module
US6473346B1 (en) Self burn-in circuit for semiconductor memory
KR20020095028A (ko) 반도체 장치, 반도체 장치의 시험 방법 및 반도체 장치시험 시스템
JP2006242569A (ja) 試験装置、及び試験方法
KR20050046461A (ko) 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법
US6385746B1 (en) Memory test circuit
US20090086552A1 (en) Semiconductor memory device and its driving method
US7009417B2 (en) Semiconductor module and methods for functionally testing and configuring a semiconductor module
KR100782480B1 (ko) 반도체 메모리 장치 및 이의 테스트 시스템
US8473831B2 (en) Semiconductor memory apparatus and data read method of the same
JP2007287218A (ja) メモリインターフェース回路及びメモリ試験装置
US6504881B1 (en) Viterbi decoder with enhanced test function
JP3165131B2 (ja) 半導体集積回路のテスト方法及びテスト回路
KR100330575B1 (ko) 반도체메모리소자의리드/라이트데이터에러검증장치및방법
US7340583B2 (en) Method and apparatus of controlling memory device
KR20100103145A (ko) 반도체 메모리 장치의 초기화 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee