JP3422209B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3422209B2
JP3422209B2 JP06324197A JP6324197A JP3422209B2 JP 3422209 B2 JP3422209 B2 JP 3422209B2 JP 06324197 A JP06324197 A JP 06324197A JP 6324197 A JP6324197 A JP 6324197A JP 3422209 B2 JP3422209 B2 JP 3422209B2
Authority
JP
Japan
Prior art keywords
layer
pad
region
insulation
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06324197A
Other languages
English (en)
Other versions
JPH10261670A (ja
Inventor
伴　　博行
富久夫 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Denso Electronics Corp
Original Assignee
Denso Corp
Anden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Anden Co Ltd filed Critical Denso Corp
Priority to JP06324197A priority Critical patent/JP3422209B2/ja
Priority to DE19811078A priority patent/DE19811078B4/de
Priority to US09/042,728 priority patent/US6104094A/en
Publication of JPH10261670A publication Critical patent/JPH10261670A/ja
Application granted granted Critical
Publication of JP3422209B2 publication Critical patent/JP3422209B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に入出力信号のパッド部の構造に関する。
【０００２】
【従来の技術】従来、半導体装置における入出力信号の
パッドは、半導体基板上に絶縁膜を介して形成されてい
る。このような構成の場合、絶縁膜にクラックなどが発
生して絶縁性が悪くなると、パッドの入出力信号が半導
体基板にリークするという問題が発生する。
【０００３】そこで、図９に示すように、半導体基板１
００において基板１上に絶縁分離膜２によって島状の絶
縁分離領域３を形成し、この絶縁分離領域３の上に絶縁
膜４を介してパッド５を形成し、パッド５の下の領域を
絶縁分離領域とすることで、入出力信号のリークを防止
するようにしたものがある（特開平３−１９５０３２号
公報参照）。
【０００４】
【発明が解決しようとする課題】上記した図９に示す構
成では、パッド５の下の絶縁分離領域３が電気的に浮い
た状態になっている。すなわち、図１０の等価回路に示
すように、パッド５と絶縁分離領域３との間の絶縁膜４
によりコンデンサ２１が形成され、絶縁分離領域３と基
板１との間の絶縁分離膜２によりコンデンサ２２が形成
されているが、コンデンサ２１、２２は、絶縁分離領域
３において電気的に浮いた状態になっている。なお、２
０は半導体基板１００の他の絶縁分離領域に形成された
内部回路である。
【０００５】このようにパッド５の下の絶縁分離領域３
が電気的に浮いていると、入出力信号に乗ったノイズが
絶縁分離領域３、基板１を介して他の半導体領域に形成
されている半導体素子に影響を与えたり、逆に他の半導
体領域で発生したノイズが基板１から絶縁分離領域３を
介して入出力信号に乗ってしまうという問題が発生す
る。
【０００６】本発明は上記問題に鑑みたもので、パッド
を絶縁分離領域の上に形成した構成において、ノイズ除
去が行えるようにすることを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明においては、パッド（５）を
絶縁分離領域（３）の上に絶縁膜（４）を介して形成
し、絶縁分離領域（３）の電位を所定電位に固定したこ
とを特徴としている。従って、絶縁分離領域（３）の電
位を所定電位に固定することにより、入出力信号に乗っ
たノイズあるいは他の半導体領域から入ってくるノイズ
を除去することができる。
【０００８】請求項２に記載の発明においては、パッド
（５）の下の絶縁分離領域（３）の表層部に第２導電型
の半導体層（９）を形成したことを特徴としている。第
２導電型の半導体層（９）を設けることにより、絶縁膜
（４）にクラック等が入った場合でもパッド（５）と絶
縁分離領域（３）とを非導通にして入出力信号のリーク
を防止することができる。
【０００９】請求項３、４に記載の発明においては、パ
ッド（５）を絶縁分離領域（３）の上に形成し、絶縁分
離領域（３）の電位を所定電位に固定し、さらにパッド
（５）を、絶縁分離領域（３）を構成要素とするダイオ
ード（２３）を介して絶縁分離領域（３）に電気的に接
続したことを特徴としている。従って、絶縁分離領域
（３）の電位を所定電位に固定することにより、他の半
導体領域から入ってくるノイズを除去することができ、
また入出力信号に乗るノイズに対しては、ダイオード
（２３）を介して除去することができる。
【００１０】請求項５に記載の発明においては、絶縁分
離領域（３）の表層部に形成した第２導電型の半導体層
（９）と絶縁分離領域（３）にて上記したダイオード
（２３）を形成している。この場合、第２導電型の半導
体層（９）と絶縁分離領域（３）との間には接合容量が
存在しているため、この接合容量と上記したダイオード
（２３）により入出力信号に乗るノイズを効果的に除去
することができる。
【００１１】なお、請求項２、５に記載した第２導電型
の半導体層（９）をｐ型半導体層とした場合には、請求
項６に記載したように絶縁分離領域（３）を最高電位
（例えば電源電位）に固定し、また第２導電型の半導体
層（９）をｎ型半導体層とした場合には、請求項７に記
載したように絶縁分離領域（３）を最低電位（例えば接
地電位）に固定する。
【００１２】
【発明の実施の形態】
（第１実施形態）図１に本発明の第１実施形態に係る半
導体装置のパッド部の断面構成を示す。また、図２にパ
ッド部の平面構成を示す。Ｐ- 基板１上にＳｉＯ2 （酸
化膜）による絶縁分離膜２ａが形成されており、この絶
縁分離膜２ａ上に、ＳｉＯ2 による絶縁分離膜２ｂによ
って横方向に絶縁分離されたｎ+ 層３ａとｎ- 層３ｂが
形成されている。ｎ+ 層３ａとｎ- 層３ｂは、絶縁分離
膜２（２ａ、２ｂ）によって他の半導体領域と絶縁分離
された島状の絶縁分離領域３を形成している。そして、
Ｐ- 基板１、絶縁分離膜２（２ａ、２ｂ）、およびｎ+
層３ａ、ｎ- 層３ｂにより、複数の絶縁分離領域３を有
する半導体基板１００が構成される。
【００１３】複数の絶縁分離領域３は、入出力信号の各
パッド用の絶縁分離領域として用いられる他、後述する
内部回路２０を構成する半導体素子形成用の絶縁分離領
域として用いられる。半導体基板１００上にはＳｉＯ2
の絶縁膜４が形成されており、絶縁膜４上にパッド５が
形成されている。パッド５は、第１Ａｌ膜５ａと第２Ａ
ｌ膜５ｂの２層構造にて形成されており、その上に入出
力信号を伝達するためのワイヤ６がボンディングされ
る。
【００１４】また、ｎ- 層３ｂには絶縁分離領域３の電
位を所定電位に固定するためのｎ+層７が形成されてお
り、このｎ+ 層７は、絶縁膜４に形成された開口部を介
して電位固定用Ａｌ電極８に電気的に接続されている。
この電位固定用Ａｌ電極８の電位を最高電位（例えば電
源電位）にすることにより、絶縁分離領域３を最高電位
に固定することができる。
【００１５】また、パッド５の下のｎ- 層３ｂの表層部
には、ｐ+ 層９が形成されている。このｐ+ 層９を設け
ることにより、絶縁膜４にクラック等が入った場合でも
パッド５とｎ- 層３ｂとを非導通にすることができ、入
出力信号のリークを防止することができる。なお、半導
体基板１００上には、パッド５の形成領域を開口して保
護膜１０が形成されている。
【００１６】図３に、図１に示す半導体装置の等価回路
を示す。この等価回路において、パッド５と絶縁分離領
域３との間の絶縁膜４によりコンデンサ２１が形成さ
れ、絶縁分離領域３と基板１との間の絶縁分離膜２によ
りコンデンサ２２が形成され、コンデンサ２１、２２
は、絶縁分離領域３を介して電位固定用Ａｌ電極８に接
続されている。なお、２０は半導体基板１００の他の絶
縁分離領域に形成された内部回路である。
【００１７】この等価回路および図１の構成から分かる
ように、絶縁分離領域３を最高電位に固定することによ
り、入出力信号に乗ったノイズ、あるいは他の半導体領
域で発生したノイズを、絶縁分離領域３から電位固定用
Ａｌ電極８を介して最高電位側に逃がすことができるた
め、パッド５にノイズ除去機能を持たせることができ
る。
【００１８】なお、絶縁膜４によるコンデンサ２１は１
０ｐＦ程度、絶縁分離膜２によるコンデンサ２２は５〜
６ｐＦであるため、本実施形態は、特に入力信号に対す
るＥＭＩ対策として有効なものとなっている。図４に、
上述した半導体装置をランプ断線検出回路に用いた例を
示す。半導体装置には、コンパレータ３１、基準電圧を
発生する抵抗３２、３３などが形成されている。自動車
用の方向指示器は、図に示すように右側ランプと左側ラ
ンプで構成されており、車載バッテリ３４からスイッチ
回路３５を介した電源供給を受けて点灯動作する。スイ
ッチ回路３５は、ターンスイッチ、ハザードスイッチを
有しており、それらのスイッチ操作に応じて右側ラン
プ、左側ランプを点灯動作させる。
【００１９】車載バッテリ３４からランプに電流を供給
する経路には、ランプ断線検出を行うための検出抵抗３
６が設けられており、この検出抵抗３６の一端が入力パ
ッド５を介してコンパレータ３１の反転入力端子に接続
されている。また、検出抵抗３６には、ノイズ除去用の
外付けコンデンサ３７が並列接続されている。このラン
プ断線検出回路においては、右側ランプあるいは左側ラ
ンプの点灯動作時に、検出抵抗３６での検出電圧（降下
電圧）を監視し、いずれかのランプが断線して検出抵抗
３６での検出電圧が低下すると、コンパレータ３１の出
力が反転してランプの断線を検出する。
【００２０】ここで、検出抵抗３６は１０〜２０ｍΩ程
度であり、検出電圧も４０〜６０ｍＶ程度と非常に微小
な電圧信号を扱っているため、検出抵抗３６の両端から
半導体装置に接続されるラインにノイズが乗ると、誤っ
た断線検出をしてしまう可能性があるが、上述したよう
にパッド５にノイズ除去機能を持たせているため、その
ような誤検出を防止することができる。なお、従来で
は、図中の点線で示すようにノイズ除去用のコンデンサ
３８、３９が内蔵されているが、パッド５にノイズ除去
機能を持たせることによって、ノイズ除去用の内蔵コン
デンサ３８、３９をなくすことができる。また、ノイズ
除去を確実に行うため、ノイズ除去用の内蔵コンデンサ
３８、３９をそのまま設けておいてもよい。
【００２１】なお、上述した実施形態においては、図２
に示すように、ｎ+ 層７をｎ- 層３ｂの一部の領域にの
み形成するものを示したが、図５に示すように、ｎ+ 層
７をｎ- 層３ｂの外周部に形成し、絶縁膜４に複数の開
口部を形成して電位固定用Ａｌ電極８に接続するように
してもよい。このことにより、ｎ+ 層７に電界が集中す
るのを緩和することができる。 （第２実施形態）この実施形態においては、図６に示す
ように、絶縁膜２のうちパッド５を形成する領域の絶縁
膜２を取り除いて開口部を形成し、この開口部において
露出したＰ+ 層９上にパッド５を形成している。また、
このような構成により、Ｐ+ 層９とｎ- 層３ｂにて正サ
ージ保護用の寄生ダイオードが形成される。
【００２２】図７に図６に示す半導体装置の等価回路を
示す。パッド５は、Ｐ+ 層９とｎ-層３ｂにより形成さ
れたダイオード２３を介してｎ- 層３ｂに電気的に接続
されている。また、Ｐ+ 層９とｎ- 層３ｂとの間には接
合容量２４が存在している。従って、入出力信号に乗る
ノイズのうち、最高電位よりも大きいノイズをダイオー
ド２３を介して最高電位側に逃がし、周波数の高いラジ
オノイズなどを接合容量２４を介して最高電位側に逃が
すことができる。
【００２３】なお、Ｐ+ 層９を形成せずに絶縁膜４の開
口部に金属膜を形成し、その上にパッド５を形成して、
金属膜とｎ- 層３ｂとの間でショットキー・バリア・ダ
イオードを形成し、これを上記したダイオード２３とし
てもよい。また、そのようなダイオード２３を、モータ
のフライバック電圧吸収用のダイオードとして用いるよ
うにしてもよい。具体的には、図８に示すように、出力
端子をなすパッド５をモータ４１に接続し、トランジス
タ４２にてモータ４１を制御する場合、ダイオード２３
をモータ４１のフライバック電圧吸収用のダイオードと
して用いる。
【００２４】なお、上述した第１、第２実施形態におい
て、ｐ型とｎ型を逆にして構成してもよい。但し、この
場合は、絶縁分離領域３は最低電位（例えば接地電位）
に固定される。また、パッド５は２層Ａｌ構造のもので
なく、１層Ａｌ構造のものであってもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置のパッ
ド部の断面構成を示す図である。
【図２】図１に示すパッド部の平面構成を示す図であ
る。
【図３】図１に示す半導体装置の等価回路である。
【図４】図１に示す半導体装置をランプ断線検出回路に
適用した例を示す回路図である。
【図５】図２に示す構成に対しｎ+ 層７をｎ- 層３ｂの
外周部に形成した変形例の平面構成を示す図である。
【図６】本発明の第２実施形態に係る半導体装置のパッ
ド部の断面構成を示す図である。
【図７】図６に示す半導体装置の等価回路である。
【図８】本発明の第２実施形態の応用例を示す部分回路
図である。
【図９】従来の半導体装置のパッド部の断面構成を示す
図である。
【図１０】図９に示すものの等価回路である。
【符号の説明】
１…基板、２…絶縁分離膜、３…絶縁分離領域、３ａ…
ｎ+ 層、３ｂ…ｎ- 層、４…絶縁膜、５…パッド、６…
ワイヤ、７…ｎ+ 層、８…電位固定用Ａｌ電極、９…ｐ
+ 層、１００…半導体基板。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−116877（ＪＰ，Ａ) 特開 平６−327144（ＪＰ，Ａ) 特開 平７−29974（ＪＰ，Ａ) 特開 平９−97832（ＪＰ，Ａ) 特開 平９−331072（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/60 H01L 21/762 H01L 21/822

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁分離膜（２）にて他の半導体領域と
    絶縁分離された第１導電型の絶縁分離領域（３）を有す
    る半導体基板（１００）と、 前記絶縁分離領域（３）の上に絶縁膜（４）を介して形
    成されたパッド（５）とを備えてなる半導体装置におい
    て、 前記絶縁分離領域（３）の電位が所定電位に固定されて
    いることを特徴とする半導体装置。
  2. 【請求項２】 前記パッド（５）の下の前記絶縁分離領
    域（３）の表層部に第２導電型の半導体層（９）が形成
    されていることを特徴とする請求項１に記載の半導体装
    置。
  3. 【請求項３】 絶縁分離膜（２）にて他の半導体領域と
    絶縁分離された第１導電型の絶縁分離領域（３）を有す
    る半導体基板（１００）と、 前記絶縁分離領域（３）の上に形成されたパッド（５）
    とを備え、 前記絶縁分離領域（３）の電位は所定電位に固定されて
    おり、 前記パッド（５）は、前記絶縁分離領域（３）を構成要
    素とするダイオード（２３）を介して前記絶縁分離領域
    （３）に電気的に接続されていることを特徴とする半導
    体装置。
  4. 【請求項４】 前記絶縁分離領域（３）に開口部を有す
    る絶縁膜（４）が、前記半導体基板（１００）上に形成
    されており、前記絶縁膜（４）の開口部に前記パッド
    （５）が形成されていることを特徴とする請求項３に記
    載の半導体装置。
  5. 【請求項５】 前記絶縁分離領域（３）の表層部に第２
    導電型の半導体層（９）が形成されており、前記絶縁分
    離領域（３）と前記第２導電型の半導体層（９）にて前
    記ダイオード（２３）が形成されていることを特徴とす
    る請求項３又は４に記載の半導体装置。
  6. 【請求項６】 前記第２導電型はｐ型であり、前記所定
    電位は最高電位であることを特徴とする請求項２又は５
    に記載の半導体装置。
  7. 【請求項７】 前記第２導電型はｎ型であり、前記所定
    電位は最低電位であることを特徴とする請求項２又は５
    に記載の半導体装置。
JP06324197A 1997-03-17 1997-03-17 半導体装置 Expired - Fee Related JP3422209B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06324197A JP3422209B2 (ja) 1997-03-17 1997-03-17 半導体装置
DE19811078A DE19811078B4 (de) 1997-03-17 1998-03-13 Halbleiterbauelement
US09/042,728 US6104094A (en) 1997-03-17 1998-03-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06324197A JP3422209B2 (ja) 1997-03-17 1997-03-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH10261670A JPH10261670A (ja) 1998-09-29
JP3422209B2 true JP3422209B2 (ja) 2003-06-30

Family

ID=13223544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06324197A Expired - Fee Related JP3422209B2 (ja) 1997-03-17 1997-03-17 半導体装置

Country Status (3)

Country Link
US (1) US6104094A (ja)
JP (1) JP3422209B2 (ja)
DE (1) DE19811078B4 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021972A (ja) * 1998-07-03 2000-01-21 Fujitsu Ltd 半導体装置
DE60032286T8 (de) 1999-06-10 2007-09-27 Nippon Telegraph And Telephone Corp. Gerät zur Erkennung von Oberflächengestalten
TWI240370B (en) * 2004-08-26 2005-09-21 Airoha Tech Corp Substrate structure underlying a pad and pad structure
JP4722522B2 (ja) * 2005-03-29 2011-07-13 三菱電機株式会社 高周波半導体集積回路
JP5194009B2 (ja) * 2008-02-28 2013-05-08 パナソニック株式会社 電極パッドを有する半導体装置、及び該半導体装置を備えた無線回路装置
US20100127392A1 (en) * 2008-11-25 2010-05-27 Joe Yang Semiconductor die

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247940A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法
JP2522207B2 (ja) * 1987-02-16 1996-08-07 日本電装株式会社 半導体装置
JP2763013B2 (ja) * 1989-12-25 1998-06-11 富士通株式会社 半導体装置
JPH06268054A (ja) * 1993-03-10 1994-09-22 Nippondenso Co Ltd 半導体装置
JP2773611B2 (ja) * 1993-11-17 1998-07-09 株式会社デンソー 絶縁物分離半導体装置
JPH0982746A (ja) * 1995-09-08 1997-03-28 Sony Corp 半導体装置

Also Published As

Publication number Publication date
DE19811078A1 (de) 1998-09-24
DE19811078B4 (de) 2007-08-30
US6104094A (en) 2000-08-15
JPH10261670A (ja) 1998-09-29

Similar Documents

Publication Publication Date Title
US6879023B1 (en) Seal ring for integrated circuits
TW583761B (en) ESD protection for a CMOS output stage
US7495880B2 (en) Circuit board and electric device having circuit board
JPH02280621A (ja) トランジスタ回路
JP3422209B2 (ja) 半導体装置
US6084759A (en) Arrangement for protection against electrostatic discharge in electronic apparatuses
EP0253105A1 (en) Integrated circuit with improved protective device
EP0162460A2 (en) Integrated circuit with an input protective device
US5027174A (en) Semiconductor integrated circuit device with improved resistance against electrostatic noise
KR102202405B1 (ko) 인쇄회로기판용 스파크 방지소자
US5376886A (en) Ignition distributor cap with misfire detecting capacitor for internal combustion engine
JP4795613B2 (ja) 半導体装置
JP4139688B2 (ja) サイリスタ構造、および、そのようなサイリスタ構造を有する過電圧保護装置
US20020152448A1 (en) Layout of semiconductor integrated circuit
EP0198468A2 (en) Protective device for integrated circuit
JP3779278B2 (ja) 半導体装置およびその製造方法
JP2598820B2 (ja) 集積回路装置の実装構造
JPH0454978B2 (ja)
JP3098796B2 (ja) 半導体集積回路装置
JPS6139742B2 (ja)
JPS61295651A (ja) 半導体入力保護装置
JP3017083B2 (ja) 入出力保護回路
JP4370634B2 (ja) 指紋検出装置
JP2755148B2 (ja) 半導体装置
JP2937325B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees