DE19811078A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE19811078A1
DE19811078A1 DE19811078A DE19811078A DE19811078A1 DE 19811078 A1 DE19811078 A1 DE 19811078A1 DE 19811078 A DE19811078 A DE 19811078A DE 19811078 A DE19811078 A DE 19811078A DE 19811078 A1 DE19811078 A1 DE 19811078A1
Authority
DE
Germany
Prior art keywords
semiconductor device
conductivity type
semiconductor
potential
island region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19811078A
Other languages
English (en)
Other versions
DE19811078B4 (de
Inventor
Hiroyuki Ban
Fukuo Ishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Denso Electronics Corp
Original Assignee
Denso Corp
Anden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Anden Co Ltd filed Critical Denso Corp
Publication of DE19811078A1 publication Critical patent/DE19811078A1/de
Application granted granted Critical
Publication of DE19811078B4 publication Critical patent/DE19811078B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Wire Bonding (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Halblei­ terbauelement und insbesondere auf eine Struktur eines Kon­ taktstellenteils bzw. Bondinselteils für Eingangs/Ausgangs­ signale.
Üblicherweise ist eine Kontaktstelle für Ein­ gangs/Ausgangssignale eines Halbleiterbauelements auf einem Halbleitersubstrat mit einer dazwischen angeordneten Iso­ lierungsschicht gebildet. Wenn bei einer derartigen Struk­ tur das Isolierungsvermögen der Isolierungsschicht sich in­ folge von darin gebildeten Rissen verschlechtert, entsteht daraus die Schwierigkeit, daß die Eingangs/Ausgangssignale an der Kontaktstelle in das Halbleitersubstrat streuen bzw. abfließen. Um diese Schwierigkeit zu lösen wurde beispiels­ weise in der japanischen offengelegten Patentanmeldung Nr. H.3-195032 vorgeschlagen, daß wie in Fig. 9 dargestellt ein isoliertes Inselgebiet 3 auf einer Substratschicht 1 eines Halbleitersubstrats 100 gebildet wird. Das isolierte Insel­ gebiet 3 ist elektrisch isoliert und von dem anderen Teil des Halbleitersubstrats 100 durch eine Isolierungsschicht 2 abgesondert, und es ist eine Kontaktstelle 5 auf dem iso­ lierten inselgebiet 3 gebildet, wobei dazwischen eine Iso­ lierungsschicht 4 angeordnet ist. Da das isolierte Inselge­ biet 3 unter der Kontaktstelle 5 lokalisiert ist, kann als Ergebnis verhindert werden, daß die Ein­ gangs/Ausgangssignale aus dem isolierten Inselgebiet 3 ab­ fließen.
Bei der in Fig. 9 dargestellten Struktur floatet bzw. treibt das unter der Kontakt stelle 5 lokalisierte isolierte Inselgebiet 3 elektrisch bezüglich des anderen Teils des Halbleitersubstrats 100. Wie durch eine äquivalente Schal­ tung in Fig. 10 dargestellt ist ein Kondensator 21 durch die Isolierungsschicht 4 zwischen der Kontaktstelle 5 und dem isolierten Inselgebiet 3 gebildet, und ein Kondensator 22 ist durch die Isolierungsschicht 2 zwischen dem isolier­ ten Inselgebiet 3 und der Substratschicht 1 gebildet. Diese Kondensatoren 21 und 22 befinden sich infolge des isolier­ ten Inselgebiets 3 in einem elektrisch floatenden Zustand. Es wird festgestellt, daß Bezugszeichen 20 eine innere Schaltung darstellt, die in den anderen Inselgebieten des Halbleitersubstrats 100 gebildet ist.
Wenn das isolierte Inselgebiet 3, welches unter der Kontaktstelle 5 befindlich ist, elektrisch floatet und den Eingangs/Ausgangssignalen ein Rauschen überlagert wird, wirkt sich dieses Rauschen auf den Betrieb der Halbleitere­ lemente in den anderen Halbleitergebieten über das iso­ lierte Inselgebiet 3 und die Substratschicht 1 aus. Umge­ kehrt wird in den anderen Halbleitergebieten erzeugtes Rau­ schen über die Substratschicht 1 und das isolierte Inselge­ biet 3 den Eingangs/Ausgangssignalen überlagert.
Aufgabe der vorliegenden Erfindung ist es ein Halblei­ terbauelement zu schaffen, bei welchem eine Rauschreduzie­ rung in einem Fall durchgeführt werden kann, bei welchem eine Kontaktstelle für Eingangs/Ausgangssignale auf einem isolierten Inselgebiet gebildet ist.
Die Lösung der Aufgabe erfolgt durch die Merkmale der unabhängigen nebengeordneten Ansprüche.
Entsprechend der vorliegenden Erfindung ist eine Kon­ taktstelle auf einem isolierten Inselgebiet eines ersten Leitfähigkeitstyps gebildet, wobei dazwischen eine Isolie­ rungsschicht angeordnet ist. Das isolierte Inselgebiet ist elektrisch isoliert und von anderen Halbleitergebieten in einem Halbleitersubstrat abgesondert, und ein Teil zum Be­ reitstellen eines festgelegten Potentials stellt dem iso­ lierten Inselgebiet ein festgelegtes Potential bereit.
Durch Bereitstellen des festgelegten Potentials dem iso­ lierten Inselgebiet ist es möglich zu verhindern, daß Ein­ gangs/Ausgangssignalen überlagertes Rauschen den Betrieb anderer Halbleitergebiete stört. Ebenfalls ist es möglich zu verhindern, daß ihn den anderen Halbleitergebieten er­ zeugtes Rauschen den Eingangs/Ausgangssignalen überlagert wird. Die Kontaktstelle empfängt ein Eingangssignal, wel­ ches einer in dem Halbleiterbauelement gebildeten Halblei­ terschaltung eingegeben wird, oder ein Ausgangssignal, wel­ ches von einer darin gebildeten Halbleiterschaltung ausge­ geben wird.
Vorzugsweise ist eine Halbleiterschicht eines zweiten Leitungstyps in der Oberfläche des isolierten Inselgebiets unter der Kontaktstelle gebildet. Die Halbleiterschicht des zweiten Leitfähigkeitstyps verhindert eine Kontinuität zwi­ schen der Kontaktstelle und dem isolierten Inselgebiet so­ gar dann, wenn Risse in der Isolierungsschicht zwischen der Kontaktstelle und dem isolierten Inselgebiet gebildet sind. Daher ist es möglich zu verhindern, daß Ein­ gangs/Ausgangssignale in das isolierte Inselgebiet streuen bzw. abfließen.
Das Halbleiterbauelement kann derart angeordnet sein, daß eine Kontaktstelle für Eingangs/Ausgangssignale auf ei­ nem isolierten Inselgebiet eines ersten Leitfähigkeitstyps gebildet ist, welches elektrisch isoliert ist und von ande­ ren Halbleitergebieten in einem Halbleitersubstrat abgeson­ dert ist, wobei ein Teil zum Bereitstellen eines festgeleg­ ten Potentials dem isolierten Inselgebiet ein festgelegtes Potential bereitstellt wird und die Kontaktstelle mit dem isolierten Inselgebiet über eine Diode unter Verwendung des isolierten Inselgebiets als Bildungs- bzw. Strukturelement elektrisch verbunden ist. Bei diesem Halbleiterbauelement kann Rauschen, welches in einem anderen Halbleitergebiet erzeugt wird und der Kontaktstelle über das Halbleiter­ substrat und das isolierte Inselgebiet eingeführt wird, durch das mit dem festgelegten Potential versehene iso­ lierte Inselgebiet entfernt werden. Den Ein­ gangs/Ausgangssignalen überlagertes Rauschen kann durch die Diode entfernt werden.
Die Diode kann durch eine Halbleiterschicht eines zwei­ ten Leitfähigkeitstyps, welche in der Oberfläche des iso­ lierten Inselgebiets gebildet wird, und das isolierte In­ selgebiet des ersten Leitfähigkeitstyps gebildet werden. Des weiteren kann durch Bilden einer Öffnung in der Isolie­ rungsschicht zwischen der Kontaktstelle und dem isolierten Inselgebiet die Kontaktstelle das isolierte Inselgebiet kontaktieren (die Halbleiterschicht des zweiten Leitfähig­ keitstyps). In diesem Fall gibt es eine Sperrschichtkapazi­ tät zwischen der Halbleiterschicht des zweiten Leitfähig­ keitstyps und dem isolierten Inselgebiet des ersten Leitfä­ higkeitstyps. Als Ergebnis kann den Ein­ gangs/Ausgangssignalen überlagertes Rauschen infolge der Sperrschichtkapazität und der Diode wirksam entfernt wer­ den.
Die vorliegende Erfindung wird in der nachfolgenden Be­ schreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt eine Querschnittsansicht, welche ein Kon­ taktstellenteil eines Halbleiterbauelements einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
Fig. 2 zeigt eine Draufsicht auf das in Fig. 1 darge­ stellte Kontaktstellenteil;
Fig. 3 zeigt ein äquivalentes Schaltungsdiagramm des in Fig. 1 dargestellten Halbleiterbauelements;
Fig. 4 zeigt ein Schaltungsdiagramm in einem Fall, bei welchem das in Fig. 1 dargestellte Halbleiterbauelement für eine Lampenabschalteerfassungsschaltung verwendet wird;
Fig. 5 zeigt eine Draufsicht auf das Kontaktstellenteil einer modifizierten Version, bei welcher eine n⁺-Typ Schicht 7 in dem Rand einer n⁻-Typ Schicht 3 bezüglich des in Fig. 2 dargestellten Kontaktstellenteils gebildet ist;
Fig. 6 zeigt eine Querschnittsansicht, welche ein Kon­ taktstellenteil eines Halbleiterbauelements entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung veranschaulicht;
Fig. 7 zeigt eine äquivalente Schaltung des in Fig. 6 dargestellten Halbleiterbauelements;
Fig. 8 zeigt ein Schaltungsdiagramm, welches teilweise eine Anwendung der zweiten Ausführungsform veranschaulicht;
Fig. 9 zeigt eine Querschnittsansicht, welche ein Kon­ taktstellenteil eines herkömmlichen Halbleiterbauelements veranschaulicht; und
Fig. 10 zeigt eine äquivalente Schaltung des in Fig. 9 dargestellten Halbleiterbauelements.
Im folgenden wird die vorliegende Erfindung unter Be­ zugnahme auf die Figuren beschrieben.
Erste Ausführungsform
Fig. 1 zeigt eine Querschnittsansicht, welche ein Kon­ taktstellenteil bzw. eine Bondinsel eines Halbleiterbauele­ ments einer ersten Ausführungsform der vorliegenden Erfin­ dung veranschaulicht. Fig. 2 zeigt eine Draufsicht auf das Kontaktstellenteil.
Bei dem in Fig. 1 veranschaulichten Halbleiterbauele­ ment ist eine Isolierungsschicht 2a, welche aus SiO2 (einer Oxidschicht) besteht, auf einem p⁻-Typ Substrat 1 gebildet. Auf der Isolierungsschicht 2a sind eine n⁺-Typ Schicht 3a und eine n⁻-Typ Schicht 3b gebildet. Die n⁺-Typ Schicht 3a und die n⁻-Typ Schicht 3b sind von den benachbarten Gebie­ ten durch Isolierungsschichten 2b isoliert und abgesondert. D.h. die n⁺-Typ Schicht 3a und die n⁻-Typ Schicht 3b bilden ein isoliertes Inselgebiet 3, welches von den anderen Halb­ leitergebieten durch die Isolierungsschicht 2 (2a, 2b) iso­ liert und abgesondert ist. Durch Bilden der n⁺-Typ Schicht 3a mit einer hohen Störstellenkonzentration in einem Boden­ teil des isolierten Inselgebiets 3 ist es dann, wenn ein festgelegtes Potential durch eine später beschriebene n⁺-Typ Schicht 7 bereitgestellt wird, möglich, das elektrische Feld des isolierten Inselgebiets stark gleichförmig zu ma­ chen. Auf diese Weise wird ein Halbleitersubstrat 100 mit einer Mehrzahl von isolierten Inselgebieten 3 durch das p⁺-Typ Substrat 1, die Isolierungsschicht 2 (2a, 2b) und die n⁺-Typ Schicht 3a und die n⁻-Typ Schicht 3b gebildet. Die in der Mehrzahl vorhandenen isolierten Inselgebiete 3 wer­ den als isoliertes Inselgebiet, welches unter einer Kon­ taktstelle für Eingangs/Ausgangssignale lokalisiert ist, und ebenfalls als isoliertes Inselgebiet verwendet, bei welchem Halbleiterelemente gebildet sind, die eine innere Schaltung 20 bilden.
Eine Isolierungsschicht 4, welche aus SiO2 besteht, ist auf dem Halbleitersubstrat 100 gebildet. Eine Kontaktstelle 5 ist auf der Isolierungsschicht 5 gebildet. Die Kontakt­ stelle 5 besitzt eine Doppelschichtstruktur einer ersten Aluminiumschicht (Al-Schicht) 5a und einer zweiten Al-Schicht 5b. Auf die zweite Al-Schicht 5b sind Drähte 6 zum Übertragen der Eingangs/Ausgangssignale gebondet.
Eine n⁺-Typ Schicht 7, welche zum Festlegen eines Po­ tentials des isolierten Inselgebiets 3 auf ein vorbestimm­ tes Potential bestimmt ist, ist in der n⁻-Typ Schicht 3b gebildet. Diese n⁺-Typ Schicht 7 ist elektrisch mit der Po­ tentialfestlegungs-Al-Elektrode 8 über eine in der Isolie­ rungsschicht 4 gebildeten Öffnung verbunden. Durch Festle­ gen des Potentials der Potentialfestlegungs-Al-Elektrode 8 auf ein maximales Potential (Versorgungsspannung) wird das Potential des isolierten Inselgebiets 3 auf das maximale Potential festgelegt.
In der Oberfläche der n⁻-Typ Schicht 3b, welche unter­ halb der Kontaktstelle 5 liegt, ist eine p⁺-Typ Schicht 9 gebildet. Durch Vorsehen der p⁺-Typ Schicht 9 in der Ober­ fläche der n⁻-Typ Schicht 3b kann sogar dann, wenn Risse in der Isolierungsschicht 4 gebildet sind, keine Kontinuität zwischen der Kontaktstelle 5 und der n⁻-Typ Schicht 3b si­ chergestellt werden. Es ist daher möglich zu verhindern, daß die Eingangs/Ausgangssignale in das isolierte Inselge­ biet 3 streuen bzw. abfließen. Es wird festgestellt, daß eine Schutzschicht 10 auf dem Halbleitersubstrat 100 außer einem Gebiet oberhalb der Kontaktstelle 5 gebildet ist.
Fig. 3 zeigt eine äquivalente Schaltung des in Fig. 1 dargestellten Halbleiterbauelements. In dieser äquivalenten Schaltung ist ein Kondensator 21 infolge der Isolierungs­ schicht 4 zwischen der Kontaktstelle 5 und dem isolierten Inselgebiet 3 gebildet. Ebenfalls ist ein Kondensator 22 infolge der Isolierungsschicht 2a zwischen dem isolierten Inselgebildet 3 und dem p⁺-Typ Substrat 1 gebildet. Die Kon­ densatoren 21 und 22 sind mit der Potentialfestlegungs-Al- Elektrode 8 über das isolierte Inselgebiet 3 verbunden.
Aus der äquivalenten Schaltung und der in Fig. 1 darge­ stellten Struktur ergibt es sich, daß es durch Festlegen des Potentials des isolierten Inselgebiet 3 auf das maxima­ le Potential möglich ist, zu veranlassen, daß das Rauschen, welches den Eingangs/Ausgangssignalen überlagert wird oder in anderen Halbleitergebieten erzeugt wird, in eine Lei­ stungsquelle entweicht, welche das maximale Potential über das isolierte Inselgebiet 3 und die Potentialfestlegungs- Al-Elektrode 8 zuführt. Auf diese Weise kann das Kon­ taktstellenteil eine Rauschentfernungsfunktion aufweisen. Da die Kapazität des durch die Isolierungsschicht 4 erzeug­ ten Kondensators 21 bei etwa 10 pF liegt und die Kapazität des durch die Isolierungsschicht 2 gebildeten Kondensators 22 in dem Bereich von 5 pF bis 6 pF liegt, ist das Kon­ taktstellenteil der vorliegenden Erfindung als Gegenmaß­ nahme zu EMI (electromagnetic interference) bezüglich der Eingangs/Ausgangssignale wirksam.
Fig. 4 zeigt ein Schaltungsdiagramm in einem Fall, bei welchem das oben beschriebene Halbleiterbauelement für eine Lampenausschalt- bzw. Lampenabtrennungserfassungsschaltung verwendet wird. In diesem Fall sind Komponenten wie ein Komparator 31 und Widerstände 32, 33 zum Erzeugen einer Be­ zugsspannung in dem Halbleiterbauelement gebildet.
Eine Richtungsanzeigevorrichtung für ein Fahrzeug be­ sitzt wie in Fig. dargestellt Lampen 40a für die rechte Seite und Lampen 40b für die linke Seite. Diese Lampen leuchten auf den Empfang von Leistung aus einer in einem Fahrzeug angebrachten Batterie 34 über einen Umschalte-Schaltkreis 35. Der Umschalte-Schaltkreis 35 enthält einen Drehschalter und einen Gefahrenschalter (hazard switch) und veranlaßt die Lampen 40a für die rechte Seite und/oder die Lampen 40b für die linke Seite dazu, im Ansprechen auf die Betätigung der Schalter aufzuleuchten.
Ein Erfassungswiderstand 36 zum Erfassen einer Lampen­ abtrennung ist in einem Pfad angeordnet, durch welchen Strom von der Batterie 34 zu den Lampen 40a, 40b fließt.
Ein Ende des Erfassungswiderstands 36 ist mit einem in­ vertierten Eingangsanschluß des Komparators 31 durch die Eingangskontaktstelle 5 verbunden. Ein äußerer Kondensator 37 zum Entfernen von Rauschen ist parallel zu dem Erfas­ sungswiderstand 36 angeschlossen.
Wenn bei dieser Lampenabtrennungserfassungsschaltung die Lampen 40a für die rechte Seite und/oder die Lampen 40b für die linke Seite aufleuchten, wird ein Spannungsabfall über dem Erfassungswiderstand 36 überwacht. Wenn eine Ab­ trennung in einer der Lampen aufgetreten ist, wird die Spannung an dem Erfassungswiderstand 36 klein. D.h. die dem invertierten Eingangsanschluß des Komparators 34 eingege­ bene Spannung wird groß, so daß der Ausgang des Komparators 31 invertiert wird. Als Ergebnis kann die Lampenabtrennung erfaßt werden.
Der Widerstandswert des Erfassungswiderstands 36 liegt in einem Bereich von 10 mΩ bis 20 mΩ, und die von dem Er­ fassungswiderstand 36 erfaßte Spannung liegt in einem Be­ reich von 40 mV bis 60 mV. Da die Lampenabtrennungserfas­ sungsschaltung mit einem derartig kleinen Spannungssignal arbeitet, tritt dann, wenn ein Rauschen an Leitungen über­ lagert wird, welche beide Enden des Erfassungswiderstands 36 mit dem Halbleiterbauelement verbinden, die Möglichkeit eines fehlerhaften Erfassens einer Lampenabtrennung auf. Da jedoch bei der vorliegenden Ausführungsform die Kontakt­ stelle 5 die Rauschentfernungsfunktion wie oben beschrieben aufweist, kann ein Erfassungsfehler beim Erfassen einer Lampenabtrennung vermieden werden. Obwohl die Kondensatoren 38 und 39 zum Entfernen von Rauschen in dem herkömmlichen Halbleiterbauelement wie durch die gestrichelte Linie von Fig. 4 dargestellt eingebaut sind, können sie bei der vor­ liegenden Ausführungsform weggelassen werden, da die Kon­ taktstellen 5 die Rauschentfernungsfunktion besitzen. Bei der vorliegenden Erfindung können jedoch die eingebauten Kondensatoren 38 und 39 dazu verwendet werden, die Rausch­ entfernung zuverlässig durchzuführen.
Die n⁺-Typ Schicht 7 wurde lediglich in einem Teil der n⁻-Typ Schicht 3b bei der oben beschriebenen Ausführungs­ form wie in Fig. 2 dargestellt gebildet. Jedoch kann eine Mehrzahl von n⁺-Typ Schichten 7 entlang dem Rand bzw. Um­ fang der n⁻-Typ Schicht 3b gebildet werden. Eine Mehrzahl von Öffnungen kann ebenfalls in der Isolierungsschicht 4 gebildet werden, und die n⁺-Typ Schichten 7 können die Po­ tentialfestlegungs-Al-Elektrode 8 über die in der Mehrzahl vorkommenden Öffnungen wie in Fig. 5 dargestellt kontaktie­ ren. In diesem Fall kann verhindert werden, daß sich das elektrische Feld lediglich auf einer n⁺-Typ Schicht 7 kon­ zentriert.
Zweite Ausführungsform
Bei einer zweiten Ausführungsform wird wie in Fig. 6 dargestellt eine Isolierungsschicht 2 derart in einem Ge­ biet entfernt, in welchem die Kontaktstelle 5 zu bilden ist, so daß eine Öffnung in der Isolierungsschicht 2 gebil­ det wird. Die Kontaktstelle 5 wird auf der durch die Öff­ nung bloßgelegten p⁺-Typ Schicht 9 gebildet. Infolge dieser Struktur wird eine parasitäre Diode zur Verwendung als Stoßspannungsschutz durch die p⁺-Typ Schicht 9 und die n⁻-Typ Schicht 3b gebildet.
Fig. 7 zeigt eine äquivalente Schaltung des in Fig. 6 dargestellten Halbleiterbauelements. Die Kontaktstelle 5 ist elektrisch mit der n⁻-Typ Schicht 3b durch eine Diode 23 verbunden, welche durch die p⁺-Typ Schicht 9 und die n⁻-Typ Schicht 3b gebildet ist. Ebenfalls liegt eine Sperr­ schichtkapazität 24 zwischen der p⁺-Typ Schicht 9 und der n⁻-Typ Schicht 3b vor. Daher kann das Ein­ gangs/Ausgangssignalrauschen, welches ein größeres Poten­ tial als das maximale Potential aufweist, über die Diode 23 zu einer Leistungsquelle entkommen. Ebenfalls kann ein Rau­ schen wie eine Funkstörung mit einer hohen Frequenz über die Sperrschichtkapazität 24 zur Leistungsquelle entkommen.
Eine Metallschicht kann an der Öffnung der Isolierungs­ schicht 4 anstelle der p⁺-Typ Schicht 9 derart gebildet werden, daß eine Schottky-Sperrschichtdiode zwischen der Metallschicht und der n⁻-Typ Schicht 3b gebildet wird. Wenn die Kontaktstelle 5 auf der Metallschicht gebildet ist, dient die Schottky-Sperrschichtdiode als Diode 23.
Die Diode 23 kann als Diode zum Absorbieren einer Rück­ laufspannung eines Motors verwendet werden. Insbesondere sind wie in Fig. 8 dargestellt die Kontaktstellen 5, welche als Ausgangsanschlüsse dienen, mit dem Motor 41 verbunden. Wenn ein Transistor 42 den Motor 41 steuert, wird die Rück­ laufspannung von der Diode 23 absorbiert.
Bei der ersten und zweiten Ausführungsform kann das Halbleiterbauelement derart strukturiert werden, daß der p-Typ und der n-Typ verschiedener Schichten vertauscht wer­ den. In einem derartigen Fall wird jedoch das isolierte In­ selgebiet 3 auf ein minimales Potential (beispielsweise das Massepotential) festgelegt.
Ebenfalls kann die Kontaktstelle 5 eine Einfach-Al-Schicht­ struktur anstelle der Doppelschichtstruktur aufwei­ sen.
Vorstehend wurde ein Halbleiterbauelement offenbart. Eine Kontaktstelle für Eingangs/Ausgangssignale ist auf ei­ nem isolierten Inselgebiet eines ersten Leitfähigkeitstyps gebildet, wobei eine Isolierungsschicht dazwischen angeord­ net ist. Das isolierte Inselgebiet ist von anderen Halblei­ tergebieten in einem Halbleitersubstrat elektrisch isoliert und abgesondert. Ein festgelegtes Potential wird dem iso­ lierten Inselgebiet durch eine n⁺-Typ Schicht und eine Elektrode bereitgestellt. Als Ergebnis ist es möglich zu verhindern, daß den Eingangs/Ausgangssignalen überlagertes Rauschen den Betrieb der anderen Halbleitergebiete stört, und zu verhindern, daß in den anderen Halbleitergebieten erzeugtes Rauschen den Eingangs/Ausgangssignalen überlagert wird.

Claims (22)

1. Halbleiterbauelement mit:
einem Halbleitersubstrat (100) mit einem isolierten Inselgebiet (3) einem ersten Leitfähigkeitstyps, welches von anderen Halbleitergebieten darin durch eine Isolie­ rungsschicht (2) isoliert und abgesondert ist;
einer Kontaktstelle (5), welche auf dem isolierten In­ selgebiet des ersten Leitfähigkeitstyps gebildet ist, wobei eine Isolierungsschicht (4) dazwischen angeordnet ist; und
einem Teil (7, 8) zum Bereitstellen eines festgelegten Potentials dem isolierten Inselgebiet des ersten Leitfähig­ keitstyps.
2. Halbleiterbauelement nach Anspruch 1, gekennzeichnet durch eine Halbleiterschicht (9) eines zweiten Leitfähig­ keitstyps, welche in einer Oberfläche des isolierten Insel­ gebiets des ersten Leitfähigkeitstyps gebildet ist, das un­ ter der Kontaktstelle lokalisiert ist.
3. Halbleiterbauelement nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Kontaktstelle ein Eingangssignal, welches einer Halbleiterschaltung (20) eingegeben wird, die in dem Halbleiterbauelement gebildet ist, oder ein Ausgangssignal, welches von einer darin gebildeten Halbleiterschaltung aus­ gebenen wird, empfängt.
4. Halbleiterbauelement nach Anspruch 1, dadurch gekenn­ zeichnet, daß das Teil (7, 8) zum Bereitstellen eines fest­ gelegten Potentials ein Halbleitergebiet (7) des ersten Leitfähigkeitstyps, welches in der Oberfläche des isolier­ ten Inselgebiets gebildet ist, und eine Elektrode (8) auf­ weist, welche sich in Kontakt mit dem Halbleitergebiet be­ findet und das festgelegte Potential von einer Span­ nungsquelle empfängt.
5. Halbleiterbauelement nach Anspruch 4, dadurch gekenn­ zeichnet, daß das Halbleitergebiet (7) eine Störstellenkon­ zentration aufweist, die größer als diejenige eines Ober­ flächenteils des isolierten Inselgebiets ist.
6. Halbleiterbauelement nach Anspruch 1, dadurch gekenn­ zeichnet, daß das Teil (7, 8) zum Bereitstellen des festge­ legten Potentials entlang einem Rand des isolierten Insel­ gebiets gebildet ist.
7. Halbleiterbauelement nach Anspruch 1, dadurch gekenn­ zeichnet, daß das isolierte Inselgebiet (3) eine Schicht (3a) mit hoher Störstellenkonzentration des ersten Leitfä­ higkeitstyps und eine Schicht (3b) mit niedriger Störstel­ lenkonzentration des ersten Leitfähigkeitstyps aufweist, welches auf der Schicht mit hoher Störstellenkonzentration gebildet ist.
8. Halbleiterbauelement nach Anspruch 2, dadurch gekenn­ zeichnet, daß der zweite Leitfähigkeitstyp ein p-Typ ist und das festgelegte Potential ein maximales Potential des Halbleiterbauelements ist.
9. Halbleiterbauelement nach Anspruch 2, dadurch gekenn­ zeichnet, daß der zweite Leitfähigkeitstyp ein n-Typ ist und das festgelegte Potential ein minimales Potential des Halbleiterbauelements ist.
10. Halbleiterbauelement nach Anspruch 9, dadurch gekenn­ zeichnet, daß das minimale Potential ein Massepotential ist.
11. Halbleiterbauelement mit:
einem Halbleitersubstrat (100) mit einem isolierten In­ selgebiet (3) eines ersten Leitfähigkeitstyps, welches von anderen Halbleitergebieten darin durch eine Isolierungs­ schicht (2) isoliert und abgesondert ist;
einer Kontaktstelle (5), welche auf dem isolierten In­ selgebiet des ersten Leitfähigkeitstyps gebildet ist; einem Teil (7, 8) zum Bereitstellen eines festgelegten Potentials dem isolierten Inselgebiet des ersten Leitfähig­ keitstyps,
wobei die Kontaktstelle mit dem isolierten Gebiet über eine Diode (23) unter Verwendung des isolierten Inselge­ biets des ersten Leitfähigkeitstyps als Bildungselement elektrisch verbunden ist.
12. Halbleiterbauelement nach Anspruch 11, gekennzeichnet durch eine Isolierungsschicht (4), welche zwischen dem iso­ lierten Inselgebiet des ersten Leitfähigkeitstyps und der Kontaktstelle angeordnet ist, wobei eine Öffnung in der Isolierungsschicht dazwischen gebildet ist und die Kontakt­ stelle in der Öffnung gebildet ist.
13. Halbleiterbauelement nach Anspruch 11, dadurch gekenn­ zeichnet, daß die Diode (23) durch eine Halbleiterschicht (9), welche in einer Oberfläche des isolierten Inselgebiets des ersten Leitfähigkeitstyps gebildet ist, und das iso­ lierte Inselgebiet (3) des ersten Leitfähigkeitstyps gebil­ det ist.
14. Halbleiterbauelement nach Anspruch 13, dadurch gekenn­ zeichnet, daß sich die Kontaktstelle in Kontakt mit der Halbleiterschicht des zweiten Leitfähigkeitstyps befindet.
15. Halbleiterbauelement nach Anspruch 11, dadurch gekenn­ zeichnet, daß das Teil (7, 8) zum Bereitstellen eines fest­ gelegten Potentials durch ein Halbleitergebiet (7) des er­ sten Leitfähigkeitstyps, welches in einer Oberfläche des isolierten Inselgebiets gebildet ist, und eine Elektrode (8) gebildet ist, welche sich in Kontakt mit dem Halblei­ tergebiet befindet und das festgelegte Potential von einer Spannungsquelle empfängt.
16. Halbleiterbauelement nach Anspruch 15, dadurch gekenn­ zeichnet, daß das Halbleitergebiet (7) eine Störstellenkon­ zentration aufweist, die größer als diejenige eines Ober­ flächenteils des isolierten Inselgebiets ist.
17. Halbleiterbauelement nach Anspruch 11, dadurch gekenn­ zeichnet, daß das Teil (7, 8) zum Bereitstellen des festge­ legten Potentials entlang einem Rand des isolierten Insel­ gebiets gebildet ist.
18. Halbleiterbauelement nach Anspruch 11, dadurch gekenn­ zeichnet, daß das isolierte Inselgebiet (3) eine Schicht (3a) mit hoher Störstellenkonzentration des ersten Leitfä­ higkeitstyps und eine Schicht (3b) mit niedriger Störstel­ lenkonzentration des ersten Leitfähigkeitstyps aufweist, welche auf der Schicht mit hoher Störstellenkonzentration gebildet ist.
19. Halbleiterbauelement nach Anspruch 13, dadurch gekenn­ zeichnet, daß der zweite Leitfähigkeitstyp ein p-Typ ist und das festgelegte Potential ein maximales Potential des Halbleiterbauelements ist.
20. Halbleiterbauelement nach Anspruch 13, dadurch gekenn­ zeichnet, daß der zweite Leitfähigkeitstyp ein n-Typ ist und das festgelegte Potential ein minimales Potential des Halbleiterbauelements ist.
21. Halbleiterbauelement nach Anspruch 20, dadurch gekenn­ zeichnet, daß das minimale Potential ein Massepotential ist.
DE19811078A 1997-03-17 1998-03-13 Halbleiterbauelement Expired - Fee Related DE19811078B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-63241 1997-03-17
JP06324197A JP3422209B2 (ja) 1997-03-17 1997-03-17 半導体装置

Publications (2)

Publication Number Publication Date
DE19811078A1 true DE19811078A1 (de) 1998-09-24
DE19811078B4 DE19811078B4 (de) 2007-08-30

Family

ID=13223544

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19811078A Expired - Fee Related DE19811078B4 (de) 1997-03-17 1998-03-13 Halbleiterbauelement

Country Status (3)

Country Link
US (1) US6104094A (de)
JP (1) JP3422209B2 (de)
DE (1) DE19811078B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021972A (ja) * 1998-07-03 2000-01-21 Fujitsu Ltd 半導体装置
DE60032286T8 (de) 1999-06-10 2007-09-27 Nippon Telegraph And Telephone Corp. Gerät zur Erkennung von Oberflächengestalten
TWI240370B (en) * 2004-08-26 2005-09-21 Airoha Tech Corp Substrate structure underlying a pad and pad structure
JP4722522B2 (ja) * 2005-03-29 2011-07-13 三菱電機株式会社 高周波半導体集積回路
WO2009107182A1 (ja) * 2008-02-28 2009-09-03 パナソニック株式会社 電極パッドを有する半導体装置、及び該半導体装置を備えた無線回路装置
US20100127392A1 (en) * 2008-11-25 2010-05-27 Joe Yang Semiconductor die

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247940A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法
JP2522207B2 (ja) * 1987-02-16 1996-08-07 日本電装株式会社 半導体装置
JP2763013B2 (ja) * 1989-12-25 1998-06-11 富士通株式会社 半導体装置
JPH06268054A (ja) * 1993-03-10 1994-09-22 Nippondenso Co Ltd 半導体装置
JP2773611B2 (ja) * 1993-11-17 1998-07-09 株式会社デンソー 絶縁物分離半導体装置
JPH0982746A (ja) * 1995-09-08 1997-03-28 Sony Corp 半導体装置

Also Published As

Publication number Publication date
US6104094A (en) 2000-08-15
JP3422209B2 (ja) 2003-06-30
JPH10261670A (ja) 1998-09-29
DE19811078B4 (de) 2007-08-30

Similar Documents

Publication Publication Date Title
DE2728052C2 (de) Prüfstruktur für monolithisch integrierte Halbleiterschaltungen
DE69534581T2 (de) Feld-Effekt-Halbleiterbauelement und sein Herstellungsverfahren
DE3338718C2 (de)
DE2226613C3 (de) Schutzvorrichtung für einen Isolierschicht-Feldeffekttransistor
DE10322593A1 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE3310643A1 (de) Drucksensor
DE2707843B2 (de) Schutzschaltungsanordnung für einen Feldeffekttransistor
DE2455798A1 (de) Speichervorrichtung mit strahlungs- ladungsuebertragung
DE10065852A1 (de) Halbleitervorrichtung umfassend einen Überbrückungskondensator mit einem Aufbau zur Erleichterung automatischer Konstruktion sowie Halbleitervorrichtung-Anordnungsverfahren
DE19811078A1 (de) Halbleiterbauelement
DE3208021A1 (de) Integrierte halbleiterschaltung
DE19710884A1 (de) Bipolar-Transistoren mit isoliertem Gate
DE3103785C2 (de)
DE2545047C3 (de) Verfahren zur Herstellung eines Halbleiterfestwertspeichers
DE4341170C2 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE3120254C2 (de)
DE2407377A1 (de) Kontaktaufbau fuer halbleiteranordnungen
DE102004028695B3 (de) Halbleiterbauelement mit einem Bruchsensor
EP1399968B1 (de) Thyristorstruktur und überspannungsschutzanordnung mit einer solchen thyristorstruktur
DE69728957T2 (de) Bondflächenstruktur zum Testen integrierter Schaltungen während des Herstellungsverfahrens
EP0176762B1 (de) Monolithisch integrierte bipolare Darlington-Schaltung
DE3102916A1 (de) Thyristor
DE4219019B4 (de) MOS-Halbleiterbauelement
EP0156022A2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10343083B4 (de) Transistor-Halbleiterbauteil

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131001