JP3403904B2 - 波形データ生成装置 - Google Patents
波形データ生成装置Info
- Publication number
- JP3403904B2 JP3403904B2 JP31544796A JP31544796A JP3403904B2 JP 3403904 B2 JP3403904 B2 JP 3403904B2 JP 31544796 A JP31544796 A JP 31544796A JP 31544796 A JP31544796 A JP 31544796A JP 3403904 B2 JP3403904 B2 JP 3403904B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- trigger
- waveform
- waveform data
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタルストレ
ージオシロスコープや、波形記録装置等のアナログ信号
波形をＣＲＴや記録紙などに表示する波形表示装置にお
いて用いられる波形データ生成装置に関するものであ
る。
ージオシロスコープや、波形記録装置等のアナログ信号
波形をＣＲＴや記録紙などに表示する波形表示装置にお
いて用いられる波形データ生成装置に関するものであ
る。
【０００２】
【従来の技術】周期性を有するアナログ信号の電圧波形
をディジタルオシロスコープのＣＲＴに表示させるため
の波形データを生成する波形データ生成装置が従来から
知られている。この波形データ生成装置では、観測者が
ＣＲＴに表示されているアナログ信号の信号波形の任意
の部位にトリガレベルを設定することにより、その信号
波形部位を表示起点とするアナログ信号の信号波形がＣ
ＲＴに表示できるようになっている。
をディジタルオシロスコープのＣＲＴに表示させるため
の波形データを生成する波形データ生成装置が従来から
知られている。この波形データ生成装置では、観測者が
ＣＲＴに表示されているアナログ信号の信号波形の任意
の部位にトリガレベルを設定することにより、その信号
波形部位を表示起点とするアナログ信号の信号波形がＣ
ＲＴに表示できるようになっている。
【０００３】次いで、この従来の波形データ生成装置の
構成について図４を参照して説明する。同図に示すよう
に、波形データ生成装置３１は、入力されたアナログ信
号ＳA を所定の利得で増幅する入力アンプ２と、入力ア
ンプ２から出力されたアナログ信号ＳA をサンプリング
してアナログ−ディジタル変換することによりアナログ
信号ＳA の波形データＤA を生成するＡ／Ｄ変換回路３
と、波形データＤA をメモリに転送して記憶させるメモ
リコントロール部４と、波形データＤA を記憶するメモ
リ６と、波形データ生成装置３１における各種処理を制
御するＣＰＵ３３と、ＣＰＵ３３の制御下で波形データ
ＤA に応じた波形を表示するＣＲＴ８と、波形データＤ
A をメモり６に転送させる際の同期信号としてのトリガ
信号を生成するトリガ生成部３２とを備えている。トリ
ガ生成部３２は、アナログ信号ＳA の信号波形が設定し
たトリガレベルを超えたときにトリガ信号ＳT を出力す
るコンパレータ４１と、ＣＰＵ３３から出力されたトリ
ガレベルデータＤT をディジタル−アナログ変換するこ
とによりコンパレータ４１のマイナス入力部にトリガレ
ベルを設定するＤ／Ａ変換回路４２とを備えている。
構成について図４を参照して説明する。同図に示すよう
に、波形データ生成装置３１は、入力されたアナログ信
号ＳA を所定の利得で増幅する入力アンプ２と、入力ア
ンプ２から出力されたアナログ信号ＳA をサンプリング
してアナログ−ディジタル変換することによりアナログ
信号ＳA の波形データＤA を生成するＡ／Ｄ変換回路３
と、波形データＤA をメモリに転送して記憶させるメモ
リコントロール部４と、波形データＤA を記憶するメモ
リ６と、波形データ生成装置３１における各種処理を制
御するＣＰＵ３３と、ＣＰＵ３３の制御下で波形データ
ＤA に応じた波形を表示するＣＲＴ８と、波形データＤ
A をメモり６に転送させる際の同期信号としてのトリガ
信号を生成するトリガ生成部３２とを備えている。トリ
ガ生成部３２は、アナログ信号ＳA の信号波形が設定し
たトリガレベルを超えたときにトリガ信号ＳT を出力す
るコンパレータ４１と、ＣＰＵ３３から出力されたトリ
ガレベルデータＤT をディジタル−アナログ変換するこ
とによりコンパレータ４１のマイナス入力部にトリガレ
ベルを設定するＤ／Ａ変換回路４２とを備えている。
【０００４】この波形データ生成装置３１では、通常時
においては、Ａ／Ｄ変換回路３が、入力アンプ２によっ
て増幅されたアナログ信号ＳA をサンプリングし、メモ
リコントロール部４がサンプリングされた波形データＤ
A をメモり６に転送して記憶させる。ＣＰＵ３３は、メ
モリ６に記憶されている波形データＤA に基づいて、ア
ナログ信号ＳA の電圧波形をＣＲＴ８に連続的かつリア
ルタイムで表示させる。
においては、Ａ／Ｄ変換回路３が、入力アンプ２によっ
て増幅されたアナログ信号ＳA をサンプリングし、メモ
リコントロール部４がサンプリングされた波形データＤ
A をメモり６に転送して記憶させる。ＣＰＵ３３は、メ
モリ６に記憶されている波形データＤA に基づいて、ア
ナログ信号ＳA の電圧波形をＣＲＴ８に連続的かつリア
ルタイムで表示させる。
【０００５】一方、観測者がＣＲＴ８上でトリガレベル
を設定すると、ＣＰＵ３３は、トリガレベルに対応する
トリガレベルデータＤT をＤ／Ａ変換回路４２に出力す
ることにより、コンパレータ４１のマイナス入力部にト
リガレベルを設定する。次いで、入力アンプ２から出力
されたアナログ信号ＳA がコンパレータ４１のプラス入
力部に入力すると、コンパレータ４１は、アナログ信号
ＳA の信号波形がトリガレベルを超えたときにトリガ信
号ＳT を出力する。メモリコントロール部４は、トリガ
信号ＳT の立ち上がりエッジが入力された後にＡ／Ｄ変
換回路３から出力される波形データＤA をメモり６に次
々と転送する。これにより、メモり６には、トリガレベ
ルを超えたアナログ信号ＳA の信号波形部位を起点とす
る波形データＤA が記憶される。この場合、メモり６
は、例えば、１０００個の波形データＤA を記憶可能な
記憶容量を有している。このため、メモリコントロール
部４は、入力されてくる波形データＤA の数がメモり６
の記憶容量を超えるときには、波形データＤA のメモり
６への転送を中止する。次に、ＣＰＵ３３が、メモり６
に記憶されている波形データＤA に基づいてアナログ信
号ＳA の信号波形をＣＲＴ８に表示させる。
を設定すると、ＣＰＵ３３は、トリガレベルに対応する
トリガレベルデータＤT をＤ／Ａ変換回路４２に出力す
ることにより、コンパレータ４１のマイナス入力部にト
リガレベルを設定する。次いで、入力アンプ２から出力
されたアナログ信号ＳA がコンパレータ４１のプラス入
力部に入力すると、コンパレータ４１は、アナログ信号
ＳA の信号波形がトリガレベルを超えたときにトリガ信
号ＳT を出力する。メモリコントロール部４は、トリガ
信号ＳT の立ち上がりエッジが入力された後にＡ／Ｄ変
換回路３から出力される波形データＤA をメモり６に次
々と転送する。これにより、メモり６には、トリガレベ
ルを超えたアナログ信号ＳA の信号波形部位を起点とす
る波形データＤA が記憶される。この場合、メモり６
は、例えば、１０００個の波形データＤA を記憶可能な
記憶容量を有している。このため、メモリコントロール
部４は、入力されてくる波形データＤA の数がメモり６
の記憶容量を超えるときには、波形データＤA のメモり
６への転送を中止する。次に、ＣＰＵ３３が、メモり６
に記憶されている波形データＤA に基づいてアナログ信
号ＳA の信号波形をＣＲＴ８に表示させる。
【０００６】これにより、アナログ信号ＳA の任意の信
号波形部位を表示起点とするアナログ信号ＳA の信号波
形がＣＲＴ８上に静止画状に表示される。この結果、観
測者は、アナログ信号ＳA の任意の信号波形部位を観測
することができる。
号波形部位を表示起点とするアナログ信号ＳA の信号波
形がＣＲＴ８上に静止画状に表示される。この結果、観
測者は、アナログ信号ＳA の任意の信号波形部位を観測
することができる。
【０００７】
【発明が解決しようとする課題】ところが、この従来の
波形データ生成装置３１には以下の問題点がある。すな
わち、トリガレベルを超える電圧値のノイズがアナログ
信号ＳA に重畳されているような場合、コンパレータ４
１は、ノイズがトリガレベルを超える毎に、誤ってトリ
ガ信号をＳT を出力する。この結果、メモリコントロー
ル部４が、トリガ信号ＳT の立ち上がりエッジに同期し
て波形データＤA をメモり６に転送するため、ノイズに
同期したアナログ信号ＳA の信号波形がＣＲＴ８に表示
されるという、いわゆる同期ずれが生じる。この結果、
観測者は希望する信号波形部位を観測できないことがあ
る。このように、この波形データ生成装置３１には、ト
リガ信号ＳT の誤出力に起因して、観測者が希望する信
号波形部位とは異なる部位の波形データが生成されてし
まうことがあるという問題点がある。
波形データ生成装置３１には以下の問題点がある。すな
わち、トリガレベルを超える電圧値のノイズがアナログ
信号ＳA に重畳されているような場合、コンパレータ４
１は、ノイズがトリガレベルを超える毎に、誤ってトリ
ガ信号をＳT を出力する。この結果、メモリコントロー
ル部４が、トリガ信号ＳT の立ち上がりエッジに同期し
て波形データＤA をメモり６に転送するため、ノイズに
同期したアナログ信号ＳA の信号波形がＣＲＴ８に表示
されるという、いわゆる同期ずれが生じる。この結果、
観測者は希望する信号波形部位を観測できないことがあ
る。このように、この波形データ生成装置３１には、ト
リガ信号ＳT の誤出力に起因して、観測者が希望する信
号波形部位とは異なる部位の波形データが生成されてし
まうことがあるという問題点がある。
【０００８】本発明は、かかる問題点に鑑みてなされた
ものであり、アナログ信号にノイズが重畳している場合
であっても、誤トリガ信号に起因しての誤った波形デー
タの生成を防止可能な波形データ生成装置を提供するこ
とを主目的とする。
ものであり、アナログ信号にノイズが重畳している場合
であっても、誤トリガ信号に起因しての誤った波形デー
タの生成を防止可能な波形データ生成装置を提供するこ
とを主目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成すべく請
求項１記載の波形データ生成装置は、周期性を有するア
ナログ信号の電圧値をサンプリングするサンプリング部
と、設定されたトリガレベルをアナログ信号の信号波形
が横切るときにトリガ信号を出力可能なトリガ信号出力
部とを備え、少なくともトリガ信号の出力後にサンプリ
ング部から出力された所定数のサンプリングデータに基
づいて、トリガレベルを横切った信号波形の部位を表示
起点とするアナログ信号の信号波形を表示するための波
形データを生成可能な波形データ生成装置において、ト
リガ信号出力部は、アナログ信号の信号波形がトリガレ
ベルを横切るときにパルス信号を生成するパルス信号生
成回路と、アナログ信号の周期に対するパルス信号の周
期の比率が所定範囲内のときにトリガ信号を生成するト
リガ信号生成回路とを備えていることを特徴とする。な
お、本発明において、「トリガレベルをアナログ信号の
信号波形が横切る」とは、アナログ信号の信号波形がト
リガレベルを超えること、およびアナログ信号の信号波
形がトリガレベルよりも低下することの両者を意味す
る。
求項１記載の波形データ生成装置は、周期性を有するア
ナログ信号の電圧値をサンプリングするサンプリング部
と、設定されたトリガレベルをアナログ信号の信号波形
が横切るときにトリガ信号を出力可能なトリガ信号出力
部とを備え、少なくともトリガ信号の出力後にサンプリ
ング部から出力された所定数のサンプリングデータに基
づいて、トリガレベルを横切った信号波形の部位を表示
起点とするアナログ信号の信号波形を表示するための波
形データを生成可能な波形データ生成装置において、ト
リガ信号出力部は、アナログ信号の信号波形がトリガレ
ベルを横切るときにパルス信号を生成するパルス信号生
成回路と、アナログ信号の周期に対するパルス信号の周
期の比率が所定範囲内のときにトリガ信号を生成するト
リガ信号生成回路とを備えていることを特徴とする。な
お、本発明において、「トリガレベルをアナログ信号の
信号波形が横切る」とは、アナログ信号の信号波形がト
リガレベルを超えること、およびアナログ信号の信号波
形がトリガレベルよりも低下することの両者を意味す
る。
【００１０】この波形データ生成装置では、トリガレベ
ルを超えるノイズがアナログ信号に重畳していない場合
には、パルス信号生成回路は、アナログ信号の信号波形
がトリガレベルを横切るときにパルス信号を次々と出力
する。この場合、パルス信号の周期はアナログ信号の周
期とほぼ一致する。したがって、トリガ信号生成回路
は、アナログ信号の周期に対するパルス信号の周期の比
率が所定範囲内であるため、トリガ信号を生成する。こ
れにより、トリガレベルを横切った信号波形部位を表示
起点とするアナログ信号の信号波形を表示するための波
形データが、トリガ信号の出力後にサンプリング部から
出力されたサンプリングデータに基づいて生成される。
ルを超えるノイズがアナログ信号に重畳していない場合
には、パルス信号生成回路は、アナログ信号の信号波形
がトリガレベルを横切るときにパルス信号を次々と出力
する。この場合、パルス信号の周期はアナログ信号の周
期とほぼ一致する。したがって、トリガ信号生成回路
は、アナログ信号の周期に対するパルス信号の周期の比
率が所定範囲内であるため、トリガ信号を生成する。こ
れにより、トリガレベルを横切った信号波形部位を表示
起点とするアナログ信号の信号波形を表示するための波
形データが、トリガ信号の出力後にサンプリング部から
出力されたサンプリングデータに基づいて生成される。
【００１１】一方、トリガレベルを超えるノイズがアナ
ログ信号に重畳している場合には、パルス信号生成回路
は、アナログ信号に重畳しているノイズの信号波形がト
リガレベルを横切るときにパルス信号を出力する。次い
で、アナログ信号の信号波形がトリガレベルを横切ると
きにもパルス信号を出力する。この場合、パルス信号の
周期は、アナログ信号の周期よりも短くなったり長くな
ったりする。したがって、トリガ信号生成回路は、アナ
ログ信号の周期に対するパルス信号の周期の比率が所定
範囲内でないときは、トリガ信号を出力しない。次い
で、アナログ信号にノイズが重畳していない状態が連続
すると、アナログ信号の周期に対するパルス信号の周期
が所定範囲内に入るため、パルス信号生成回路はトリガ
信号を出力する。この結果、アナログ信号にノイズが重
畳していないとき、および重畳しているノイズレベルが
トリガレベルよりも低いときにのみ、トリガレベルを横
切った信号波形部位を表示起点とする波形データが生成
される。この結果、例えば、この波形データに基づいて
ＣＲＴなどに信号波形を表示させる場合には、同期ずれ
を起こすことなく、観測者によって指定された信号波形
部位からの信号波形を表示させることが可能となる。
ログ信号に重畳している場合には、パルス信号生成回路
は、アナログ信号に重畳しているノイズの信号波形がト
リガレベルを横切るときにパルス信号を出力する。次い
で、アナログ信号の信号波形がトリガレベルを横切ると
きにもパルス信号を出力する。この場合、パルス信号の
周期は、アナログ信号の周期よりも短くなったり長くな
ったりする。したがって、トリガ信号生成回路は、アナ
ログ信号の周期に対するパルス信号の周期の比率が所定
範囲内でないときは、トリガ信号を出力しない。次い
で、アナログ信号にノイズが重畳していない状態が連続
すると、アナログ信号の周期に対するパルス信号の周期
が所定範囲内に入るため、パルス信号生成回路はトリガ
信号を出力する。この結果、アナログ信号にノイズが重
畳していないとき、および重畳しているノイズレベルが
トリガレベルよりも低いときにのみ、トリガレベルを横
切った信号波形部位を表示起点とする波形データが生成
される。この結果、例えば、この波形データに基づいて
ＣＲＴなどに信号波形を表示させる場合には、同期ずれ
を起こすことなく、観測者によって指定された信号波形
部位からの信号波形を表示させることが可能となる。
【００１２】請求項２記載の波形データ生成装置は、請
求項１記載の波形データ生成装置において、アナログ信
号の周期を判別する周期判別部をさらに備え、トリガ信
号生成回路は、周期判別部によって判別された周期に対
するパルス信号の周期の比率が所定範囲内のときにトリ
ガ信号を生成することを特徴とする。
求項１記載の波形データ生成装置において、アナログ信
号の周期を判別する周期判別部をさらに備え、トリガ信
号生成回路は、周期判別部によって判別された周期に対
するパルス信号の周期の比率が所定範囲内のときにトリ
ガ信号を生成することを特徴とする。
【００１３】この波形データ生成装置では、周期判別部
がアナログ信号の周期を判別し、次いで、トリガ信号生
成回路が、判別された周期に対するパルス信号の周期の
比率が所定範囲内のときにトリガ信号を生成する。この
結果、アナログ信号の周期が不明な場合であっても、ト
リガレベルを設定するだけで、トリガレベルを横切った
信号波形部位を表示起点とする波形データが確実に生成
される。
がアナログ信号の周期を判別し、次いで、トリガ信号生
成回路が、判別された周期に対するパルス信号の周期の
比率が所定範囲内のときにトリガ信号を生成する。この
結果、アナログ信号の周期が不明な場合であっても、ト
リガレベルを設定するだけで、トリガレベルを横切った
信号波形部位を表示起点とする波形データが確実に生成
される。
【００１４】請求項３記載の波形データ生成装置は、請
求項１または２記載の波形データ生成装置において、ト
リガ信号生成回路は、パルス信号の周波数に応じた電圧
値の変換信号を生成する周波数−電圧変換回路と、周波
数−電圧変換回路から出力された変換信号が所定電圧幅
内のときに比率が所定範囲内であるとしてトリガ信号を
生成する電圧比較回路とを備えていることを特徴とす
る。
求項１または２記載の波形データ生成装置において、ト
リガ信号生成回路は、パルス信号の周波数に応じた電圧
値の変換信号を生成する周波数−電圧変換回路と、周波
数−電圧変換回路から出力された変換信号が所定電圧幅
内のときに比率が所定範囲内であるとしてトリガ信号を
生成する電圧比較回路とを備えていることを特徴とす
る。
【００１５】トリガ信号生成回路は、ＤＳＰ（Digital
Signal Processor）等によるＦＦＴ（Fast Fourie Tran
sform ）変換などでトリガ周期を演算した後に、アナロ
グ信号の周期に対するパルス信号の周期の比率が所定範
囲内であるか否かを判別するように構成することもでき
る。一方、この波形データ生成装置では、周波数−電圧
変換回路が、パルス信号の周波数に応じた電圧値の変換
信号を生成し、電圧比較回路が、周波数−電圧変換回路
から出力された変換信号が所定電圧幅内のときに、アナ
ログ信号の周期に対するパルス信号の周期の比率が所定
範囲内であるとしてトリガ信号を生成する。したがっ
て、トリガ信号生成回路を簡易に構成することが可能と
なる。
Signal Processor）等によるＦＦＴ（Fast Fourie Tran
sform ）変換などでトリガ周期を演算した後に、アナロ
グ信号の周期に対するパルス信号の周期の比率が所定範
囲内であるか否かを判別するように構成することもでき
る。一方、この波形データ生成装置では、周波数−電圧
変換回路が、パルス信号の周波数に応じた電圧値の変換
信号を生成し、電圧比較回路が、周波数−電圧変換回路
から出力された変換信号が所定電圧幅内のときに、アナ
ログ信号の周期に対するパルス信号の周期の比率が所定
範囲内であるとしてトリガ信号を生成する。したがっ
て、トリガ信号生成回路を簡易に構成することが可能と
なる。
【００１６】請求項４記載の波形データ生成装置は、請
求項３記載の波形データ生成装置において、電圧比較回
路は、所定電圧幅をウインド幅とするウィンドコンパレ
ータであることを特徴とする。
求項３記載の波形データ生成装置において、電圧比較回
路は、所定電圧幅をウインド幅とするウィンドコンパレ
ータであることを特徴とする。
【００１７】電圧比較回路は、ＣＰＵなどによって比較
演算させることで構成することも可能である。一方、こ
の波形データ生成装置では、ウインドコンパレータが、
周波数−電圧変換回路から出力される変換信号がウイン
ド幅内に入っているときに、リアルタイムでトリガ信号
を出力する。このため、トリガ信号に同期してサンプリ
ングデータを瞬時に取り込んだりすることができる結
果、トリガレベルを横切った信号波形部位を表示起点と
する波形データを確実に生成可能になる。
演算させることで構成することも可能である。一方、こ
の波形データ生成装置では、ウインドコンパレータが、
周波数−電圧変換回路から出力される変換信号がウイン
ド幅内に入っているときに、リアルタイムでトリガ信号
を出力する。このため、トリガ信号に同期してサンプリ
ングデータを瞬時に取り込んだりすることができる結
果、トリガレベルを横切った信号波形部位を表示起点と
する波形データを確実に生成可能になる。
【００１８】請求項５記載の波形データ生成装置は、請
求項３または４記載の波形データ生成装置において、所
定電圧幅を任意に設定するための電圧設定部をさらに備
えていることを特徴とする。
求項３または４記載の波形データ生成装置において、所
定電圧幅を任意に設定するための電圧設定部をさらに備
えていることを特徴とする。
【００１９】この波形データ生成装置では、電圧設定部
によって所定電圧幅を任意に設定することが可能とな
る。このため、アナログ信号に重畳しているノイズのレ
ベルが低い場合には、所定電圧幅を広くすることによ
り、迅速に波形データを生成可能となる。一方、高レベ
ルのノイズがアナログ信号に連続的に重畳している場合
には、所定電圧幅を狭くすることにより、トリガレベル
を横切った信号波形の部位を表示起点とする波形データ
を生成可能になる。
によって所定電圧幅を任意に設定することが可能とな
る。このため、アナログ信号に重畳しているノイズのレ
ベルが低い場合には、所定電圧幅を広くすることによ
り、迅速に波形データを生成可能となる。一方、高レベ
ルのノイズがアナログ信号に連続的に重畳している場合
には、所定電圧幅を狭くすることにより、トリガレベル
を横切った信号波形の部位を表示起点とする波形データ
を生成可能になる。
【００２０】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係る波形データ生成装置を適用した実施の形態につ
いて説明する。なお、従来の波形データ生成装置３１と
同一の構成要素については、同一の符号を付して詳細説
明を省略する。
明に係る波形データ生成装置を適用した実施の形態につ
いて説明する。なお、従来の波形データ生成装置３１と
同一の構成要素については、同一の符号を付して詳細説
明を省略する。
【００２１】図１に示す波形データ生成装置１は、ディ
ジタルオシロスコープの一部の回路を構成するものであ
って、入力アンプ２，本発明におけるサンプリング部に
相当するＡ／Ｄ変換回路３、メモリコントロール部４、
トリガ信号出力部５、メモり６、および本発明における
周期判別部に相当するＣＰＵ７を備えている。また、Ｃ
ＰＵ７には、アナログ信号やディジタル信号の信号波形
を表示するためのＣＲＴ８、および本発明における電圧
設定部に相当する設定部９が接続されている。設定部９
は、後述するが、トリガレベルを設定するためのボリュ
ームや、比率を設定するための操作スイッチなどを備え
て構成されている。
ジタルオシロスコープの一部の回路を構成するものであ
って、入力アンプ２，本発明におけるサンプリング部に
相当するＡ／Ｄ変換回路３、メモリコントロール部４、
トリガ信号出力部５、メモり６、および本発明における
周期判別部に相当するＣＰＵ７を備えている。また、Ｃ
ＰＵ７には、アナログ信号やディジタル信号の信号波形
を表示するためのＣＲＴ８、および本発明における電圧
設定部に相当する設定部９が接続されている。設定部９
は、後述するが、トリガレベルを設定するためのボリュ
ームや、比率を設定するための操作スイッチなどを備え
て構成されている。
【００２２】次に、波形データ生成装置１における動作
概要について説明する。この波形データ生成装置１で
は、トリガ信号に同期していない状態でＣＲＴ８上に表
示されているアナログ信号波形の特定の部位を静止させ
て観測したいような場合、観測者は、設定部９のボリュ
ームを操作してＣＲＴ８に表示されているトリガレベル
を上下させることにより、その特定の部位とトリガレベ
ルとが互いに交差するように設定する。次いで、アナロ
グ信号波形がトリガレベルを超えると、その超えた部位
から所定の部位までの信号波形がＣＲＴ８に静止画とし
て表示される。これにより、観測者は、特定の信号波形
部位を拡大したりして詳細に観測することができる。
概要について説明する。この波形データ生成装置１で
は、トリガ信号に同期していない状態でＣＲＴ８上に表
示されているアナログ信号波形の特定の部位を静止させ
て観測したいような場合、観測者は、設定部９のボリュ
ームを操作してＣＲＴ８に表示されているトリガレベル
を上下させることにより、その特定の部位とトリガレベ
ルとが互いに交差するように設定する。次いで、アナロ
グ信号波形がトリガレベルを超えると、その超えた部位
から所定の部位までの信号波形がＣＲＴ８に静止画とし
て表示される。これにより、観測者は、特定の信号波形
部位を拡大したりして詳細に観測することができる。
【００２３】また、アナログ信号にノイズが重畳してい
るような場合には、ノイズ波形がトリガレベルを横切る
と、ノイズに同期したアナログ信号ＳA の信号波形がＣ
ＲＴ８に表示されるという同期ずれが生じる。この結
果、観測者は希望する信号波形部位を観測できないこと
がある。このため、この波形データ生成装置１では、操
作スイッチを操作することにより、そのノイズによる同
期ずれを防止することができるようになっている。具体
的には、一般的に、ノイズを含めた信号波形がトリガレ
ベルを横切る周期は、アナログ信号ＳA のみが横切る周
期よりも短くなったり長くなったりする。したがって、
アナログ信号ＳA の周期を１００％とした場合におい
て、ノイズを含めた信号波形がトリガレベルを横切る周
期の比率が、アナログ信号ＳA の周期に対してほぼ１０
０％のときは、アナログ信号ＳA にトリガレベルを超え
ない程度のノイズが重畳している状態か、ノイズがまっ
たく重畳していない状態のいずれかであるといえる。こ
のため、アナログ信号ＳA の周期に対してある範囲の比
率（１００％±ｘ％）を設定し、信号波形がトリガレベ
ルを横切る周期がその比率範囲内のときには、その横切
っている信号波形部位に同期させてアナログ信号ＳA の
信号波形を表示させることにより、ノイズに起因する同
期ずれを低減することができるようになっている。
るような場合には、ノイズ波形がトリガレベルを横切る
と、ノイズに同期したアナログ信号ＳA の信号波形がＣ
ＲＴ８に表示されるという同期ずれが生じる。この結
果、観測者は希望する信号波形部位を観測できないこと
がある。このため、この波形データ生成装置１では、操
作スイッチを操作することにより、そのノイズによる同
期ずれを防止することができるようになっている。具体
的には、一般的に、ノイズを含めた信号波形がトリガレ
ベルを横切る周期は、アナログ信号ＳA のみが横切る周
期よりも短くなったり長くなったりする。したがって、
アナログ信号ＳA の周期を１００％とした場合におい
て、ノイズを含めた信号波形がトリガレベルを横切る周
期の比率が、アナログ信号ＳA の周期に対してほぼ１０
０％のときは、アナログ信号ＳA にトリガレベルを超え
ない程度のノイズが重畳している状態か、ノイズがまっ
たく重畳していない状態のいずれかであるといえる。こ
のため、アナログ信号ＳA の周期に対してある範囲の比
率（１００％±ｘ％）を設定し、信号波形がトリガレベ
ルを横切る周期がその比率範囲内のときには、その横切
っている信号波形部位に同期させてアナログ信号ＳA の
信号波形を表示させることにより、ノイズに起因する同
期ずれを低減することができるようになっている。
【００２４】次に、本発明の本質的構成要素であるトリ
ガ信号出力部５およびＣＰＵ７の機能について詳述す
る。
ガ信号出力部５およびＣＰＵ７の機能について詳述す
る。
【００２５】トリガ信号出力部５は、本発明におけるパ
ルス信号生成回路に相当するコンパレータ１１、Ｄ／Ａ
変換回路１２およびトリガ信号生成回路１３を備えて構
成されている。
ルス信号生成回路に相当するコンパレータ１１、Ｄ／Ａ
変換回路１２およびトリガ信号生成回路１３を備えて構
成されている。
【００２６】この場合、Ｄ／Ａ変換回路１２は、設定部
９によって設定されたトリガレベルに対応するトリガレ
ベルデータＤT がＣＰＵ７から出力されると、トリガレ
ベルデータＤT をアナログ信号である直流電圧に変換
し、変換した直流電圧をトリガレベルとしてコンパレー
タ１１のマイナス入力部に設定する。コンパレータ１１
は、図３（ａ），（ｂ）に示すように、入力アンプ２に
よって増幅されたアナログ信号ＳA の信号波形が、設定
されたトリガレベルを超えているときにパルス信号ＳP
を出力する。この場合、コンパレータ１１は、アナログ
信号ＳA に重畳しているノイズＮの信号波形がトリガレ
ベルを超えたときもパルス信号ＳN を出力する。
９によって設定されたトリガレベルに対応するトリガレ
ベルデータＤT がＣＰＵ７から出力されると、トリガレ
ベルデータＤT をアナログ信号である直流電圧に変換
し、変換した直流電圧をトリガレベルとしてコンパレー
タ１１のマイナス入力部に設定する。コンパレータ１１
は、図３（ａ），（ｂ）に示すように、入力アンプ２に
よって増幅されたアナログ信号ＳA の信号波形が、設定
されたトリガレベルを超えているときにパルス信号ＳP
を出力する。この場合、コンパレータ１１は、アナログ
信号ＳA に重畳しているノイズＮの信号波形がトリガレ
ベルを超えたときもパルス信号ＳN を出力する。
【００２７】トリガ信号生成回路１３は、図２に示すよ
うに、パルス信号ＳP を周波数−電圧変換するＦ／Ｖ変
換回路２１と、本発明における電圧比較回路およびウイ
ンドコンパレータを構成する２つのコンパレータ２２，
２３と、コンパレータ２２のマイナス入力部およびコン
パレータ２３のプラス入力部に所定の直流電圧Ｖ1 ，Ｖ
2 をそれぞれ設定する２つのＤ／Ａ変換回路２４，２５
と、Ｆ／Ｖ変換回路２１によって変換された変換信号Ｓ
f をディジタルデータＤf に変換するＡ／Ｄ変換回路２
６と、２つのアンドゲート２７，２８とを備えている。
うに、パルス信号ＳP を周波数−電圧変換するＦ／Ｖ変
換回路２１と、本発明における電圧比較回路およびウイ
ンドコンパレータを構成する２つのコンパレータ２２，
２３と、コンパレータ２２のマイナス入力部およびコン
パレータ２３のプラス入力部に所定の直流電圧Ｖ1 ，Ｖ
2 をそれぞれ設定する２つのＤ／Ａ変換回路２４，２５
と、Ｆ／Ｖ変換回路２１によって変換された変換信号Ｓ
f をディジタルデータＤf に変換するＡ／Ｄ変換回路２
６と、２つのアンドゲート２７，２８とを備えている。
【００２８】このトリガ信号生成回路１３では、Ｆ／Ｖ
変換回路２１が、コンパレータ１１から出力されたパル
ス信号ＳP の周期に応じた電圧値の変換信号Ｓf を生成
して、コンパレータ２２，２３およびＡ／Ｄ変換回路２
６に出力する。一方、設定部９の操作スイッチによっ
て、前述したアナログ信号ＳA の周期に対してある範囲
の比率が設定されると、Ｄ／Ａ変換回路２４，２５に対
して、ＣＰＵ７からそれぞれ比率データＤX1，ＤX2が出
力される。この場合、比率データＤX1は、パルス信号Ｓ
P の周期が、アナログ信号ＳA の周期に対して設定され
た比率の下限値（つまり１００％−ｘ％）のときにＦ／
Ｖ変換回路２１から出力される変換信号Ｓf の電圧値に
対応するディジタルデータを意味する。一方、比率デー
タＤX2は、パルス信号ＳP の周期が、アナログ信号ＳA
の周期に対して設定された比率の上限値（つまり１００
％＋ｘ％）のときにＦ／Ｖ変換回路２１から出力される
変換信号Ｓf の電圧値に対応するディジタルデータを意
味する。
変換回路２１が、コンパレータ１１から出力されたパル
ス信号ＳP の周期に応じた電圧値の変換信号Ｓf を生成
して、コンパレータ２２，２３およびＡ／Ｄ変換回路２
６に出力する。一方、設定部９の操作スイッチによっ
て、前述したアナログ信号ＳA の周期に対してある範囲
の比率が設定されると、Ｄ／Ａ変換回路２４，２５に対
して、ＣＰＵ７からそれぞれ比率データＤX1，ＤX2が出
力される。この場合、比率データＤX1は、パルス信号Ｓ
P の周期が、アナログ信号ＳA の周期に対して設定され
た比率の下限値（つまり１００％−ｘ％）のときにＦ／
Ｖ変換回路２１から出力される変換信号Ｓf の電圧値に
対応するディジタルデータを意味する。一方、比率デー
タＤX2は、パルス信号ＳP の周期が、アナログ信号ＳA
の周期に対して設定された比率の上限値（つまり１００
％＋ｘ％）のときにＦ／Ｖ変換回路２１から出力される
変換信号Ｓf の電圧値に対応するディジタルデータを意
味する。
【００２９】Ｄ／Ａ変換回路２４，２５は、比率データ
ＤX1，ＤX2をそれぞれ直流電圧Ｖ1，Ｖ2 に変換し、変
換した直流電圧Ｖ1 ，Ｖ2 をコンパレータ２２のマイナ
ス入力部およびコンパレータ２３のプラス入力部にそれ
ぞれ供給する。これにより、コンパレータ２２は、Ｆ／
Ｖ変換回路２１から出力された変換信号Ｓf が、アナロ
グ信号ＳA の周期に対して（１００％−ｘ％）に相当す
る電圧Ｖ1 を超える場合にハイレベル信号Ｓ1 をアンド
ゲート２７に出力する。一方、コンパレータ２３は、Ｆ
／Ｖ変換回路２１から出力された変換信号Ｓf が、アナ
ログ信号ＳA の周期に対して（１００％＋ｘ％）に相当
する電圧Ｖ2 よりも低下している場合にハイレベル信号
Ｓ2 をアンドゲート２７に出力する。したがって、アン
ドゲート２７は、パルス信号ＳP の周期がアナログ信号
ＳA の周期に対して（１００％±ｘ％）の範囲内となる
ときにハイレベル信号Ｓ3 を出力する。一方、アンドゲ
ート２８は、図３（ｇ）に示すように、パルス信号ＳP
がハイレベルで、かつアンドゲート２７がハイレベル信
号Ｓ3 を出力しているときにのみ、ハイレベル信号であ
るトリガ信号ＳT を出力する。ここで、アンドゲート２
７のハイレベル信号Ｓ3 は、パルス信号ＳP に対して、
Ｆ／Ｖ変換回路２１、コンパレータ２２またはコンパレ
ータ２３、およびアンドゲート２７の遅延時間分だけ遅
れてアンドゲート２８に出力される。したがって、この
遅延時間分がトリガ信号ＳT のパルス幅になる。
ＤX1，ＤX2をそれぞれ直流電圧Ｖ1，Ｖ2 に変換し、変
換した直流電圧Ｖ1 ，Ｖ2 をコンパレータ２２のマイナ
ス入力部およびコンパレータ２３のプラス入力部にそれ
ぞれ供給する。これにより、コンパレータ２２は、Ｆ／
Ｖ変換回路２１から出力された変換信号Ｓf が、アナロ
グ信号ＳA の周期に対して（１００％−ｘ％）に相当す
る電圧Ｖ1 を超える場合にハイレベル信号Ｓ1 をアンド
ゲート２７に出力する。一方、コンパレータ２３は、Ｆ
／Ｖ変換回路２１から出力された変換信号Ｓf が、アナ
ログ信号ＳA の周期に対して（１００％＋ｘ％）に相当
する電圧Ｖ2 よりも低下している場合にハイレベル信号
Ｓ2 をアンドゲート２７に出力する。したがって、アン
ドゲート２７は、パルス信号ＳP の周期がアナログ信号
ＳA の周期に対して（１００％±ｘ％）の範囲内となる
ときにハイレベル信号Ｓ3 を出力する。一方、アンドゲ
ート２８は、図３（ｇ）に示すように、パルス信号ＳP
がハイレベルで、かつアンドゲート２７がハイレベル信
号Ｓ3 を出力しているときにのみ、ハイレベル信号であ
るトリガ信号ＳT を出力する。ここで、アンドゲート２
７のハイレベル信号Ｓ3 は、パルス信号ＳP に対して、
Ｆ／Ｖ変換回路２１、コンパレータ２２またはコンパレ
ータ２３、およびアンドゲート２７の遅延時間分だけ遅
れてアンドゲート２８に出力される。したがって、この
遅延時間分がトリガ信号ＳT のパルス幅になる。
【００３０】ＣＰＵ７は、前述したように、設定部９に
よってトリガレベルが設定された際に、トリガレベルに
対応するトリガレベルデータＤT をＤ／Ａ変換回路１２
に出力する。また、ＣＰＵ７は、Ｆ／Ｖ変換回路２１か
ら出力される変換信号Ｓf と、その変換信号Ｓf の電圧
値に対応するパルス信号ＳP の周期との関係を表すデー
タテーブルを内部ＲＯＭに記憶している。このため、Ｃ
ＰＵ７は、設定部９によって所定の比率が設定された際
には、Ａ／Ｄ変換回路２６から出力されたパルス信号Ｓ
P の周期についてのディジタルデータＤf に基づいて、
パルス信号ＳPの周期を求めると共に、設定された比率
に対してＤ／Ａ変換回路２４，２５に出力すべき下限値
および上限値を演算によって求めた後、これらに対応す
る比率データデータＤx1，Ｄx2をＤ／Ａ変換回路２４，
２５に出力する。
よってトリガレベルが設定された際に、トリガレベルに
対応するトリガレベルデータＤT をＤ／Ａ変換回路１２
に出力する。また、ＣＰＵ７は、Ｆ／Ｖ変換回路２１か
ら出力される変換信号Ｓf と、その変換信号Ｓf の電圧
値に対応するパルス信号ＳP の周期との関係を表すデー
タテーブルを内部ＲＯＭに記憶している。このため、Ｃ
ＰＵ７は、設定部９によって所定の比率が設定された際
には、Ａ／Ｄ変換回路２６から出力されたパルス信号Ｓ
P の周期についてのディジタルデータＤf に基づいて、
パルス信号ＳPの周期を求めると共に、設定された比率
に対してＤ／Ａ変換回路２４，２５に出力すべき下限値
および上限値を演算によって求めた後、これらに対応す
る比率データデータＤx1，Ｄx2をＤ／Ａ変換回路２４，
２５に出力する。
【００３１】次に、トリガレベルが設定された場合の波
形データ生成装置１の全体的な動作について、図３を参
照して説明する。
形データ生成装置１の全体的な動作について、図３を参
照して説明する。
【００３２】まず、設定部９のボリュームおよび操作ス
イッチによってトリガレベルおよび比率がそれぞれ設定
されると、ＣＰＵ７は、トリガレベルに対応するトリガ
レベルデータＤT をＤ／Ａ変換回路１２に出力する。Ｄ
／Ａ変換回路１２は、トリガレベルデータＤT を直流電
圧に変換してコンパレータ１１のマイナス入力部にトリ
ガレベルとして設定する。
イッチによってトリガレベルおよび比率がそれぞれ設定
されると、ＣＰＵ７は、トリガレベルに対応するトリガ
レベルデータＤT をＤ／Ａ変換回路１２に出力する。Ｄ
／Ａ変換回路１２は、トリガレベルデータＤT を直流電
圧に変換してコンパレータ１１のマイナス入力部にトリ
ガレベルとして設定する。
【００３３】一方、入力アンプ２は所定の利得でアナロ
グ信号ＳA （図３（ａ）参照）を増幅し、増幅したアナ
ログ信号ＳA をＡ／Ｄ変換回路３およびコンパレータ１
１に出力する。
グ信号ＳA （図３（ａ）参照）を増幅し、増幅したアナ
ログ信号ＳA をＡ／Ｄ変換回路３およびコンパレータ１
１に出力する。
【００３４】Ａ／Ｄ変換回路３は、アナログ信号ＳA を
サンプリングして波形データＤA を生成してメモリコン
トロール部４に出力する。メモリコントロール部４は、
トリガ信号生成回路１３からトリガ信号ＳT が出力され
るまで、入力した波形データＤA をそのまま破棄する。
サンプリングして波形データＤA を生成してメモリコン
トロール部４に出力する。メモリコントロール部４は、
トリガ信号生成回路１３からトリガ信号ＳT が出力され
るまで、入力した波形データＤA をそのまま破棄する。
【００３５】コンパレータ１１は、入力アンプ２から出
力されたアナログ信号ＳA の信号波形がトリガレベルを
超えたときに、同図（ｂ）に示すパルス信号ＳP をトリ
ガ信号生成回路１３に出力する。トリガ信号生成回路１
３では、Ｆ／Ｖ変換回路２１がパルス信号ＳP の周期に
応じた電圧値の変換信号Ｓf （同図ｃ）参照）をコンパ
レータ２２，２３およびＡ／Ｄ変換回路２６に出力す
る。次いで、Ａ／Ｄ変換回路２６は、変換信号Ｓf をデ
ィジタルデータＤf に変換してＣＰＵ７に出力する。
力されたアナログ信号ＳA の信号波形がトリガレベルを
超えたときに、同図（ｂ）に示すパルス信号ＳP をトリ
ガ信号生成回路１３に出力する。トリガ信号生成回路１
３では、Ｆ／Ｖ変換回路２１がパルス信号ＳP の周期に
応じた電圧値の変換信号Ｓf （同図ｃ）参照）をコンパ
レータ２２，２３およびＡ／Ｄ変換回路２６に出力す
る。次いで、Ａ／Ｄ変換回路２６は、変換信号Ｓf をデ
ィジタルデータＤf に変換してＣＰＵ７に出力する。
【００３６】一方、ＣＰＵ７は、Ａ／Ｄ変換回路２６か
ら出力されたディジタルデータＤfに基づき、比率デー
タＤx1，Ｄx2をＤ／Ａ変換回路２４，２５に出力するこ
とにより、コンパレータ２２のマイナス入力部およびコ
ンパレータ２３のプラス入力部に下限値および上限値を
それぞれ設定する。これにより、コンパレータ２２は、
パルス信号ＳP の周期の比率が（１００％−ｘ％）に相
当する電圧Ｖ1 を超えるときにハイレベル信号Ｓ1 （同
図（ｄ）参照）を出力し、コンパレータ２３は、パルス
信号ＳP の周期の比率が（１００％＋ｘ％）に相当する
電圧Ｖ2 よりも低下するときにハイレベル信号Ｓ2 （同
図ｅ）参照）を出力する。この結果、変換信号Ｓf の電
圧値が、（１００％±ｘ％）の比率の範囲に相当する電
圧Ｖ1 から電圧Ｖ2 の範囲内のときにのみ、アンドゲー
ト２７がハイレベル信号Ｓ3 （同図（ｆ）参照）を出力
する。これにより、アンドゲート２８からトリガ信号Ｓ
T（同図（ｇ）参照）が出力される。
ら出力されたディジタルデータＤfに基づき、比率デー
タＤx1，Ｄx2をＤ／Ａ変換回路２４，２５に出力するこ
とにより、コンパレータ２２のマイナス入力部およびコ
ンパレータ２３のプラス入力部に下限値および上限値を
それぞれ設定する。これにより、コンパレータ２２は、
パルス信号ＳP の周期の比率が（１００％−ｘ％）に相
当する電圧Ｖ1 を超えるときにハイレベル信号Ｓ1 （同
図（ｄ）参照）を出力し、コンパレータ２３は、パルス
信号ＳP の周期の比率が（１００％＋ｘ％）に相当する
電圧Ｖ2 よりも低下するときにハイレベル信号Ｓ2 （同
図ｅ）参照）を出力する。この結果、変換信号Ｓf の電
圧値が、（１００％±ｘ％）の比率の範囲に相当する電
圧Ｖ1 から電圧Ｖ2 の範囲内のときにのみ、アンドゲー
ト２７がハイレベル信号Ｓ3 （同図（ｆ）参照）を出力
する。これにより、アンドゲート２８からトリガ信号Ｓ
T（同図（ｇ）参照）が出力される。
【００３７】なお、同図（ｄ），（ｆ），（ｇ）に示す
ように、ハイレベル信号Ｓ1 ，Ｓ3が、同図（ｂ）に示
すパルス信号ＳP の立ち上がりよりも、前述した遅延時
間分遅れて出力されるため、トリガ信号ＳT は、その遅
延時間に相当するパルス幅になっているのが分かる。ま
た、同図（ｂ）に示すパルス信号ＳP1とパルス信号ＳN
との間、パルス信号ＳN とパルス信号ＳP2との間、およ
びパルス信号ＳP3とパルス信号ＳP4との間では、それぞ
れ、その周期が、アナログ信号ＳA の周期に対して（１
００％±ｘ％）の比率よりも小さいため、トリガ信号Ｓ
T が出力されず、パルス信号ＳP2とパルス信号ＳP3との
間では、その周期が、アナログ信号ＳAの周期に対して
（１００％±ｘ％）の比率よりも大きいため、トリガ信
号ＳT が出力されていない。一方、パルス信号ＳP4とパ
ルス信号ＳP5との間では、その周期が前記した比率の範
囲内にあるため、トリガ信号ＳT が出力されているのが
分かる。このように、パルス信号ＳP の周期が設定され
た範囲外のときには、コンパレータ２２，２３のいずれ
か一方がロウレベル信号を出力するため、トリガ信号Ｓ
T の生成が阻止される結果、誤トリガ信号に起因する波
形データの同期ずれが防止される。
ように、ハイレベル信号Ｓ1 ，Ｓ3が、同図（ｂ）に示
すパルス信号ＳP の立ち上がりよりも、前述した遅延時
間分遅れて出力されるため、トリガ信号ＳT は、その遅
延時間に相当するパルス幅になっているのが分かる。ま
た、同図（ｂ）に示すパルス信号ＳP1とパルス信号ＳN
との間、パルス信号ＳN とパルス信号ＳP2との間、およ
びパルス信号ＳP3とパルス信号ＳP4との間では、それぞ
れ、その周期が、アナログ信号ＳA の周期に対して（１
００％±ｘ％）の比率よりも小さいため、トリガ信号Ｓ
T が出力されず、パルス信号ＳP2とパルス信号ＳP3との
間では、その周期が、アナログ信号ＳAの周期に対して
（１００％±ｘ％）の比率よりも大きいため、トリガ信
号ＳT が出力されていない。一方、パルス信号ＳP4とパ
ルス信号ＳP5との間では、その周期が前記した比率の範
囲内にあるため、トリガ信号ＳT が出力されているのが
分かる。このように、パルス信号ＳP の周期が設定され
た範囲外のときには、コンパレータ２２，２３のいずれ
か一方がロウレベル信号を出力するため、トリガ信号Ｓ
T の生成が阻止される結果、誤トリガ信号に起因する波
形データの同期ずれが防止される。
【００３８】トリガ信号ＳT が出力されると、メモリコ
ントロール部４は、トリガ信号ＳTの立ち上がりエッジ
に同期して波形データＤA をメモり６に転送する。これ
により、波形データＤA はメモり６によって記憶され
る。ＣＰＵ７は、メモり６の記憶領域に所定数の波形デ
ータＤA が蓄積されると、所定の方式で波形データＤA
をＣＲＴ８に転送することにより、トリガレベルを超え
た波形部位からのアナログ信号ＳA をＣＲＴ８に表示さ
せる。
ントロール部４は、トリガ信号ＳTの立ち上がりエッジ
に同期して波形データＤA をメモり６に転送する。これ
により、波形データＤA はメモり６によって記憶され
る。ＣＰＵ７は、メモり６の記憶領域に所定数の波形デ
ータＤA が蓄積されると、所定の方式で波形データＤA
をＣＲＴ８に転送することにより、トリガレベルを超え
た波形部位からのアナログ信号ＳA をＣＲＴ８に表示さ
せる。
【００３９】以上のように、本実施形態に係る波形デー
タ生成装置１によれば、パルス信号ＳP の周期がアナロ
グ信号ＳA の周期に対して所定の比率範囲内のときにの
み、トリガ信号生成回路１３からトリガ信号ＳT が出力
されるため、ノイズＮがアナログ信号ＳA に重畳するこ
とに起因して生成されてしまう誤トリガの発生を有効に
防止することができる。これにより、ＣＲＴ８には、観
測者によって指定された波形部位を表示起点とするアナ
ログ信号ＳA の信号波形を確実に表示させることができ
る。
タ生成装置１によれば、パルス信号ＳP の周期がアナロ
グ信号ＳA の周期に対して所定の比率範囲内のときにの
み、トリガ信号生成回路１３からトリガ信号ＳT が出力
されるため、ノイズＮがアナログ信号ＳA に重畳するこ
とに起因して生成されてしまう誤トリガの発生を有効に
防止することができる。これにより、ＣＲＴ８には、観
測者によって指定された波形部位を表示起点とするアナ
ログ信号ＳA の信号波形を確実に表示させることができ
る。
【００４０】なお、本実施形態では、アナログ信号ＳA
の信号波形がトリガレベルを超えるときにトリガ信号Ｓ
T を生成する例について説明したが、本発明は、アナロ
グ信号ＳA の信号波形がトリガレベルよりも低下すると
きにトリガ信号ＳT を生成する場合にも適用できる。こ
の場合、コンパレータ１１の出力部とトリガ信号生成回
路１３の入力部との間にノット回路を接続することで、
容易に構成することができる。
の信号波形がトリガレベルを超えるときにトリガ信号Ｓ
T を生成する例について説明したが、本発明は、アナロ
グ信号ＳA の信号波形がトリガレベルよりも低下すると
きにトリガ信号ＳT を生成する場合にも適用できる。こ
の場合、コンパレータ１１の出力部とトリガ信号生成回
路１３の入力部との間にノット回路を接続することで、
容易に構成することができる。
【００４１】また、本実施形態では、トリガ信号ＳT が
出力された後にＡ／Ｄ変換回路３から出力された波形デ
ータＤA に基づいてアナログ信号ＳA の波形データを生
成しているが、この場合の波形データＤA は、信号波形
の１周期において連続してサンプリングされたデータに
限られない。例えば、複数周期の信号波形における互い
に異なる位相点をサンプリングした後、これらの波形デ
ータＤA を組み合わせて信号波形１周期分の波形データ
を生成することも可能である。この場合には、ＣＰＵ７
およびメモリコントロール部４の処理速度が低くてもよ
いため装置コストを低減することができる。また、トリ
ガ信号ＳT の出力前にサンプリングした波形データＤA
をメモり６に記憶させておき、トリガ信号ＳT が出力さ
れたときに、既に記憶している波形データＤA を用いて
トリガレベルを横切る部位の前後における波形の波形デ
ータを生成することも可能である。
出力された後にＡ／Ｄ変換回路３から出力された波形デ
ータＤA に基づいてアナログ信号ＳA の波形データを生
成しているが、この場合の波形データＤA は、信号波形
の１周期において連続してサンプリングされたデータに
限られない。例えば、複数周期の信号波形における互い
に異なる位相点をサンプリングした後、これらの波形デ
ータＤA を組み合わせて信号波形１周期分の波形データ
を生成することも可能である。この場合には、ＣＰＵ７
およびメモリコントロール部４の処理速度が低くてもよ
いため装置コストを低減することができる。また、トリ
ガ信号ＳT の出力前にサンプリングした波形データＤA
をメモり６に記憶させておき、トリガ信号ＳT が出力さ
れたときに、既に記憶している波形データＤA を用いて
トリガレベルを横切る部位の前後における波形の波形デ
ータを生成することも可能である。
【００４２】また、本実施形態では、ディジタルオシロ
スコープに適用する例について説明したが、本発明に係
る波形データ生成装置は、記録紙に信号波形を記録する
レコーダなどにも適用可能である。
スコープに適用する例について説明したが、本発明に係
る波形データ生成装置は、記録紙に信号波形を記録する
レコーダなどにも適用可能である。
【００４３】
【発明の効果】以上のように請求項１記載の波形データ
生成装置によれば、トリガ信号生成回路が、アナログ信
号の周期に対するパルス信号の周期の比率が所定範囲内
でないときはトリガ信号を出力しないため、誤トリガの
生成を有効に防止することができ、これにより、トリガ
レベルを横切ったアナログ信号波形部位を表示起点とす
る波形データを確実に生成することができる。また、こ
の結果、例えば、この波形データに基づいてＣＲＴなど
に信号波形を表示させる場合には、同期ずれを起こすこ
となく、観測者によって指定された信号波形部位からの
信号波形を表示させることができる。
生成装置によれば、トリガ信号生成回路が、アナログ信
号の周期に対するパルス信号の周期の比率が所定範囲内
でないときはトリガ信号を出力しないため、誤トリガの
生成を有効に防止することができ、これにより、トリガ
レベルを横切ったアナログ信号波形部位を表示起点とす
る波形データを確実に生成することができる。また、こ
の結果、例えば、この波形データに基づいてＣＲＴなど
に信号波形を表示させる場合には、同期ずれを起こすこ
となく、観測者によって指定された信号波形部位からの
信号波形を表示させることができる。
【００４４】また、請求項２記載の波形データ生成装置
によれば、周期判別部がアナログ信号の周期を判別する
ため、アナログ信号の周期が不明な場合であっても、ト
リガレベルを設定するだけで、トリガレベルを横切った
信号波形部位を表示起点とする波形データを自動的にか
つ確実に生成することができる。
によれば、周期判別部がアナログ信号の周期を判別する
ため、アナログ信号の周期が不明な場合であっても、ト
リガレベルを設定するだけで、トリガレベルを横切った
信号波形部位を表示起点とする波形データを自動的にか
つ確実に生成することができる。
【００４５】さらに、請求項３記載の波形データ生成装
置によれば、ＤＳＰなどの高価な部品を用いることがな
いため、装置コストを上昇させることなく、信号生成回
路を簡易かつ安価に構成することができる。
置によれば、ＤＳＰなどの高価な部品を用いることがな
いため、装置コストを上昇させることなく、信号生成回
路を簡易かつ安価に構成することができる。
【００４６】また、請求項４記載の波形データ生成装置
によれば、ウインドコンパレータが、リアルタイムでト
リガ信号を出力するため、トリガ信号に同期してサンプ
リングデータを瞬時に取り込んだりすることができる結
果、トリガレベルを横切った信号波形部位を表示起点と
する波形データを確実に生成することができる。
によれば、ウインドコンパレータが、リアルタイムでト
リガ信号を出力するため、トリガ信号に同期してサンプ
リングデータを瞬時に取り込んだりすることができる結
果、トリガレベルを横切った信号波形部位を表示起点と
する波形データを確実に生成することができる。
【００４７】また、請求項５記載の波形データ生成装置
によれば、アナログ信号に重畳しているノイズのレベル
が低い場合には、所定電圧幅を広くすることにより、迅
速に波形データを生成することができ、高レベルのノイ
ズがアナログ信号に連続的に重畳している場合には、所
定電圧幅を狭くすることにより、トリガレベルを横切っ
た信号波形の部位を表示起点とする波形データを生成す
ることができる。このように、この波形データ生成装置
では、観測対象のアナログ信号のＳ／Ｎ比に応じて適切
な所定電圧幅を設定することができる。
によれば、アナログ信号に重畳しているノイズのレベル
が低い場合には、所定電圧幅を広くすることにより、迅
速に波形データを生成することができ、高レベルのノイ
ズがアナログ信号に連続的に重畳している場合には、所
定電圧幅を狭くすることにより、トリガレベルを横切っ
た信号波形の部位を表示起点とする波形データを生成す
ることができる。このように、この波形データ生成装置
では、観測対象のアナログ信号のＳ／Ｎ比に応じて適切
な所定電圧幅を設定することができる。
【図１】本発明の実施の形態に係る波形データ生成装置
のブロック図である。
のブロック図である。
【図２】本発明の実施の形態に係るトリガ信号生成回路
の回路図である。
の回路図である。
【図３】（ａ）はアナログ信号ＳA の信号波形図であ
り、（ｂ）はパルス信号ＳP の信号波形図であり、
（ｃ）はＦ／Ｖ変換回路２１から出力される変換信号Ｓ
f の信号波形図であり、（ｄ）はコンパレータ２２から
出力される信号Ｓ1 の信号波形図であり、（ｅ）はコン
パレータ２３から出力される信号Ｓ2 の信号波形図であ
り、（ｆ）はアンドゲート２７から出力される信号Ｓ3
の信号波形図であり、（ｇ）はトリガ信号ＳT の信号波
形図である。
り、（ｂ）はパルス信号ＳP の信号波形図であり、
（ｃ）はＦ／Ｖ変換回路２１から出力される変換信号Ｓ
f の信号波形図であり、（ｄ）はコンパレータ２２から
出力される信号Ｓ1 の信号波形図であり、（ｅ）はコン
パレータ２３から出力される信号Ｓ2 の信号波形図であ
り、（ｆ）はアンドゲート２７から出力される信号Ｓ3
の信号波形図であり、（ｇ）はトリガ信号ＳT の信号波
形図である。
【図４】従来の波形データ生成装置のブロック図であ
る。
る。
１ 波形データ生成装置
３ Ａ／Ｄ変換回路
５ トリガ信号出力部
７ ＣＰＵ
９ 設定部
１１ コンパレータ
１３ トリガ信号生成回路
２１ Ｆ／Ｖ変換回路
２２ コンパレータ
２３ コンパレータ
ＳA アナログ信号
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 13/00 - 13/42
Claims (5)
- 【請求項１】 周期性を有するアナログ信号の電圧値を
サンプリングするサンプリング部と、設定されたトリガ
レベルを前記アナログ信号の信号波形が横切るときにト
リガ信号を出力可能なトリガ信号出力部とを備え、少な
くとも前記トリガ信号の出力後に前記サンプリング部か
ら出力された所定数のサンプリングデータに基づいて、
前記トリガレベルを横切った信号波形の部位を表示起点
とする当該アナログ信号の信号波形を表示するための波
形データを生成可能な波形データ生成装置において、 前記トリガ信号出力部は、前記アナログ信号の信号波形
が前記トリガレベルを横切るときにパルス信号を生成す
るパルス信号生成回路と、前記アナログ信号の周期に対
する前記パルス信号の周期の比率が所定範囲内のときに
前記トリガ信号を生成するトリガ信号生成回路とを備え
ていることを特徴とする波形データ生成装置。 - 【請求項２】 前記アナログ信号の周期を判別する周期
判別部をさらに備え、前記トリガ信号生成回路は、前記
周期判別部によって判別された前記周期に対する前記パ
ルス信号の周期の比率が前記所定範囲内のときに前記ト
リガ信号を生成することを特徴とする請求項１記載の波
形データ生成装置。 - 【請求項３】 前記トリガ信号生成回路は、前記パルス
信号の周波数に応じた電圧値の変換信号を生成する周波
数−電圧変換回路と、当該周波数−電圧変換回路から出
力された前記変換信号が所定電圧幅内のときに前記比率
が前記所定範囲内であるとして前記トリガ信号を生成す
る電圧比較回路とを備えていることを特徴とする請求項
１または２記載の波形データ生成装置。 - 【請求項４】 前記電圧比較回路は、前記所定電圧幅を
ウインド幅とするウィンドコンパレータであることを特
徴とする請求項３記載の波形データ生成装置。 - 【請求項５】 前記所定電圧幅を任意に設定するための
電圧設定部をさらに備えていることを特徴とする請求項
３または４記載の波形データ生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31544796A JP3403904B2 (ja) | 1996-11-11 | 1996-11-11 | 波形データ生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31544796A JP3403904B2 (ja) | 1996-11-11 | 1996-11-11 | 波形データ生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10142262A JPH10142262A (ja) | 1998-05-29 |
| JP3403904B2 true JP3403904B2 (ja) | 2003-05-06 |
Family
ID=18065485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31544796A Expired - Lifetime JP3403904B2 (ja) | 1996-11-11 | 1996-11-11 | 波形データ生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3403904B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6545221B2 (ja) * | 2017-05-15 | 2019-07-17 | アンリツ株式会社 | スペクトラムアナライザ及び信号分析方法 |
-
1996
- 1996-11-11 JP JP31544796A patent/JP3403904B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10142262A (ja) | 1998-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2220584C (en) | Input signal reading circuit having a small delay and a high fidelity | |
| JP3403904B2 (ja) | 波形データ生成装置 | |
| JPH08201436A (ja) | 波形観測装置 | |
| JP3486015B2 (ja) | Ｆｆｔアナライザのトリガ発生方法及び装置 | |
| JP2002014123A (ja) | スペクトラムアナライザ | |
| JP2001296360A (ja) | アクティブ信号検出装置 | |
| US5831455A (en) | Polarity detector | |
| JP2554471Y2 (ja) | デジタルオシロスコープ | |
| JPH05273245A (ja) | メタステーブル状態検出装置 | |
| US6265860B1 (en) | Waveform measuring apparatus and waveform obtaining method | |
| JP3284146B2 (ja) | 波形データ演算装置 | |
| JPH0798336A (ja) | サンプリング式測定装置 | |
| JPH07128372A (ja) | 信号測定方法 | |
| JPH0777543A (ja) | 実効値等の測定装置 | |
| JPH0772189A (ja) | 高速フーリエ変換アナライザ | |
| JPH07260855A (ja) | 雑音計測方法と装置およびこれを用いる雑音低減方法 | |
| JPH0634665A (ja) | デジタル・オシロスコープのグリッチ検出装置 | |
| JP2888264B2 (ja) | ピークサンプル出力回路 | |
| JPH05157770A (ja) | ロジックアナライザ | |
| JPH02138877A (ja) | 波形記憶装置 | |
| JPS61262668A (ja) | 波形記憶装置用波形縮小方法 | |
| JPH07174789A (ja) | トリガ装置 | |
| JPH05264593A (ja) | 波形表示装置 | |
| JPS6186660A (ja) | ビデオ信号処理装置 | |
| JP2004013244A (ja) | データアクイジション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |