JPS6186660A - ビデオ信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はビデオ信号処理装置に関し、たとえば受信出
力の一定周波数帯域を掃引することによって生じる表示
ビデオ信号とノイズ信号とをＣＲＴ画面に表示するよう
なスペクトルアナライザなどに用いられるようなビデオ
信号処理装置に関する。

［従来の技術］ 第３図は従来のビデオ信号処理装置の概略ブロック図で
ある。まず、第３図を参照して従来のビデオ信号処理装
置の構成について説明する。ビデオ信号処理装置はＡ／
Ｄ変換回路１とピークホールド回路２と比較回路３と切
換回路５とレジスタ６とから構成される。Ａ／Ｄ変換回
路１は表示最小ビットをさらに時間的に細分化したタイ
ミングで入力信号をディジタル化するものである。この
Ａ／Ｄ変換回路１の出力はピークホールド回路２と切換
回路５とに与えられる。ピークホールド回路２はＡ／Ｄ
変換回路１から出力される表示最小ピット内の最大レベ
ル信号を検出してホールドするものである。

ピークホールド回路２でホールドされた最大レベル信号
は比較回路３の比較入力端と切換回路５とに与えられる
。比較回路３の基準入力端には、たとえばノイズ成分の
ピーク値を平均化した基準信号４が与えられる。比較回
路３はピークホールド回路２の出力と基準信号４とを比
較し、切換信号を切換回路５に与える。切換回路５は比
較回路３からの切換信号に基づいて、Ａ／Ｄ変換回路１
の出力とピークホールド回路２の出力とを切換えてレジ
スタ６に与える。レジスタ６は切換回路５からの信号を
一時記憶する。

第４図は従来のビデオ信号処理装置によるＣＲＴの表示
例を示す図であり、第５図は従来の受信機を制御するた
めのタイミング信号を発生するタイミング回路を示すブ
ロック図であり、第６図は従来のビデオ信号処理装置を
制御するタイミング信号のタイミング図である。

次に、第３図ないし第６図を参照して、従来例として、
受信機で一定周波数帯域を掃引し、その間に生じるビデ
オ信号とノイズとをＣＲＴに表示するスペクトルアナラ
イザに適用した場合を掲げて説明する。ＣＲ７画面は第
４図に示すように、掃引方向に１０２４ビツトがとられ
、この１ビツトの期間が後述する表示最小区間となる。

この掃引方向の１０２４ビツトは第５図に示すように、
１０ビツトで構成されたカウンタ１３の出力によって与
えられる。このカウンタ１３には発ｊ辰回路１１から所
定の周波数のローカル信号１２が与えられ、カウンタ１
３はこのローカル信号１２を計数することによって、表
示最小区間を規制するための信号を出力する。

第３図において、アナログ信号として入力された表示ビ
デオ信号は、△／Ｄ変換回路１によってディジタル信号
に変換される。このＡ／Ｄ変換は、第６図（ｂ）に示す
ストローブパルスｂで与えられる１ビツト期間を持つ表
示最小区間に対して、第６図（Ｃ）に示すような十分に
細分化されたタイミングパルスＣごとにサンプリングさ
れてディジタル化される。したがって、タイミングパル
スＣの繰返し周期は、表示ビデオ入力のピーク値が忠実
にサンプリングされる程度に選ばれる。

Ａ／Ｄ変換回路１から出力されたディジタル信号はピー
クホールド回路２に与えられ、前述の細分化されたタイ
ミングパルスＣが与えられるごとにピークホールドが実
行される。ピークホールド回路２では、後述のタイミン
グ制御によって表示最小区間についてピーク値が保持さ
れてデータが形成される。ピークホールド回路２で形成
されたデータは、比較回路３の比較入力端に与えられ、
基準入力端に与えられたｍ単信号４との間でディジタル
信号間の比較が行なわれる。基準信号４は前述のピーク
値を信号と判断するかノイズと判断するかの基準を与え
る信号であって、受信機の感度に基づいて予め設定され
た電圧値である。この基準信号としては、たとえばノイ
ズ成分のピーク値を平均した値として求めることができ
る。

比較回路３は比較結果を切換信号として切換回路５に入
力し、その比較結果に基づいて、切換回路５の出力をピ
ークホールド回路２からの出力とするかあるいはＡ／Ｄ
変換回路１からの出力にする。すなわち、ピークホール
ドデータが基半値よりも大きい場合に、表示ビデオ入力
がビデオ信号であると判断し、ピークホールドデータを
選択するための信号が切換回路５から出力される。そし
て、ピークホールド回路２の出力データが表示最小区間
内の出力データとして、第６図（ｄ）に示すデータ読込
みパルスｄでレジスタ６に転送されて記憶される。

一方、ピークホールドデータが基準データよりも小さい
場合は、ディジタル化された表示ビーデオ入力はノイズ
成分であると判別される。前記ビデオ信号に比べてノイ
ズは通常出現するタイミングおよびレベルが一定してい
ないため、ピークホールドされる前段のＡ／Ｄ変換回路
１の出力が選択される。そして、Ａ／Ｄｉ換回路１の出
力が表示最小区間内の出力データとして、データ読込み
パルスによってレジスタ６に転送され、記憶される。

レジスタ６に蓄積されたデータは、ノイズ成分であるた
め、ランダムな値をとる傾向がある。信号およびノイズ
成分がそれぞれ表示最小区間単位に蓄積された表示ビデ
オ信号はＣＲＴ表示のための駆動信号となる。

ここで、第６図を参照して各パルスについて説明してお
く。第６図（ｂ　）に示すストローブパルスｂは第６図
（ａ　）に示す表示最小区間を変更するタイミングで発
生するパルス信号である。第６図（Ｃ）に示すタイミン
グパルスＣはＡ／Ｄ変換およびピークホールドを制御す
るパルス信号であって、前記ストローブパルスとは非同
期の信号として与えられている。第６図（ｄ　）に示す
データ読込みパルスｄはストローブパルスｂをタイミン
グパルスＣで同期させたパルス信号として形成され、し
たがって表示最小区間の変更ごとに１つのパルス信号と
して与えられる。第６図（ｅ　）に示すリセットパルス
ｅは前記データ読込みパルスｄより１タイミング信号分
だけ遅れたタイミングで形成されるパルス信号であって
、このリセットパルスｅによってＡ／Ｄ変換回路１．ピ
ークホールド回路２および比較回路３のいずれもがリセ
ットされる。つまり、表示最小区間内では、リセットパ
ルスｅの次のタイミングパルスから表示ビデオ入力をデ
ィジタル化し、次に出現するデータ読込みパルスｄの前
のタイミングまで連続してディジタル化される。但し、
最小区間が変わる時点では、第６図（ｆ）に示す△、／
　Ｑ　ｇ止ゲートパルスｔが与えられて、Ａ／Ｄ変負が
？止される。

［発明が解決しようとする問題点コ 従来のビデオ信号処理装置は上述のごとく回路構成でハ
ードウェアの設計がなされていたため、各回路の部品点
数が増大し、虐模が大きくなり、制御が複雑になるとと
もに信頼性が低下するという欠点があった。

それゆえに、この発明の主たる目的は、ビデオ信号処理
をマイクロコントローラとプログラムで構成することに
より、部品点数を少なりシ１ｑて信頼性を向上できるビ
デオ信号処理装置を提供することである。

［問題点を解決するための手段］ 第１図はこの発明の一実施例の概略ブロック図である。

まず、第１図を参照して、構成について説明する。Ａ／
Ｄ変換回路１は前述の第３図で示したものと同じものが
用いられる。このＡ／Ｄ変換回路１の出力には、２つの
ＦＩＦＯメモリ回路７ａ、７ｂが接続される。これらの
ＦＩＦＯメモリ回路７ａ、７ｂは、ともにＡ／Ｄ変換回
路１がら出力されるデータを直列的に蓄積し、最初に入
力されたデータを最初に出力することができるメモリ回
路である。これらのＦＩＦＯメモリ回路７ａ、７ｂの出
力はマイクロコントローラ８と表示メモリ１０とに接続
される。マイクロコントローラ８には、予めプログラム
が記憶れたプログラムメモリ９が接続される。したがっ
て、マイクロコントローラ８はプログラムメモリ９に記
憶されているプログラムに基づいて、ＦＩＦ○メモリ回
路７ａ、７ｂからのデータを読取って、データ処理を行
なう。表示メモリ１０は表示最小区間をアドレスのＬＳ
８とし、ＣＲＴに表示すべきデータを記ｔｇする。

第２図はこの発明の一実施例に含まれるマイクロコント
ローラ８の具体的な動作を説明するためのフロー図であ
る。次に、第１図および第２図を参照して、この発明の
一実施例の具体的な動作について説明する。この実施例
においても、従来例と同様にして、受信機で一定周波数
帯域を掃引し、その間に生じるビデオ信号とノイズとを
ＣＲＴに表示するスペクトルアナライザに適用した場合
を掲げて説明する。

まず、第１図において、アナログ信号として入力された
表示ビデオ信号は、Ａ／Ｄ変換回路１によってディジタ
ル信号に変換される。このＡ／Ｄ変換回路１は、前述の
第６図で示したストローブパルスｂで与えられる１ビツ
トの期間を持つ表示最小区間に対して、十分に細分化さ
れたタイミングパルスＣのパルス信号ごとにサンプリン
グされてディジタル化される。そして、これらのディジ
タル化されたデータはＦＩＦＯメモリ回路７ａ。

７ｂに交互に記憶される。

マイクロコントローラ８は、第２図に示すステップ（図
示ではＳＰと略称する）１において、表示最小区間が変
わったか否かを判別していて、表示最小区間の変化を検
出すると、ステップＳＰ２においてＡ／Ｄ入出力停止処
理を行なう。すなわち、Ａ／Ｄ変換回路１の動作を停止
し、ＦＩＦＯメモリ回路７ａ、７ｂでトランジェントデ
ータが記憶されないようする。これは、前）ホの第６図
＜ｒ　＞に示した禁止ゲートパルスを出力するのに対応
する。ステップＳＰ３において、ＦＩＦＯ切換処理を行
なう。すなわち、Ａ／Ｄ変換回路１に接続されていたＦ
ＩＦＯメモリ回路７ａ、７ｂをマイクロコントローラ８
と表示メモリ１０に接続し、マイクロコントローラ８と
表示メモリ１０に接続されていたＦＩＦＯメモリ回路７
ａ、７ｂをＡ／Ｄ変換回路１側に接続する。ステップＳ
Ｐ４において、Ａ／Ｄ入出力開始処理を行なう。すなわ
ち、第６図＜８　）に示したリセットパルスｅおよび第
６図（Ｃ）に示したタイミングパルスＣに相当する信号
を発生し、Ａ／Ｄ変換回路１を動作させる。

ステップＳＰ５において、マイクロコントローラ８はＦ
ＩＦＯからのデータ採集処理を行なう。

すなわち、ＦＩＦＯメモリ回路７ａ、７ｂにそれまでに
記憶したディジタルデータをマイクロコントローラ８に
内蔵されているメモリに記憶する。

ステップＳＰ６において、マイクロコントローラ８はピ
ーク値検出処理を行なう。すなわち、マイクロコントロ
ーラ８に内蔵しているメモリに記憶したディジタルデー
タから最大値を検出する。ステップＳＰ７において、マ
イクロコントローラ８は検出したピーク値が基準値より
も大きいか否かを判断する。この判断は前述の従来例と
同様にして、基準値として予め設定された値とマイクロ
コントローラ８に記憶した最大値との大小比較によって
行なわれる。

ステップＳＰ８において、表示メモリ１０にピーク値を
格納する。すなわち、前述のごとくして処理した最大値
を表示メモリ１０に記憶する。前述のステップＳＰ７に
おける判断ステップにおいて、ピーク値が基準値よりも
大きくないことを判別したときには、マイクロコントロ
ーラ８のメモリに記憶したデータはノイズとみなし、ノ
イズにランダム性を持たせるために、ＦＩＦＯメモリ回
路７ａ、７ｂに最後に記憶したデータを表示メモリ１０
に記憶する。

上述のごとく、この実施例では、マイクロコントローラ
８がプログラムメモリ９に記憶したプログラムに従って
データの処理を行なうようにしているため、従来例に比
べて偶成を簡単にでき、信頼性を向上できる。

なお、上述の実施例では、この発明をスペクトルアナラ
イザに適用した場合について説明したが、方向探知器の
ように電波が到来する方向を判断するための信号をＣＲ
Ｔに表示する場合の表示ビデオ信号の２！１理回路にも
、表示最小区間の変更を方位信号のＬＳ８として用いる
ことにより、同様に実議することができる。

［発明の効果コ 以上のように、この発明によれば、制御回路をマイクロ
コントローラとプログラムを記憶するメモリで構成した
ので、部品点数を少なくすることができ、装置を安価に
できるとともに信頼性が向上し、精度の高いビデオ信号
処理装置を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロック図である。 第２図はこの発明の一実施例の動作を説明するためのフ
ロー図である。第３図は従来のビデオ信号処理装置を示
すブロック図である。第４図はＣＲＴ表示例を示す図で
ある。第５図は受信機を制御するためのタイミング信号
を発生するタイミング回路を示すブロック図である。第
６図は従来のビデオ信号処理装置を制御するタイミング
信号のタイミング図である。 図において、１はＡＩＤ変換回路、７ａ、７ｂはＦＩＦ
Ｏメモリ、８はマイクロコントローラ、９はプログラム
メモリ、１０は表示メモリを示す。 代　　理　　人　　　　　大　　岩　　増　　雄第１図 第３図 第２図

Claims (1)

1. 【特許請求の範囲】 受信出力の一定周波数帯域を掃引することによって生じ
   る表示ビデオ信号とノイズ信号とを表示メモリに格納し
   て、ＣＲＴ画面に表示するためのビデオ信号処理装置に
   おいて、 前記受信出力の一定周波数帯域を掃引することによって
   生じたアナログ信号をディジタル信号に変換するＡ／Ｄ
   変換回路と、 前記Ａ／Ｄ変換回路の出力を表示最小区間ごとに交互に
   切換えて記憶するＦＩＦＯメモリ回路と、前記ＦＩＦＯ
   メモリ回路からのデータの処理と前記表示メモリへの格
   納との制御手順を予め記憶しているプログラムメモリと
   、 前記プログラムメモリに記憶している制御手順に基づい
   て、その制御を実行するマイクロコントローラとを備え
   た、ビデオ信号処理装置。