KR100216946B1 - 전압레벨 트리거 장치 - Google Patents

전압레벨 트리거 장치 Download PDF

Info

Publication number
KR100216946B1
KR100216946B1 KR1019960075600A KR19960075600A KR100216946B1 KR 100216946 B1 KR100216946 B1 KR 100216946B1 KR 1019960075600 A KR1019960075600 A KR 1019960075600A KR 19960075600 A KR19960075600 A KR 19960075600A KR 100216946 B1 KR100216946 B1 KR 100216946B1
Authority
KR
South Korea
Prior art keywords
signal
output
unit
data
flop
Prior art date
Application number
KR1019960075600A
Other languages
English (en)
Other versions
KR19980056333A (ko
Inventor
공영준
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960075600A priority Critical patent/KR100216946B1/ko
Publication of KR19980056333A publication Critical patent/KR19980056333A/ko
Application granted granted Critical
Publication of KR100216946B1 publication Critical patent/KR100216946B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/04—Measuring form factor, i.e. quotient of root-mean-square value and arithmetic mean of instantaneous value; Measuring peak factor, i.e. quotient of maximum value and root-mean-square value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

전압 레벨 트리거장치에 관한 것으로, 특히 트리거 신호를 일정주기로 발생시키지 않고 입력된 신호를 트리거 싯점에서 A/D 변환하여 그 데이터를 획득하여 표시하고 표시가 완료된 싯점에 트리거신호를 발생시켜 데이터를 획득하는 전압 레벨 트리거 장치에 관한 것이다.
메모리부에 저장되는 어드레스 데이터를 발생시키는 어드레스 카운터에서 출력하는 카운트 완료를 표시하는 캐리신호를 입력받아 RS 플립플롭을 리셋트하고, 비교부에서 피측정신호가 기준레벨보다 높다는 신호가 출력되면 RS 플립플롭이 1 신호를 출력하여 표시가 완료된 상태를 래치하고 있는 D 플립플롭의 입력을 출력되게 한다. D 플립플롭의 출력과 표시완료 상태 신호에 의해 난드 게이트가 1을 출력하고, 그 출력 1과 RS 플릅플롭의 출력 1이 앤드게이트에서 앤드연산되어 인에이블 신호를 어드레스 카운트로 출력하고 어드레스 데이타를 메모리부에서 출력하게 하여 데이터 표시가 완료된 후 바로 데이타 획득이 이루어진다.

Description

전압레벨 트리거 장치
본 발명은 전압레벨 트리거 장치에 관한 것으로, 특히 트리거 신호를 일정주기로 발생시키지 않고 입력된 신호를 트리거 싯점에서 A/D 변환하여 그 데이터를 획득하여 표시하고 표시가 완료된 싯점에 트리거신호를 발생시켜 데이터를 획득하는 전압 레벨 트리거장치에 관한 것이다.
일반적으로, 파형을 검사하여 조정하기 위하여 제1도에 도시된 구성을 갖는 파형 검사 조정장치가 사용된다. 입력단자를 통해 입력된 피측정신호는 A/D 변환부(11)에서 디지탈 데이터로 변환되어 메모리부(14)로 출력된다. 비교부(12)는 D/A 변환부(13)에서 출력되는 기준신호 레벨과 피측정신호를 비교하여 피측정신호가 기준신호 레벨보다 클 때, 트리거 로직부(16)에 1 신호를 출력하여 트리거 로직부(16)에서 트리거신호(제2(b)도 참조)가 에드레스 카운터(15)로 출력되게 한다. 트리거신호를 입력받은 어드레스 카운터(15)는 카운트를 시작하여 카운트 데이터를 어드레스로서 메모리부(14)에 출력한다. 따라서 컴퓨터에서 출력되는 기준신호 레벨보다 큰 피측정신호가 입력되어 A/D 변환된 디지탈 데이터가 메모리부(14)에 저장된다.
제2도에 종래의 파형검사 조정장치의 트리거 동작의 타이밍 차트가 도시된다. 피측정신호 v(t) 가 D/A 변환부(13)에서 출력되는 기준신호 레벨(Vref)보다 클 때 트리거 신호(제2(b)도)가 발생하는 시간 t1동안 데이터 획득이 이루어지고, 시간 t2동안 모니터에 표시된 후, 다음 트리거가 발생할 때까지 시간 t3동안 기다렸다가 다시 A/D 변환 및 데이터 획득동작을 실행한다.
이와같이 종래의 파형검사장치는 A/D 변환 및 데이터 획득동작을 일정 주기로 발생하는 트리거 신호에 의존하여 행하기 때문에 검사 조정시간 상에 시간손실이 발생하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 된 것으로, 본 발명의 목적은 일정주기로 발생되는 트리거 신호에 의존하지 않고 데이터를 획득한 후 표시동작이 완료되면 새로운 트리거 신호를 발생시켜 데이터 획득 과정을 실행하는 전압 레벨 트리거 장치를 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명에 의한 장치는 피측정신호를 입력받아 그 A/D 변환가능한 전압레벨로 조절하기 위해 증폭 및 감쇄시키는 전처리부와, 상기 전처리부로 부터 신호를 입력받아 소정 샘플링 클록신호에 의해 디지탈 데이터로 변환하는 A/D 변환부와, 상기 A/D 변환부에서 출력되는 디지탈 데이터를 입력받아 소정 어드레스에 데이터를 저장하는 메모리부와, 상기 전처리부로 부터 영상신호를 입력받아 기준신호와 비교하는 비교부와, 기준레벨 데이터를 입력받아 래치하는 제2래치부와, 상기 제2래치부로 부터 기준레벨 데이터를 입력받아 트리거 신호의 발생을 위한 기준 DC 전압으로 변환하여 출력하는 D/A 변환부와, 표시 및 처리명령 신호를 래치하는 제1래치부와, 상기 비교부에서 출력되는 신호와 상기 제1래치부에서 출력되는 신호를 논리연산한 결과를 입력받아 소정신호를 출력하는 제1플립플롭부와, 상기 제1플립플롭부의 출력신호를 클록으로 입력받고 상기 제1래치부의 출력을 입력으로 하여 소정신호를 출력하는 제2플립플롭부와, 상기 제1래치부에서 출력되는 데이타와 제2플립플롭부에서 출력되는 신호를 입력으로 하여 상기 샘플링 클록신호를 카운트하여 상기 메모리부의 어드레스 데이터를 출력하는 어드레스 카운터부와, 상기 메모리부에서 데이터를 입력받아 표시하고, 상기 제1래치부 및 제2래치부에 제어데이터를 출력하는 주컴퓨터를 구비한다.
제1도는 종래의 전압 레벨 트리거장치이다.
제2(a)도 및 제2(b)도는 종래의 전압레벨 트리거장치의 트리거 동작의 타이밍 차트이다.
제3도는 본 발명에 의한 전압레벨 트리거장치의 구성을 보이는 블록도이다.
제4(a)-(h)도는 본 발명에 의한 레벨 트리거장치의 각부에서 발생하는 신호의 타이밍 차트이다.
* 도면의 주요부분에 대한 부호의 설명
31 : 전처리부 32 : A/D 변환부
33 : 메모리부 34 : 주컴퓨터
35 : 어드레스 카운터부 36 : 제1플립플롭부
37 : 제1래치부 38 : 제2플립플롭부
39 : 제2래치부 40 : D/A 변환부
41 : 비교부
이하 본 발명을 도면을 참고로하여 상세히 설명한다.
제3도에 본 발명에 의한 전압레벨 트리거장치의 구성을 보이는 블록도가 도시된다. 본 발명에 의한 장치는 피측정신호를 입력받아 그 A/D 변환가능한 전압레벨로 조절하기 위해 증폭 및 감쇄시키는 전처리부(31)와, 상기 전처리부(31)로 부터 신호를 입력받아 소정 샘플링 클록신호에 의해 디지탈 데이터로 변환하는 A/D 변환부(32)와, 상기 A/D 변환부(32)에서 출력되는 디지탈 데이터를 입력받아 소정 어드레스에 데이터를 저장하는 메모리부(33)와, 상기 전처리부(31)로 부터 피측정신호를 입력 받아 기준신호와 비교하는 비교부(41)와, 기준레벨 데이터를 입력받아 래치하는 제2래치부(39)와, 상기 제2래치부(39)로부터 기준레벨 데이터를 입력받아 트리거 신호의 발생을 위한 기준 DC 전압으로 변환하여 출력하는 D/A 변환부(40)와, 표시 및 처리명령 신호를 래치하는 제1래치부(37)와, 상기 비교부(41)에서 출력되는 신호와 상기 제1래치부(37)에서 출력되는 신호를 논리연산한 결과를 입력받아 소정신호를 출력하는 제1플립플롭부(36)와, 상기 제1플립플롭부(36)의 출력신호를 클록으로 입력받고 상기 제1래치부(37)의 출력을 입력으로 하여 소정신호를 출력하는 제2 플립플롭부(38)와, 상기 제1래치부(37)에서 출력되는 데이타와 제2플립플롭부(39)에서 출력되는 신호를 입력으로 하여 상기 샘플링 클록신호를 카운트하여 상기 메모리부(33)의 어드레스 데이터를 출력하는 어드레스 카운터부(35)와, 상기 메모리부(33)에서 데이터를 입력받아 표시하고, 상기 제1래치부(37) 및 제2래치부(39)에 제어데이타를 출력하는 주컴퓨터(34)를 구비한다.
이하 본 발명의 작용, 효과를 설명한다.
제4(a)도-제4(h)도에 본 발명에 의한 레벨 트리거장치의 각부에서 발생하는 신호의 타이밍 차트가 도시된다. 외부 신호원(예; 텔레비젼의 영상신호를 출력하는 인쇄회로기판등)으로 부터 피측정신호 v(t)(제4(a)도 참조)가 전처리부(31)에 입력되어 A/D 변환레벨에 맞게 증폭 및 감쇄되어 A/D 변환부(32)에 입력된다. A/D 변환부(31)에 입력된 피측정신호는 디지탈 데이터로 변환되어 메모리부(32)로 출력된다. 이때 A/D 변환부(32)의 샘플링 속도는 별도의 외부 기준클록을 사용하던가 그 기준클록을 소정 분주비로 분주한 신호를 사용한다.
동시에 상기 피측정신호 v(t)는 비교부(41)에 입력되어 기준레벨 신호와 비교된다. 기준 레벨신호는 주컴퓨터(34)로부터 출력되는 기준레벨 데이터가 제2래치부(39)를 통하여 D/A 변환부(40)에서 아날로그 기준 레벨신호로 변환되어 비교부(41)에 입력된다.
비교부(41)는 피측정신호와 기준레벨신호를 비교하여 피측정신호 레벨이 기준 레벨 신호 보다 큰 경우에 비교결과 신호(제4(b)도 참조)를 제1플립플롭부(36)와 제2플립플롭부(38)로 출력한다. 제1플립플롭부(36)는 비교부(41)에서 출력되는 비교결과신호와 제1래치부(37)에서 출력되는 신호를 입력받고, 제1래치부(37)에서 출력되는 신호는 인버터(U5)로 역으로 하여 비교부(41)의 출력신호와 앤드게이트(U2)에서 앤드연산하여 SR플립플롭(U6)의 S 입력단자에 입력한다. 제1래치부(37)는 주컴퓨터(34)에서 출력되는 표시명령 및 처리명령신호를 래치하여 출력하기 때문에 SR플립플롭(U6)의 S 입력단자에 입력되는 신호는 표시명령 및 처리명령이 출력되면 0가 되어 출력이 나오지 dskg고, 표시명령 및 처리명령이 출력되지 않으면 1이되어 비교부(41)의 출력이 1인 때에 앤드 게이트(U2)는 1 신호를 SR 플립플롭(U6)에 입력하게 되어 SR 플립플롭(U6)의 출력이 제4(d)도에서 처럼 출력된다.
표시명령 및 처리명령이 출력되지 않아 제2플립플롭부(38)의 D플립플롭(U7)의 입력이 0(제4(e)도)인 상태에서 제1플립플롭(36)의 SR 플립플롭(U6)의 출력이 1이되어 제2플립플롭부(38)의 D플립플롭(U7)의 클록단자에 0 신호의 하강엣지가 인가되면 계속 0 상태의 신호가 출력된다. D플립플롭(U7)의 0 출력과 제1래치부(37)의 0 출력이 어드레스 카운터부(35)의 난드게이트(U3)에 입력되어 그 출력이 1로 되고, 난드 게이트(U3)의 1출력과 SR플립플롭(U6)의 출력 1이 앤드게이트(U1)에 입력되어 앤드게이트(U1)는 인에이블신호를 어드레스 카운터(U8)에 출력한다. 인에이블신호를 입력받은 어드레스 카운터(U8)는 소정 수(예를들면 약1000개정도)의 어드레스 데이터를 카운트하여 메모리부(33)에 출력한다.
어드레스 카운터(U8)가 카운트를 완료하여 캐리(CARRY)신호(제4(c)도 참조)를 SR 플립플롭(U6)에 출력하면 그 출력이 0가 되고, 그것에 의해 앤드 게이트(U1)는 인에이블신호를 출력하지 않게 되어 (제4(h)도 참조) 메모리부(33)로 어드레스 데이터가 출력되지 않아 메모리부(33)에 데이터가 저장되지 않는다. 메모리부(33)에 데이터가 저장되는 중에 표시명령 및 처리명령이 출력되면(제4(e)도 참조), 어드레스 카운터(U8)에서의 캐리출력에 의해 SR 플립플롭(U6)의 출력이 0가 되고, SR 플립플롭(U6)의 0 출력이 인버터(U4)에 의해 1로 되어 D플립플롭(U7)의 클록에 입력되어 그 상승엣지에서 그 입력에 인가된 표시명령 및 처리명령신호 1를 앤드 게이트(U3)에 출력하게 된다. 따라서, 표시명령 및 처리명령신호 1(제4(e)도)과 D 플립플롭(U7)의 출력신호 1(제4(f)도)이 난드 게이트(U3)에 입력되어 그 출력은 0가 된다(제4(g)도 참조).
표시명령 및 처리명령 신호가 0가 되면 제1래치부(37)의 0 출력에 의해 난드게이트(U3)의 출력이 1이된다. 이때 비교부(41)의 출력이 1이되고, 인버터(U5)의 출력이 1로 되어 앤드게이트(U2)의 출력이 1로 된다. 앤드게이트(U2)의 출력신호 1은 SR 플립플롭(U6)의 출력을 1로 되게하여 앤드게이트(U1)에서 인에이블신호가 어드레스 카운터(U8)를 인에이블시켜 어드레스 데이터가 메모리부(33)에 입력되어 A/D 변환되어 출력되는 디지탈 데이터가 메모리부(33)의 그 어드레스에 저장된다.
이상 설명한 바와 같이 본 발명에 의하면 트리거 신호를 일정주기로 출력하지 않고 데이터를 획득한 후 표시동작이 완료되면 새로운 트리거 신호를 출력하여 데이터 획득 과정을 실행하게 하여 검사 조정시간 상의 시간 손실을 없앴다.

Claims (3)

  1. 전압 레벨 트리거 장치에 있어서, 피측정신호를 입력받아 그 A/D 변환가능한 전압레벨로 조절하기 위해 증폭 및 감쇄시키는 전처리부와, 상기 전처리부로 부터 신호를 입력받아 소정 샘플링 클록신호에 의해 디지탈 데이터로 변환하는 A/D 변환부와, 상기 A/D 변환부에서 출력되는 디지탈 데이터를 입력받아 소정 어드레스에 데이터를 저장하는 메모리부와, 상기 전처레부로부터 영상신호를 입력받아 기준신호와 비교하는 비교부와, 기준레벨 데이터를 입력받아 래치하는 제2래치부와, 상기 제2래치부로 부터 기준레벨 데이터를 입력받아 트리거 신호의 발생을 위한 기준 DC 전압으로 변환하여 출력하는 D/A 변환부와, 표시 및 처리명령 신호를 래치하는 제1래치부와, 상기 비교부에서 출력되는 신호와 상기 제1래치부에서 출력되는 신호를 논리연산한 결과를 입력받아 소정신호를 출력하는 제1플립플롭부와, 상기 제1플립플롭부의 출력신호를 클록으로 입력받고 상기 제1래치부의 출력을 입력으로 하여 소정신호를 출력하는 제2플립플롭부와, 상기 제1래치부에서 출력되는 데이타와 제2플립플롭부에서 출력되는 신호를 입력으로 하여 상기 샘플링 클록신호를 카운트하여 상기 메모리부의 어드레스 데이터를 출력하는 어드레스 카운터부와, 상기 메모리부에서 데이터를 입력받아 표시하고, 상기 제1래치부 및 제2래치부에 제어데이타를 출력하는 주컴퓨터를 구비하는 전압 레벨 트리거 장치.
  2. 제1항에 있어서, 상기 동기 카운터는 상기 기준 클록 발생부에서 출력되는 기준클록을 카운트하는 것을 특징으로 하는 전압레벨 트리거 장치.
  3. 제1항에 있어서, 상기 프레임 메모리는 상기 앤드 게이트에서 출력되는 신호에 의해 읽기 및 쓰기모드로 선택되는 것을 특징으로 하는 전압레벨 트리거 장치.
KR1019960075600A 1996-12-28 1996-12-28 전압레벨 트리거 장치 KR100216946B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075600A KR100216946B1 (ko) 1996-12-28 1996-12-28 전압레벨 트리거 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075600A KR100216946B1 (ko) 1996-12-28 1996-12-28 전압레벨 트리거 장치

Publications (2)

Publication Number Publication Date
KR19980056333A KR19980056333A (ko) 1998-09-25
KR100216946B1 true KR100216946B1 (ko) 1999-09-01

Family

ID=19491941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075600A KR100216946B1 (ko) 1996-12-28 1996-12-28 전압레벨 트리거 장치

Country Status (1)

Country Link
KR (1) KR100216946B1 (ko)

Also Published As

Publication number Publication date
KR19980056333A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US4989082A (en) Image processing system for comparing a test article with a master article to determine that an object is correctly located on the test article
US4139147A (en) Asynchronous digital circuit testing and diagnosing system
JPS6330580B2 (ko)
US4998025A (en) Device for generating strobe pulses with a desired timing
US5028914A (en) Method and apparatus for waveform digitization
EP0336715A2 (en) Analog-to-digital converter arrangement
US5359533A (en) Method for determining a frequency/time profile of hits, and device for carrying out the method
US4225810A (en) Waveform comparison and display system using cathode ray tube
KR100216946B1 (ko) 전압레벨 트리거 장치
US5371773A (en) Driving circuit for solid-state image sensor and counter circuit used therein
US5487097A (en) Period measuring device
EP0004152A1 (en) Digitizing a recurring analog signal
US5111191A (en) Method and apparatus for waveform digitization
JP2971307B2 (ja) 波形記録装置
JP2923861B2 (ja) 波形観測装置の前処理回路
KR100190699B1 (ko) 게이트 신호 자동조정 기능을 구비하는 주파수 카운터
JP3102651B2 (ja) スペクトラムアナライザと波形表示器の兼用器
JPS59216052A (ja) 探傷装置
JPH07128372A (ja) 信号測定方法
JPH0735791A (ja) 時間計測装置
KR100190668B1 (ko) 전압레벨 트리거 시프트장치 및 그 방법
KR0173252B1 (ko) 화상처리 데이타 저장장치
KR920003268B1 (ko) 어드레스 발생 시스템
SU819816A1 (ru) Устройство дл отображени информацииНА эКРАНЕ элЕКТРОННОлучЕВОй ТРубКи"
KR100190653B1 (ko) 프레임그래버의 수평블랭크신호 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961228

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961228

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990323

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990602

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990603

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20030610