JP2923861B2 - 波形観測装置の前処理回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、波形観測装置の前処理
回路に関するものであり、詳しくは、波形観測に最適な
設定を自動的に行う機能の改善に関するものである。

【０００２】

【従来の技術】デジタルオシロスコ―プのような波形観
測装置では、自動的に波形観測に最適な設定を行うオ―
トセットアップ機能を設けることが多い。

【０００３】このようなオ―トセットアップ機能の一つ
に、アナログ入力信号の周期を測定し、その測定結果に
応じてサンプルクロックの周波数や表示部の時間軸を最
適値に設定する機能がある。従来、このような周期測定
にあたっては、アナログ入力信号をデジタル信号に変換
してメモリに格納し、その後、メモリに格納されたデ―
タに複雑な信号処理を施すことが行われていた。

【０００４】

【発明が解決しようとする課題】しかし、このような従
来の構成によれば、メモリに格納されたデ―タに基づい
て周期を測定していることから、測定結果を得るまでに
比較的時間がかかるという問題がある。本発明の目的
は、このような従来の問題点を解決するものであって、
比較的簡単な回路構成で、イベントトリガ発生機能とア
ナログ入力信号の周期を高速に測定できる機能を有し、
オ―トセットアップの高速化が可能な波形観測装置の前
処理回路を実現することにある。

【０００５】

【課題を解決するための手段】本発明は、アナログ入力
信号と予め設定されたアナログ基準信号を比較するコン
パレ―タと、このコンパレ―タの出力信号が予め設定さ
れたトリガ条件を満たしたことを検出してトリガ条件成
立信号を出力するトリガ条件設定器と、サンプルクロッ
クに同期した１ショットパルスを出力する１ショットパ
ルス発生器と、デ―タ端子に前記１ショットパルス発生
器の出力信号とトリガイネ―ブルの論理和が加えられ、
クロック端子に前記トリガ条件設定器から出力されるト
リガ条件成立信号が加えられ、自身の出力信号でリセッ
トされる第１のＤ形フリップフロップと、このＤ形フリ
ップフロップの出力信号をカウントし、予め設定された
数に到達した時点でキャリ―信号を出力するカウンタ
と、デ―タ端子にＨレベルの信号が加えられ、クロック
端子にカウンタのキャリ―信号が加えられる第２のＤ形
フリップフロップと、前記アナログ基準信号，トリガ条
件，サンプルクロック周期およびカウンタの初期値をそ
れぞれ所望の値に設定し、１ショットパルス発生器にス
タ―ト信号を与え、第２のＤ形フリップフロップにリセ
ット信号を与え、カウンタのカウントデ―タおよび第２
のＤ形フリップフロップの出力信号を取りこむ演算制御
部、を設けたことを特徴とする。

【０００６】

【作用】１ショットパルス発生器の出力信号をＬレベル
にしておくことにより、カウンタに予め設定された数だ
けトリガ条件成立信号が発生した時点でトリガ信号を出
力するイベントトリガ発生装置として動作する。これに
対し、トリガ条件を測定対象アナログ入力信号について
設定してトリガイネ―ブル信号をＬレベルに設定し、サ
ンプルクロックの周波数を適切な値に設定して１ショッ
トパルス発生器をスタ―トさせることにより、カウンタ
は１ショットパルスがＨレベルの間に出力されるトリガ
条件成立信号をカウントする。これにより、１ショット
パルスのパルス幅とトリガ条件成立信号のカウント値か
ら測定対象アナログ入力信号の周期を測定できる。

【０００７】

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は本発明の一実施例を示すブロック図であり、
４チャンネル入力のデジタルオシロスコ―プの前処理回
路の例を示している。図において、１はアナログ入力信
号の入力端子であり、バッファアンプ２の入力端子に接
続されている。このバッファアンプ２の出力端子は、コ
ンパレ―タ３の一方の入力端子に接続されるとともにＡ
／Ｄ変換器４の入力端子に接続されている。コンパレ―
タ３の他方の入力端子にはＤ／Ａ変換器５の出力端子が
接続され、その出力端子はトリガ条件設定器６に接続さ
れている。Ａ／Ｄ変換器４の出力端子は図示しないデ―
タ処理系統に接続される。７は１ショットパルス発生器
である。８はサンプルクロック発生器であり、その出力
端子はＡ／Ｄ変換器４のクロック端子および１ショット
パルス発生器７のクロック端子に接続されている。１シ
ョットパルス発生器７の出力端子はオアゲ―ト９の一方
の入力端子に接続されている。このオアゲ―ト９の他方
の入力端子にはトリガイネ―ブル信号が加えられ、その
出力信号は第１のＤ形フリップフロップ１０のデ―タ端
子Ｄに加えられている。このＤ形フリップフロップ１０
のクロック端子にはトリガ条件設定器６の出力端子が接
続され、出力端子Ｑはカウンタ１１のクロック端子に接
続されるとともに１ショットパルス発生器１２を介して
リセット端子Ｒに接続されている。カウンタ１１のキャ
リ―出力端子は第２のＤ形フリップフロップ１３のクロ
ック端子に接続されている。このＤ形フリップフロップ
１３のデ―タ端子ＤにはＨレベルの信号が加えられ、出
力端子Ｑは演算制御部１４に接続され、リセット端子Ｒ
には演算制御部１４からリセット信号が加えられてい
る。この演算制御部１４は、Ｄ／Ａ変換器５にトリガレ
ベルを設定するためのデ―タを与え、トリガ条件設定器
６に必要なトリガ条件を設定し、１ショットパルス発生
器７にスタ―ト信号を与え、サンプルクロック発生器８
の出力周波数を制御し、カウンタ１１に初期値を設定す
るとともにカウンタ１１のカウント値を読込む機能を持
っている。

【０００８】コンパレ―タ３はバッファアンプ２の出力
信号とトリガレベルとして与えられるＤ／Ａ変換器５の
出力信号を比較し、Ｈ，Ｌの２値化信号を出力する。ト
リガ条件設定器６のトリガ条件は演算制御部１４により
各チャンネル毎にまたは複数チャンネルを関連させて設
定される。１ショットパルス発生器７は演算制御部１４
からスタ―ト信号が加えられることにより、予め設定さ
れたサンプルクロックパルスの数の期間連続したパルス
幅の信号を出力する。サンプルクロック発生器８は演算
制御部１４から与えられるスタ―ト信号に従ってサンプ
ルクロックに同期した所定のパルス幅の１ショットパル
スを出力する。１ショットパルス発生器１２はＤ形フリ
ップフロップ１０の出力信号がＨレベルになることによ
って所定のパルス幅の１ショットパルスを出力し、Ｄ形
フリップフロップ１０をリセットする。カウンタ１１は
初期値からカウントを開始し、カウント値がオ―バ―フ
ロ―するとキヤリ―信号を出力する。Ｄ形フリップフロ
ップ１３はトリガ信号を出力するためのものであり、カ
ウンタ１１のキャリ―信号がＨレベルになることにより
トリガ信号を出力する。

【０００９】このように構成される回路は、信号の設定
レベルに従って、イベントトリガ発生装置または周波数
カウンタとして動作する。すなわち、トリガイネ―ブル
信号をＨレベルに設定して１ショットパルス発生器７の
出力信号をＬレベルに設定しておくことにより、イベン
トトリガ発生装置として動作する。この場合、トリガ条
件設定器６から出力されるトリガ条件成立信号がカウン
タ１１に予め設定された数だけ発生した時点でＤ形フリ
ップフロップ１３はトリガ信号を出力する。イベントト
リガ発生装置として動作する。なお、トリガ条件は、注
目する１チャンネルのみに設定してもよいし、複数チャ
ンネルに関して設定してもよい。

【００１０】周波数カウンタとして動作させる場合、ト
リガ条件設定器６のトリガ条件を被測定チャンネルにつ
いて設定し、トリガイネ―ブル信号をＬレベルに設定
し、サンプルクロック発生器８の出力信号を適当な周波
数に設定し、１ショットパルス発生器７にスタ―ト信号
を与える。１ショットパルス発生器７はサンプルクロッ
クの一定周期間Ｈレベルのパルス信号を出力する。カウ
ンタ１１は１ショットパルス発生器７の出力信号がＨレ
ベルの間にトリガ条件設定器６から出力されるパルス数
をカウントする。これにより、１ショットパルス発生器
７の出力パルス幅とカウンタ１１のカウント値から被測
定チャンネルのアナログ入力信号の周波数を求めること
ができる。

【００１１】ここで、入力周波数が高くてカウンタ１１
がオ―バ―フロ―した場合にはキャリ―出力がＨレベル
になってＤ形フリップフロップ１３の出力信号もＨレベ
ルになる。従って、演算制御部１４でＤ形フリップフロ
ップ１３の出力信号レベルを調べることにより、カウン
タ１１がオ―バ―フロ―しているかどうかを識別でき
る。カウンタ１１がオ―バ―フロ―している場合には、
サンプルクロック発生器８の周波数を高くして再度周波
数測定を行う。逆にカウント数が少なすぎる場合にはサ
ンプルクロック発生器８の周波数を低くして再度周波数
測定を行う。

【００１２】オ―トセットアップのための周波数測定に
あたっては、分解能はあまり高くなくてもよい。また、
イベントトリガのカウンタ１１としては少なくとも８ビ
ットあればよい。

【００１３】サンプルクロック発生器８の出力周波数設
定可能範囲は最高サンプルレ―トから数Ｈｚまでと十分
広いので１ショットパルス発生器７の出力信号のパルス
幅の可変範囲も十分広くできる。従って、本発明におけ
る周波数の測定範囲も十分広くできる。

【００１４】図２はオ―トセットアップの動作の具体例
を示すフロ―チャ―トであり、最高サンプルレ―ト設定
時の表示部の時間軸感度が５００ｎｓ／ｄｉｖのオシロ
スコ―プの場合を示している。カウンタ１１は８ビット
とする。まず、１ショットパルス発生器７の出力パルス
幅が２ｍｓになるようにサンプルクロック発生器８の出
力周波数を設定して（ステップ）、周波数を測定する
（ステップ）。そして、カウンタ１１のオ―バ―フロ
―の有無を判断する（ステップ）。オ―バ―フロ―が
あった場合、１ショットパルス発生器７の出力パルス幅
が１００μｓになるようにサンプルクロック発生器８の
出力周波数を設定して（ステップ）、周波数を測定し
（ステップ）、周波数測定動作を終了する。オ―バ―
フロ―がない場合、カウンタ１１のカウント値が１０よ
りも小さいかどうかを判断する（ステップ）。カウン
ト値が１０よりも大きい場合には周波数測定動作を終了
する。カウント値が１０よりも小さい場合、１ショット
パルス発生器７の出力パルス幅が４０ｍｓになるように
サンプルクロック発生器８の出力周波数を設定して（ス
テップ）、周波数を測定し（ステップ）、周波数測
定動作を終了する。

【００１５】このように構成することにより、従来の周
波数測定のようにメモリに格納されたデ―タに信号処理
を施す必要はないので高速測定が行え、高速オ―トセッ
トアップが実現できる。

【００１６】なお、上記実施例では１ショットパルス発
生器７は予め設定された数だけサンプルクロックをカウ
ントしてその間のパルス幅信号を出力する例を示した
が、その数を演算制御部で任意に設定するようにしても
よい。

【００１７】

【発明の効果】以上説明したように、本発明によれば、
比較的簡単な回路構成で、イベントトリガ発生機能とア
ナログ入力信号の周期を高速に測定できる機能を有し、
オ―トセットアップの高速化が可能な波形観測装置の前
処理回路を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１の動作を説明するフロ―チャ―トである。

【符号の説明】 １ 入力端子 ２ バッファアンプ ３ コンパレ―タ ４ Ａ／Ｄ変換器 ５ Ｄ／Ａ変換器 ６ トリガ条件設定器 ７，１２ １ショットパルス発生器 ８ サンプルクロック発生器 ９ オアゲ―ト １０，１３ Ｄ形フリップフロップ １１ カウンタ １４演算制御部（ＣＰＵ）

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 アナログ入力信号と予め設定されたアナ
   ログ基準信号を比較するコンパレ―タと、 このコンパレ―タの出力信号が予め設定されたトリガ条
   件を満たしたことを検出してトリガ条件成立信号を出力
   するトリガ条件設定器と、 サンプルクロックに同期した１ショットパルスを出力す
   る１ショットパルス発生器と、 デ―タ端子に前記１ショットパルス発生器の出力信号と
   トリガイネ―ブルの論理和が加えられ、クロック端子に
   前記トリガ条件設定器から出力されるトリガ条件成立信
   号が加えられ、自身の出力信号でリセットされる第１の
   Ｄ形フリップフロップと、 このＤ形フリップフロップの出力信号をカウントし、予
   め設定された数に到達した時点でキャリ―信号を出力す
   るカウンタと、 デ―タ端子にＨレベルの信号が加えられ、クロック端子
   にカウンタのキャリ―信号が加えられる第２のＤ形フリ
   ップフロップと、 前記アナログ基準信号，トリガ条件，サンプルクロック
   周期およびカウンタの初期値をそれぞれ所望の値に設定
   し、１ショットパルス発生器にスタ―ト信号を与え、第
   ２のＤ形フリップフロップにリセット信号を与え、カウ
   ンタのカウントデ―タおよび第２のＤ形フリップフロッ
   プの出力信号を取りこむ演算制御部、を設けたことを特
   徴とする波形観測装置の前処理回路。