JP3403299B2 - 半導体素子用リードフレームのメッキ方法 - Google Patents
半導体素子用リードフレームのメッキ方法Info
- Publication number
- JP3403299B2 JP3403299B2 JP30462096A JP30462096A JP3403299B2 JP 3403299 B2 JP3403299 B2 JP 3403299B2 JP 30462096 A JP30462096 A JP 30462096A JP 30462096 A JP30462096 A JP 30462096A JP 3403299 B2 JP3403299 B2 JP 3403299B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- electroplating
- plating
- alloy
- copper alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子機器に用いる
析出強化型銅合金による半導体素子用リードフレームの
メッキ方法に関するもので、更に詳しくは、析出強化型
銅合金によるリードフレームのインナーリード部、アウ
ターリード部等に、Ｓｎ、Ａｇ、その合金等の電気メッ
キを施す場合に、生じやすいひげ状の析出物の発生を防
止するメッキ方法に関するものである。なお、本明細書
において、銅合金材および電気メッキ材の合金組成、或
いは処理液の組成はｗｔ％を意味するものであるが、こ
れを単に％と記した。
析出強化型銅合金による半導体素子用リードフレームの
メッキ方法に関するもので、更に詳しくは、析出強化型
銅合金によるリードフレームのインナーリード部、アウ
ターリード部等に、Ｓｎ、Ａｇ、その合金等の電気メッ
キを施す場合に、生じやすいひげ状の析出物の発生を防
止するメッキ方法に関するものである。なお、本明細書
において、銅合金材および電気メッキ材の合金組成、或
いは処理液の組成はｗｔ％を意味するものであるが、こ
れを単に％と記した。
【０００２】
【従来の技術】従来、電子機器に用いられているＩＣ、
ＬＳＩ等の半導体素子（デバイス）のリードフレーム素
材は、ＦｅＮｉ合金、各種のＣｕ合金が多用されてい
る。これらの半導体素子は、その一例として図１（リー
ドフレーム）及び図２（半導体素子）に示すように、リ
ードフレーム１のアイランド部２に、Ｓｉチップ等の半
導体５を取り付け、Ｓｉチップ上の電極パッド７とリー
ドフレームのインナーリード３を金線等のボンデイング
ワイヤー８で接続し、これらをプラスチック９等でパッ
ケージングした後、パッケージとアウターリードをフレ
ームの枠から切断（トリミング）し、アウターリードを
所定の形状に成形（フォーミング）して製造されてい
る。なお、図において、４はアウターリード部、６は接
合剤である。
ＬＳＩ等の半導体素子（デバイス）のリードフレーム素
材は、ＦｅＮｉ合金、各種のＣｕ合金が多用されてい
る。これらの半導体素子は、その一例として図１（リー
ドフレーム）及び図２（半導体素子）に示すように、リ
ードフレーム１のアイランド部２に、Ｓｉチップ等の半
導体５を取り付け、Ｓｉチップ上の電極パッド７とリー
ドフレームのインナーリード３を金線等のボンデイング
ワイヤー８で接続し、これらをプラスチック９等でパッ
ケージングした後、パッケージとアウターリードをフレ
ームの枠から切断（トリミング）し、アウターリードを
所定の形状に成形（フォーミング）して製造されてい
る。なお、図において、４はアウターリード部、６は接
合剤である。
【０００３】半導体素子用リードフレームの表面処理
は、Ｓｉチップのリードフレームアイランド部への接合
を容易にするため、或いはボンデイングワイヤーのイン
ナーリード部への接合を容易にするために、アイランド
部及びインナーリード部にＡｇ、Ｎｉ、Ｐｄ及びこれら
の合金等のメッキが行われている。また、基板実装時の
はんだ付け性を良くするために、リードフレームのアウ
ターリード部にも、Ｓｎ、Ｓｎ合金等のメッキが行われ
ている。メッキ方法としては、リードフレームのアイラ
ンド部及びインナーリード部へのメッキは、電気メッキ
が多く採用されている。また、リードフレームのアウタ
ーリード部へのメッキは、溶融メッキと電気メッキがあ
るが、溶融メッキでは、溶融はんだへの浸漬時の急激な
加熱により、半導体素子が破損したり、フラックスがリ
ード表面に残存し、耐蝕性が低下する等の問題があるた
め、このような問題がなく又メッキ厚のバラツキが少な
い電気メッキが多く採用されている。
は、Ｓｉチップのリードフレームアイランド部への接合
を容易にするため、或いはボンデイングワイヤーのイン
ナーリード部への接合を容易にするために、アイランド
部及びインナーリード部にＡｇ、Ｎｉ、Ｐｄ及びこれら
の合金等のメッキが行われている。また、基板実装時の
はんだ付け性を良くするために、リードフレームのアウ
ターリード部にも、Ｓｎ、Ｓｎ合金等のメッキが行われ
ている。メッキ方法としては、リードフレームのアイラ
ンド部及びインナーリード部へのメッキは、電気メッキ
が多く採用されている。また、リードフレームのアウタ
ーリード部へのメッキは、溶融メッキと電気メッキがあ
るが、溶融メッキでは、溶融はんだへの浸漬時の急激な
加熱により、半導体素子が破損したり、フラックスがリ
ード表面に残存し、耐蝕性が低下する等の問題があるた
め、このような問題がなく又メッキ厚のバラツキが少な
い電気メッキが多く採用されている。
【０００４】この電気メッキを行う場合の、一般的な表
面処理工程の一例としては、溶剤脱脂→カソード電解脱
脂→酸洗→（カソード電解脱脂）→電気メッキであり、
特に酸洗工程は、素材の汚れ、酸化物、傷等を除去する
ために不可欠の工程となっている。ところで、この酸洗
工程において使用される液は、H2SO4-H202溶液が主であ
り、素材の材質によっては、素材中の析出物が溶解せ
ず、析出物がリード表面に濃縮してしまうことがある。
このような表面状態のままＳｎ、Ｓｎ合金等の電気メッ
キを行うと、メッキ表面からひげ状の異常成長部（以下
これをメッキひげという）が現れるという問題がある。
一方、近年電子機器に使用されるリードフレームは、多
ピン化により、リード間隔は次第に狭くなってきてお
り、このような電気メッキの際に発生するメッキひげ
が、リード間の短絡につながる可能性があるため、この
問題を解決する必要がある。
面処理工程の一例としては、溶剤脱脂→カソード電解脱
脂→酸洗→（カソード電解脱脂）→電気メッキであり、
特に酸洗工程は、素材の汚れ、酸化物、傷等を除去する
ために不可欠の工程となっている。ところで、この酸洗
工程において使用される液は、H2SO4-H202溶液が主であ
り、素材の材質によっては、素材中の析出物が溶解せ
ず、析出物がリード表面に濃縮してしまうことがある。
このような表面状態のままＳｎ、Ｓｎ合金等の電気メッ
キを行うと、メッキ表面からひげ状の異常成長部（以下
これをメッキひげという）が現れるという問題がある。
一方、近年電子機器に使用されるリードフレームは、多
ピン化により、リード間隔は次第に狭くなってきてお
り、このような電気メッキの際に発生するメッキひげ
が、リード間の短絡につながる可能性があるため、この
問題を解決する必要がある。
【０００５】
【発明が解決しようとする課題】発明者等が、この問題
について鋭意検討した結果、リードフレーム素材が銅合
金であり、しかも析出強化型銅合金の場合に、メッキひ
げが発生しやすいということがわかった。なお、りん青
銅（Ｃｕ−Ｓｎ−Ｐ合金）やＣｕ−Ｎｉ−Ｓｎ合金のよ
うな所謂固溶硬化型合金の場合は、このような現象は生
じないこともわかった。ここでいう析出強化型銅合金と
は、Ｃｒ、Ｚｒ、Ｔｉ、Ｓｉ、Ｆｅ、Ｂｅの１種又は２
種以上を含有する銅合金であり、素材の製造工程におい
て、溶体化処理により前記元素をマトリックス中にいっ
たん固溶させ、後に時効硬化熱処理により、前記の元素
若しくはその金属間化合物を微細に析出させて、材料を
強化するタイプの銅合金である。具体的には、Ｃｕ−Ｆ
ｅ−Ｐ合金、Ｃｕ−Ｃｒ−Ｓｎ合金、Ｃｕ−Ｃｒ−Ｚｒ
合金、Ｃｕ−Ｎｉ−Ｓｉ合金、Ｃｕ−Ｎｉ−Ｔｉ合金等
である。
について鋭意検討した結果、リードフレーム素材が銅合
金であり、しかも析出強化型銅合金の場合に、メッキひ
げが発生しやすいということがわかった。なお、りん青
銅（Ｃｕ−Ｓｎ−Ｐ合金）やＣｕ−Ｎｉ−Ｓｎ合金のよ
うな所謂固溶硬化型合金の場合は、このような現象は生
じないこともわかった。ここでいう析出強化型銅合金と
は、Ｃｒ、Ｚｒ、Ｔｉ、Ｓｉ、Ｆｅ、Ｂｅの１種又は２
種以上を含有する銅合金であり、素材の製造工程におい
て、溶体化処理により前記元素をマトリックス中にいっ
たん固溶させ、後に時効硬化熱処理により、前記の元素
若しくはその金属間化合物を微細に析出させて、材料を
強化するタイプの銅合金である。具体的には、Ｃｕ−Ｆ
ｅ−Ｐ合金、Ｃｕ−Ｃｒ−Ｓｎ合金、Ｃｕ−Ｃｒ−Ｚｒ
合金、Ｃｕ−Ｎｉ−Ｓｉ合金、Ｃｕ−Ｎｉ−Ｔｉ合金等
である。
【０００６】本発明の課題は、前記の問題点を解決する
ことであり、具体的には析出強化型銅合金による半導体
素子用リードフレームに、Ｓｎ、Ｓｎ合金等の電気メッ
キを施こす場合に、メッキの際に生じやすいメッキひげ
の発生を防止して、リード間の短絡の恐れのない信頼性
の高いリードフレームのメッキ方法を見出すことであ
る。
ことであり、具体的には析出強化型銅合金による半導体
素子用リードフレームに、Ｓｎ、Ｓｎ合金等の電気メッ
キを施こす場合に、メッキの際に生じやすいメッキひげ
の発生を防止して、リード間の短絡の恐れのない信頼性
の高いリードフレームのメッキ方法を見出すことであ
る。
【０００７】
【課題を解決するための手段】前記課題を解決するため
の請求項１の発明は、析出強化型銅合金による半導体素
子用リードフレームに、酸洗後、電気メッキを施すメッ
キ方法であって、前記の酸洗工程と電気メッキ工程の間
で、少なくとも1 回以上のアノード電解処理を行うこと
を特徴とする半導体素子用リードフレームのメッキ方法
であり、
の請求項１の発明は、析出強化型銅合金による半導体素
子用リードフレームに、酸洗後、電気メッキを施すメッ
キ方法であって、前記の酸洗工程と電気メッキ工程の間
で、少なくとも1 回以上のアノード電解処理を行うこと
を特徴とする半導体素子用リードフレームのメッキ方法
であり、
【０００８】また、請求項２の発明は、前記析出強化型
銅合金が、Ｃｒ、Ｚｒ、Ｔｉ、Ｓｉ、Ｆｅ、Ｂｅの１種
又は２種以上を含有する銅合金であることを特徴とする
請求項１に記載の半導体素子用リードフレームのメッキ
方法であり、
銅合金が、Ｃｒ、Ｚｒ、Ｔｉ、Ｓｉ、Ｆｅ、Ｂｅの１種
又は２種以上を含有する銅合金であることを特徴とする
請求項１に記載の半導体素子用リードフレームのメッキ
方法であり、
【０００９】更に、請求項３の発明は、前記電気メッキ
が、Ｓｎ、Ａｇ、Ｎｉ、Ｐｄ及びこれらの合金のいずれ
か１種の電気メッキであることを特徴とする請求項１又
は２に記載の半導体素子用リードフレームのメッキ方法
である。
が、Ｓｎ、Ａｇ、Ｎｉ、Ｐｄ及びこれらの合金のいずれ
か１種の電気メッキであることを特徴とする請求項１又
は２に記載の半導体素子用リードフレームのメッキ方法
である。
【００１０】
【発明の実施の形態】以下、前記各発明について、詳細
に説明する。請求項１の発明は、析出強化型銅合金によ
る半導体素子用リードフレームに、酸洗後、電気メッキ
を施すメッキ方法であって、前記の酸洗工程と電気メッ
キ工程の間で、少なくとも1 回以上のアノード電解処理
を行うことを発明の要旨とするものである。
に説明する。請求項１の発明は、析出強化型銅合金によ
る半導体素子用リードフレームに、酸洗後、電気メッキ
を施すメッキ方法であって、前記の酸洗工程と電気メッ
キ工程の間で、少なくとも1 回以上のアノード電解処理
を行うことを発明の要旨とするものである。
【００１１】本発明において、析出強化型銅合金とは、
素材の製造工程において、溶体化処理により、析出強化
のための添加元素（Ｃｒ、Ｚｒ、Ｔｉ等）をマトリック
ス中にいったん固溶させ、後に時効硬化熱処理により、
前記の元素若しくはその金属間化合物を微細に析出させ
て、材料を強化するタイプの銅合金である。このタイプ
の銅合金は、具体的には請求項２に記載のごとく、Ｃ
ｒ、Ｚｒ、Ｔｉ、Ｓｉ、Ｆｅ、Ｂｅの１種又は２種以上
を含有する銅合金である。その例としては、Ｃｕ−Ｃｒ
−Ｓｎ合金、Ｃｕ−Ｆｅ−Ｐ合金、Ｃｕ−Ｃｒ合金、Ｃ
ｕ−Ｃｒ−Ｚｒ合金、Ｃｕ−Ｎｉ−Ｓｉ合金、Ｃｕ−Ｎ
ｉ−Ｔｉ合金、Ｃｕ−Ｓｎ−Ｎｉ−Ｚｎ−Ｔｉ合金等の
銅合金が含まれる。このような材料において、電気メッ
キ中にメッキひげが発生しやすいのは、表面処理工程に
おける酸洗後においても、材料中の析出強化元素若しく
はその金属間化合物が、材料表面に残り、この析出物が
メッキひげの発生に関係するものと考えられる。
素材の製造工程において、溶体化処理により、析出強化
のための添加元素（Ｃｒ、Ｚｒ、Ｔｉ等）をマトリック
ス中にいったん固溶させ、後に時効硬化熱処理により、
前記の元素若しくはその金属間化合物を微細に析出させ
て、材料を強化するタイプの銅合金である。このタイプ
の銅合金は、具体的には請求項２に記載のごとく、Ｃ
ｒ、Ｚｒ、Ｔｉ、Ｓｉ、Ｆｅ、Ｂｅの１種又は２種以上
を含有する銅合金である。その例としては、Ｃｕ−Ｃｒ
−Ｓｎ合金、Ｃｕ−Ｆｅ−Ｐ合金、Ｃｕ−Ｃｒ合金、Ｃ
ｕ−Ｃｒ−Ｚｒ合金、Ｃｕ−Ｎｉ−Ｓｉ合金、Ｃｕ−Ｎ
ｉ−Ｔｉ合金、Ｃｕ−Ｓｎ−Ｎｉ−Ｚｎ−Ｔｉ合金等の
銅合金が含まれる。このような材料において、電気メッ
キ中にメッキひげが発生しやすいのは、表面処理工程に
おける酸洗後においても、材料中の析出強化元素若しく
はその金属間化合物が、材料表面に残り、この析出物が
メッキひげの発生に関係するものと考えられる。
【００１２】本発明は、リードフレーム素材を酸洗後、
電気メッキを施すのであるが、前記の酸洗工程と電気メ
ッキ工程の間で、少なくとも1 回以上のアノード電解処
理を行うものである。酸洗工程と電気メッキ工程の間
で、少なくとも1 回以上のアノード電解処理を行うの
は、酸洗後に材料の表面に残留している析出強化元素若
しくはその金属間化合物を除去するためである。アノー
ド電解処理は、必要に応じて１回若しくは２回以上行
う。なおこの具体的な工程は、以下のものが含まれる。 （１）酸洗→カソード電解処理→アノード電解処理→電
気メッキ （２）酸洗→アノード電解処理→カソード電解処理→電
気メッキ （３）酸洗→アノード電解処理→電気メッキ （４）アノード電解処理→酸洗→アノード電解処理→電
気メッキ （５）アノード電解処理→酸洗→アノード電解処理→カ
ソード電解処理→電気メッキ等である。 即ち、酸洗工程と電気メッキ工程の間に、1 回以上のア
ノード電解処理があればよく、その前後にカソード電解
処理があっても差し支えない。
電気メッキを施すのであるが、前記の酸洗工程と電気メ
ッキ工程の間で、少なくとも1 回以上のアノード電解処
理を行うものである。酸洗工程と電気メッキ工程の間
で、少なくとも1 回以上のアノード電解処理を行うの
は、酸洗後に材料の表面に残留している析出強化元素若
しくはその金属間化合物を除去するためである。アノー
ド電解処理は、必要に応じて１回若しくは２回以上行
う。なおこの具体的な工程は、以下のものが含まれる。 （１）酸洗→カソード電解処理→アノード電解処理→電
気メッキ （２）酸洗→アノード電解処理→カソード電解処理→電
気メッキ （３）酸洗→アノード電解処理→電気メッキ （４）アノード電解処理→酸洗→アノード電解処理→電
気メッキ （５）アノード電解処理→酸洗→アノード電解処理→カ
ソード電解処理→電気メッキ等である。 即ち、酸洗工程と電気メッキ工程の間に、1 回以上のア
ノード電解処理があればよく、その前後にカソード電解
処理があっても差し支えない。
【００１３】なお、ここでいう電気メッキは、半導体素
子用リードフレームのインナーリード、アウターリード
に施される各種の電気メッキを意味するが、具体的な実
施態様として、請求項３に記載のごとく、Ｓｎ、Ａｇ、
Ｎｉ、Ｐｄ及びこれらの合金のいずれか１種の電気メッ
キである。Ｓｎ及びその合金メッキは、主としてアウタ
ーリードに施されるものであり、Ａｇ、Ｎｉ、Ｐｄ及び
これらの合金メッキは、主としてインナーリードに施さ
れるものである。ここでいうメッキ材は、Ｓｎ、Ａｇ、
Ｎｉ、Ｐｄの単体メッキのみならず、その合金も意味す
る。即ち、その合金の例としては、Ｓｎ−Ｐｂ、Ａｇ−
Ｐｄ、Ａｇ−Ｓｎ、Ａｇ−Ｓｂ、Ａｇ−Ｃｕ、Ａｇ−Ｒ
ｕ、Ｐｄ−Ｎｉ、Ｐｄ−Ｃｏ、Ｐｄ−Ｒｕ、Ｎｉ−Ｒｕ
等である。
子用リードフレームのインナーリード、アウターリード
に施される各種の電気メッキを意味するが、具体的な実
施態様として、請求項３に記載のごとく、Ｓｎ、Ａｇ、
Ｎｉ、Ｐｄ及びこれらの合金のいずれか１種の電気メッ
キである。Ｓｎ及びその合金メッキは、主としてアウタ
ーリードに施されるものであり、Ａｇ、Ｎｉ、Ｐｄ及び
これらの合金メッキは、主としてインナーリードに施さ
れるものである。ここでいうメッキ材は、Ｓｎ、Ａｇ、
Ｎｉ、Ｐｄの単体メッキのみならず、その合金も意味す
る。即ち、その合金の例としては、Ｓｎ−Ｐｂ、Ａｇ−
Ｐｄ、Ａｇ−Ｓｎ、Ａｇ−Ｓｂ、Ａｇ−Ｃｕ、Ａｇ−Ｒ
ｕ、Ｐｄ−Ｎｉ、Ｐｄ−Ｃｏ、Ｐｄ−Ｒｕ、Ｎｉ−Ｒｕ
等である。
【００１４】以上説明したように、析出強化型銅合金に
よる半導体素子用リードフレームについて、前記の方法
でメッキ処理することにより、メッキひげの発生を防止
して、リード間隔の短絡の恐れのない信頼性の高い半導
体素子を製造することが可能となる。
よる半導体素子用リードフレームについて、前記の方法
でメッキ処理することにより、メッキひげの発生を防止
して、リード間隔の短絡の恐れのない信頼性の高い半導
体素子を製造することが可能となる。
【００１５】
【実施例】次に、本発明の実施例（本発明例）を比較例
とともに、具体的に説明する。 〔実施例１〕本実施例は、リードフレームのアウターリ
ードに、Ｓｎ合金メッキを施す場合を想定して、以下の
試験を実施した。表１に示すように、リードフレーム材
Cu-0.15%Cr-2.0%Sn 合金、Cu-0.3%Cr-0.25%Sn-0.2%Zn合
金を用いて、種々の処理工程で、酸洗と電気メッキとの
間でアノード電解処理を行い、電気メッキ後のメッキひ
げの発生数を調査した（本発明例：Ｎｏ．１〜５）。本
発明方法に該当しない工程についても、同様に調査した
（比較例：Ｎｏ．６〜８）。これらの結果を、表１に併
記した。
とともに、具体的に説明する。 〔実施例１〕本実施例は、リードフレームのアウターリ
ードに、Ｓｎ合金メッキを施す場合を想定して、以下の
試験を実施した。表１に示すように、リードフレーム材
Cu-0.15%Cr-2.0%Sn 合金、Cu-0.3%Cr-0.25%Sn-0.2%Zn合
金を用いて、種々の処理工程で、酸洗と電気メッキとの
間でアノード電解処理を行い、電気メッキ後のメッキひ
げの発生数を調査した（本発明例：Ｎｏ．１〜５）。本
発明方法に該当しない工程についても、同様に調査した
（比較例：Ｎｏ．６〜８）。これらの結果を、表１に併
記した。
【００１６】なお、本試験における試験条件、調査方法
等は以下のとおりである。 （１）試験に供したリードフレーム材の寸法 ０．１５ｍｍ×５０ｍｍ×１００ｍｍの板 （２）電気メッキ材 ９０％Ｓｎ−１０％Ｐｂ合金 （３）処理工程の条件 酸洗 ：H2SO4(60ml/l)-H2O2(35ml/l)溶液
に３分間浸漬 アノード電解処理：水酸化ナトリウム10% 、リン酸三
ナトリウム45% 、炭酸ナトリウム44% 、界面活性剤1%の
組成剤の溶液( 溶液濃度15〜30g/l)、６０℃、４Ａ／ｄ
ｍ2 、１０秒 カソード電解処理：水酸化ナトリウム10% 、リン酸三
ナトリウム45% 、炭酸ナトリウム44% 、界面活性剤1%の
組成剤の溶液( 溶液濃度15〜30g/l)、６０℃、２．５Ａ
／ｄｍ2 、３０秒 電気メッキ処理 ：メッキ液組成はアルカノールスル
ホン酸浴（Sn2+ 19.3g/l、Pb 0.7g/l)、２５℃、２Ａ／
ｄｍ2 、１０分（メッキ厚さ：約１０μｍ） （４）調査方法 上記試験板の５０ｍｍ×５０ｍｍの範囲を２０倍の実体
顕微鏡で観察し、メッキひげの数を調査した。なお、メ
ッキひげの大きさは、径２〜１０μｍ程度で、長さは１
０〜１００μｍ程度であった。
等は以下のとおりである。 （１）試験に供したリードフレーム材の寸法 ０．１５ｍｍ×５０ｍｍ×１００ｍｍの板 （２）電気メッキ材 ９０％Ｓｎ−１０％Ｐｂ合金 （３）処理工程の条件 酸洗 ：H2SO4(60ml/l)-H2O2(35ml/l)溶液
に３分間浸漬 アノード電解処理：水酸化ナトリウム10% 、リン酸三
ナトリウム45% 、炭酸ナトリウム44% 、界面活性剤1%の
組成剤の溶液( 溶液濃度15〜30g/l)、６０℃、４Ａ／ｄ
ｍ2 、１０秒 カソード電解処理：水酸化ナトリウム10% 、リン酸三
ナトリウム45% 、炭酸ナトリウム44% 、界面活性剤1%の
組成剤の溶液( 溶液濃度15〜30g/l)、６０℃、２．５Ａ
／ｄｍ2 、３０秒 電気メッキ処理 ：メッキ液組成はアルカノールスル
ホン酸浴（Sn2+ 19.3g/l、Pb 0.7g/l)、２５℃、２Ａ／
ｄｍ2 、１０分（メッキ厚さ：約１０μｍ） （４）調査方法 上記試験板の５０ｍｍ×５０ｍｍの範囲を２０倍の実体
顕微鏡で観察し、メッキひげの数を調査した。なお、メ
ッキひげの大きさは、径２〜１０μｍ程度で、長さは１
０〜１００μｍ程度であった。
【００１７】
【表１】
【００１８】表１の結果から明らかなように、本発明例
（Ｎｏ．１〜５）ではメッキひげの発生が大幅に抑制さ
れ、リードフレームのアウターリードに信頼性の高いメ
ッキができることが確認された。これに対して、比較例
（Ｎｏ．６〜８）では、いずれもメッキひげが多数発生
した。
（Ｎｏ．１〜５）ではメッキひげの発生が大幅に抑制さ
れ、リードフレームのアウターリードに信頼性の高いメ
ッキができることが確認された。これに対して、比較例
（Ｎｏ．６〜８）では、いずれもメッキひげが多数発生
した。
【００１９】〔実施例２〕本実施例は、リードフレーム
のインナーリードに、Ａｇメッキを施す場合を想定し
て、以下の試験を実施した。表２に示すように、リード
フレーム材Cu-0.15%Cr-2.0%Sn 合金を用いて、種々の処
理工程で、酸洗と電気メッキとの間でアノード電解処理
を行い、電気メッキ後のメッキひげの発生数を調査した
（本発明例：Ｎｏ．１１〜１５）。本発明方法に該当し
ない工程についても、同様に調査した（比較例：Ｎｏ．
１６〜１８）。これらの結果を、表２に併記した。
のインナーリードに、Ａｇメッキを施す場合を想定し
て、以下の試験を実施した。表２に示すように、リード
フレーム材Cu-0.15%Cr-2.0%Sn 合金を用いて、種々の処
理工程で、酸洗と電気メッキとの間でアノード電解処理
を行い、電気メッキ後のメッキひげの発生数を調査した
（本発明例：Ｎｏ．１１〜１５）。本発明方法に該当し
ない工程についても、同様に調査した（比較例：Ｎｏ．
１６〜１８）。これらの結果を、表２に併記した。
【００２０】なお、本試験における試験条件、調査方法
等は以下のとおりである。 （１）試験に供したリードフレーム材の寸法 ０．１５ｍｍ×５０ｍｍ×１００ｍｍの板 （２）電気メッキ材 Ａｇ （３）処理工程の条件 酸洗 ：H2SO4(60ml/l)-H2O2(35ml/l)溶液
に３分間浸漬 アノード電解処理：水酸化ナトリウム10% 、リン酸三
ナトリウム45% 、炭酸ナトリウム44% 、界面活性剤1%の
組成剤の溶液( 溶液濃度15〜30g/l)、６０℃、４Ａ／ｄ
ｍ2 、１０秒 カソード電解処理：水酸化ナトリウム10% 、リン酸三
ナトリウム45% 、炭酸ナトリウム44% 、界面活性剤1%の
組成剤の溶液( 溶液濃度15〜30g/l)、６０℃、２．５Ａ
／ｄｍ2 、３０秒 電気メッキ処理 ：メッキ液組成はシアン浴（Ag80g/
l)６０℃、５０Ａ／ｄｍ2 、３０秒（メッキ厚さ：約１
０μｍ） （４）調査方法 上記試験板の５０ｍｍ×５０ｍｍの範囲を２０倍の実体
顕微鏡で観察し、メッキひげの数を調査した。なお、メ
ッキひげの大きさは、径６〜１５μｍ程度で、長さは５
０〜２００μｍ程度であった。
等は以下のとおりである。 （１）試験に供したリードフレーム材の寸法 ０．１５ｍｍ×５０ｍｍ×１００ｍｍの板 （２）電気メッキ材 Ａｇ （３）処理工程の条件 酸洗 ：H2SO4(60ml/l)-H2O2(35ml/l)溶液
に３分間浸漬 アノード電解処理：水酸化ナトリウム10% 、リン酸三
ナトリウム45% 、炭酸ナトリウム44% 、界面活性剤1%の
組成剤の溶液( 溶液濃度15〜30g/l)、６０℃、４Ａ／ｄ
ｍ2 、１０秒 カソード電解処理：水酸化ナトリウム10% 、リン酸三
ナトリウム45% 、炭酸ナトリウム44% 、界面活性剤1%の
組成剤の溶液( 溶液濃度15〜30g/l)、６０℃、２．５Ａ
／ｄｍ2 、３０秒 電気メッキ処理 ：メッキ液組成はシアン浴（Ag80g/
l)６０℃、５０Ａ／ｄｍ2 、３０秒（メッキ厚さ：約１
０μｍ） （４）調査方法 上記試験板の５０ｍｍ×５０ｍｍの範囲を２０倍の実体
顕微鏡で観察し、メッキひげの数を調査した。なお、メ
ッキひげの大きさは、径６〜１５μｍ程度で、長さは５
０〜２００μｍ程度であった。
【００２１】
【表２】
【００２２】表２の結果から明らかなように、本発明例
（Ｎｏ．１１〜１５）ではメッキひげの発生が大幅に抑
制され、リードフレームのインナーリードに信頼性の高
いメッキができることが確認された。これに対して、比
較例（Ｎｏ．１６〜１８）では、いずれもメッキひげが
多数発生した。
（Ｎｏ．１１〜１５）ではメッキひげの発生が大幅に抑
制され、リードフレームのインナーリードに信頼性の高
いメッキができることが確認された。これに対して、比
較例（Ｎｏ．１６〜１８）では、いずれもメッキひげが
多数発生した。
【００２３】
【発明の効果】以上詳述したごとく、本発明のメッキ方
法は、析出強化型銅合金による半導体素子用リードフレ
ームのインナーリード部、アウターリード部等に、Ｓ
ｎ、Ａｇ、その合金等の電気メッキを施す場合に、ひげ
状の析出物の発生を防止することが可能となり、リード
間の短絡の恐れのない信頼性の高い半導体素子を得るこ
とができ、工業上顕著な効果を奏するものである。
法は、析出強化型銅合金による半導体素子用リードフレ
ームのインナーリード部、アウターリード部等に、Ｓ
ｎ、Ａｇ、その合金等の電気メッキを施す場合に、ひげ
状の析出物の発生を防止することが可能となり、リード
間の短絡の恐れのない信頼性の高い半導体素子を得るこ
とができ、工業上顕著な効果を奏するものである。
【図１】リードフレーム素材全体の一例を示すもので、
アイランド部２にＳｉチップ等の半導体５を取り付けた
状態を示す平面図である。
アイランド部２にＳｉチップ等の半導体５を取り付けた
状態を示す平面図である。
【図２】図１に示すリードフレーム素材を用いて、ボン
ヂングワイヤーの取り付け、パッケージング、トリミン
グ、フォーミング等の加工をした半導体素子の一例を示
す断面図である。
ヂングワイヤーの取り付け、パッケージング、トリミン
グ、フォーミング等の加工をした半導体素子の一例を示
す断面図である。
１ リードフレーム
２ アイランド部（ダイパッド部）
３ インナーリード部
４ アウターリード部
５ Ｓｉチップ等の半導体
６ 接合剤
７ 電極パッド
８ ボンデイングワイヤー
９ プラスチック
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/50
C25D 7/12
Claims (3)
- 【請求項１】 析出強化型銅合金による半導体リードフ
レームに、酸洗後、電気メッキを施すメッキ方法であっ
て、前記の酸洗工程と電気メッキ工程の間で、少なくと
も1 回以上のアノード電解処理を行うことを特徴とする
半導体素子用リードフレームのメッキ方法。 - 【請求項２】 前記析出強化型銅合金が、Ｃｒ、Ｚｒ、
Ｔｉ、Ｓｉ、Ｆｅ、Ｂｅの１種又は２種以上を含有する
銅合金であることを特徴とする請求項１に記載の半導体
素子用リードフレームのメッキ方法。 - 【請求項３】 前記電気メッキが、Ｓｎ、Ａｇ、Ｎｉ、
Ｐｄ及びこれらの合金のいずれか１種の電気メッキであ
ることを特徴とする請求項１又は２に記載の半導体素子
用リードフレームのメッキ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30462096A JP3403299B2 (ja) | 1996-11-15 | 1996-11-15 | 半導体素子用リードフレームのメッキ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30462096A JP3403299B2 (ja) | 1996-11-15 | 1996-11-15 | 半導体素子用リードフレームのメッキ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150134A JPH10150134A (ja) | 1998-06-02 |
| JP3403299B2 true JP3403299B2 (ja) | 2003-05-06 |
Family
ID=17935223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30462096A Expired - Fee Related JP3403299B2 (ja) | 1996-11-15 | 1996-11-15 | 半導体素子用リードフレームのメッキ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3403299B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4603812B2 (ja) * | 2003-05-12 | 2010-12-22 | ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． | 改良されたスズめっき方法 |
| JP2005206859A (ja) * | 2004-01-21 | 2005-08-04 | Ebara Udylite Kk | 電子部品用部材の製造方法 |
-
1996
- 1996-11-15 JP JP30462096A patent/JP3403299B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10150134A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646330B2 (en) | Lead frame for semiconductor device, process for producing the same and semiconductor device using the same | |
| US7488408B2 (en) | Tin-plated film and method for producing the same | |
| CN101203627A (zh) | 形成有以锡作为主成分的被膜的构件、被膜形成方法以及焊锡处理方法 | |
| KR101016415B1 (ko) | 전기 도금용 Ｓｎ-Ｂ 도금액 및 이를 이용한 Ｓｎ-Ｂ 전기 도금 방법 | |
| JPS61183426A (ja) | 高力高導電性耐熱銅合金 | |
| KR950013290B1 (ko) | 전자 전기기기 도전부품용 재료 | |
| JP3395772B2 (ja) | 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム | |
| JPH10284667A (ja) | 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法 | |
| KR950013291B1 (ko) | 전자 전기기기 도전부품용 재료 | |
| JP3403299B2 (ja) | 半導体素子用リードフレームのメッキ方法 | |
| JPS6365039A (ja) | 電子電気機器用銅合金 | |
| EP0132596A2 (en) | Solderable nickel-iron alloy article and method for making same | |
| JP2732490B2 (ja) | 電子機器用高力高導電性銅合金の製造方法 | |
| JP3836257B2 (ja) | 耐食性に優れる電気電子機器用部品材料の製造方法 | |
| JPS6242037B2 (ja) | ||
| KR20060030356A (ko) | 반도체 리이드 프레임과, 이를 포함하는 반도체 패키지와,이를 도금하는 방법 | |
| JP2797846B2 (ja) | 樹脂封止型半導体装置のＣｕ合金製リードフレーム材 | |
| JP3402228B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置 | |
| JP2687195B2 (ja) | 銅の変色防止液 | |
| JP7096955B1 (ja) | Ｎｉ電解めっき皮膜を備えるめっき構造体及び該めっき構造体を含むリードフレーム | |
| JP3434258B2 (ja) | 半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージ | |
| GB2287716A (en) | Copper alloy suited for electrical components and having high strength and high electric conductivity | |
| JPH03237750A (ja) | 半導体集積回路用リードフレーム | |
| JPH0555429A (ja) | 半導体装置用リードフレーム | |
| JPH0692637B2 (ja) | リ−ドフレ−ム用析出強化型銅合金の表面処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |