JP3836257B2 - 耐食性に優れる電気電子機器用部品材料の製造方法 - Google Patents

耐食性に優れる電気電子機器用部品材料の製造方法 Download PDF

Info

Publication number
JP3836257B2
JP3836257B2 JP17617398A JP17617398A JP3836257B2 JP 3836257 B2 JP3836257 B2 JP 3836257B2 JP 17617398 A JP17617398 A JP 17617398A JP 17617398 A JP17617398 A JP 17617398A JP 3836257 B2 JP3836257 B2 JP 3836257B2
Authority
JP
Japan
Prior art keywords
alloy
electronic equipment
electrical
corrosion resistance
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17617398A
Other languages
English (en)
Other versions
JP2000012762A (ja
Inventor
俊夫 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP17617398A priority Critical patent/JP3836257B2/ja
Publication of JP2000012762A publication Critical patent/JP2000012762A/ja
Application granted granted Critical
Publication of JP3836257B2 publication Critical patent/JP3836257B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電気電子機器に用いられる部品材料の製造方法に関する。
【0002】
【従来の技術】
従来、Fe系材料やCu又はCu合金材料が個別半導体や集積回路パッケージ用のリード線やリードピン、リードフレームなどのリード材料として用いられている。さらにはソケット類やコネクタ、スイッチ類の端子や接点バネ等々の導電材料として用いられている。これらは導電性や熱伝導性、機械的強度や加工性、耐食性、或は経済性など、何れもCu系やFe−Ni系合金の優れた特性を利用したものである。また、最近の半導体集積回路技術、回路形成技術、部品実装技術の発展はめざましく、これらに多用される材料、特に半導体パッケージ用リード材料用途のCu合金材料において種々の合金開発がなされ、これが端子、接点バネなどのコンタクト材料用途にも応用されるようになっている。そして、これらの多くが部品材料の信頼性を向上させるために、めっきを始めとする種々の表面処理が施されて使用されている。
【0003】
例えば、前述の用途のうち、多くの必要特性と厳しい信頼性を要求されるIC用リードフレームを例として以下に説明する。その断面の例を図1に、平面の例を図2に示すように、フレームのタブ部1に素子(例えばSiチップ)2がエポキシなどの接着剤や半田又はAu−Siなどの金属ろうなどの接着層3を介してダイボンドされる。そして、素子上の電極パッド4とフレームのインナーリード端部5とは、Auなどの金属細線6を介してワイヤボンディングされる。さらにこれらはエポキシなどの樹脂7により封止モールドされ、フレームのアウターリード部8の多くはSn又はSn−Pbめっきされた後に曲げなどの加工をうけてパッケージが作られている。
【0004】
例えばこのリードフレームに、基材として古くからのコバール合金(Fe−Ni−Co系)や42アロイに代表されるFe−Ni系合金に加え、最近では各種特性を向上させた様々なCu合金材料が多用されている。Fe−Ni系合金は熱伝導性、導電率には劣るものの、機械的強度が高い上に熱膨張率がシリコンチップや封止材料に近く、他方、Cu系材料は熱、電気の良導体でもあり、従来劣っていた強度も近年飛躍的に改善されたためである。特にCu系材料は、半導体パッケージや配線材料、接合部品の高密度化、小型化に伴って、さらに高強度、高導電性のリードフレームやコンタクト材料が要求される様になり、これに対応して銅マトリックス中に合金元素を微細に析出させて、強度と導電率の向上を図った析出硬化型の銅合金も種々開発され用いられている。これら銅合金の具体例を以下に示す。
【0005】
Cu−Sn系(例えば4Sn−0.1P,6Sn−0.1P,8Sn−0.1P,3.5Sn−0.2Cr−0.1P),Cu−Zn系(例10Zn),Cu−Fe系(例2.4Fe−0.3Zn−0.04P,1.5Fe−0.6Sn−0.8Co−0.1P,1Fe−0.5Sn−0.5Zn−0.02P,0.1Fe−0.03P),Cu−Co系(例0.3Co−0.1P),Cu−Ni−Sn系(例9.5Ni−2.3Sn,0.1Ni−2.5Sn−0.1P),Cu−Zr系(例0.15Zr),Cu−Sn−Cr系(例0.25Sn−0.25Cr−0.2Zn,0.15Sn−0.1Cr),Cu−Be系(例1.7Be−0.3Co,0.5Be−2.5Co),Cu−Ni−Si系(例3Ni−0.6Si−0.52Zn)等。
【0006】
電気電子機器に用いられるこれらの部品材料は、前述の導電率、強度などの1次特性のほかに、主に表面性状に関係する多くの2次特性−例えば、耐酸化性、ボンディング性、半田付け性、接点特性、モールド性、耐食性など−を必要とするため、多くは全面又は一部を表面処理したり、めっきなどの表面被膜を形成した後に用いられている。これらの表面特性は、電気電子部品製品の製造工程や最終性能に、大きな影響を及ぼす重要な特性であることから、従来より様々な改良提案もなされて来ている。その主なものはめっきによる被膜形成であり、多数の提案がなされ、実用化されてきた。
【0007】
このような従来実用化されているリードフレーム製品の表面形態は以下の様にまとめることができる。即ち、ワイヤボンディングされるインナーリード部やダイパッド部上への部分Agめっき、又は下地Cuめっきや下地Niめっきを介しての部分Agめっき、或は全面Niめっきなどである。他方、貴金属めっきを省いたり、基材上に直接Au細線でワイヤボンディングを行う方法も、ごく一部の簡単なトランジスタ等で用いられているものの、信頼性に乏しく広くは用いられていない。そして、めっきの有無に関らず、樹脂モールド後のアウターリード部には、半田付けのためにSn又はSn−Pbめっきが施されてきた。
【0008】
ところで、最近実用化され始めたリードフレームに、特公昭63−49382号や特開平4−115558号に示される、リードフレーム全面へ下地Ni又はNi合金めっきを介してPdめっきしたもの、或はその後さらにAuめっきを施したものが有る。これらはボンディングと共に半田付けもそのまま可能であるために、アウターリード部へ予めSn−Pbめっきなどを施す必要も無い等、多くの利点が有り、今後様々な半導体パッケージへ適用されると思われる。また、リードフレーム用途以外にも、ダイオードやトランジスタの個別半導体、IC、コンデンサ、抵抗、水晶振動子などの気密端子用リード線や接点端子を始めとするコンタクト材料において、Niめっきを施した後、AgやAu、或はPd、Pd合金などのめっき皮膜を形成したCu又はCu合金やFe系合金から成る部材も用いられ、これらも貴金属めっきリードフレームと同様に、今後さらに普及していく傾向にある。
【0009】
【発明が解決しようとする課題】
これらCu又はCu合金やFe系合金基材上へ形成されるNi又はNi合金被膜は、その上層への被膜形成の有無に関わらず、ピンホールが無く、平滑均一に基材全表面を被覆した被膜が望まれる。それは後の部品製造工程中に必ず存在する加熱工程において、ピンホールが有ると熱酸化によって酸化銅が表層に現われて、ワイヤボンディング性やモールド性、はんだ濡れ性、及び経時耐食性を低下させることに繋がるからである。しかしながら、1)基材の素材欠陥や基材表面へ分散析出している元素、化合物、或は表面の凹凸形状等による基材側要因と、2)一般に脱脂後中和酸活性による工程がめっき前処理に用いられるが、表面の酸化層は除去されるものの、加工変質層最上層の非晶質乃至は微細結晶層が残存するために、結晶粒が微細になり過ぎて被膜が寸断され易いなどの理由により、通常は必ずピンホールを有する。これに加えてさらに、一般にNiめっきは柱状晶であるために、ピンホールより小さなマイクロポロシティーも比較的多く存在するので、なお一層前述の特性低下に至る場合が有る。Niめっき後にさらに上層めっきを施す場合には、めっき時にピンホールからめっき液が浸透残存して、後の部品信頼性を低下させることはもちろんである。
【0010】
特に深刻な問題となりうるのは、Cu又はCu合金やFe系合金基材上へのNi又はNi合金被膜形成の後に、さらにその上層への貴金属又は貴金属合金層被覆の被膜構成を成す部品又は材料の場合である。これらは上記の様に今後大きく伸びようとしている製品形態であるが、各被膜元素間の単極電位差が大き過ぎることを原因として、Ni等の基材バリア被膜単体の場合に比べると、はるかに腐食が起こり易くなるという耐食性低下、加熱時耐酸化性、ひいてはワイヤボンディング性やはんだ濡れ性等の諸性能低下をもたらすという問題がある。リード部材やコンタクト部材が用いられる、半導体やコネクタ、スイッチなどのパッケージされた部品においても、内部へ徐々に浸透して来る水分や微量アニオンが存在しており、基材に対するバリア被膜とはいえ、前述の様なNi又はNi合金被膜の通常避け得ないピンホールを通して、基材成分のCuやFeが上層の貴金属との大きな単極電位差を駆動力として酸化、並びに腐食反応を起こしてしまい、腐食試験を行うとひどい場合には緑青や赤さびの生成を伴う場合もある。特に前述のような、AgめっきからPdめっき、及至はPdめっき後Au薄層めっきへの移行は、基材−最外層貴金属元素間の単極電位差がさらに広がることになるため、益々耐食性低下が大きな問題となって来ている。従来用いられている下地Niめっき後Auめっきされるコンタクト部材での耐食性、特に暴露雰囲気にもよるガス腐食劣化なども依然大きな問題となっている。
【0011】
他方、前述の様に基材バリア被膜のピンホールの多少、大小は、素材に大きく左右される場合が多い。通常様々な表面欠陥を有するのが素材であり、また通常のめっき前処理では除去できない酸化物や元素の残留があるために、このような箇所ではめっき欠陥が発生し易くなる。
昨今の高強度、高導電性を目的とした基材マトリックス中に様々な合金元素を析出させた材料を用いた場合には、めっき欠陥要因はさらに多くなる。前述のFe−Ni、Fe−Ni−Co合金や様々なCu合金では、製造工程中の熱処理や大気酸化、内部酸化によって、添加金属の酸化物が表層にも生成しており、さらに析出型合金の場合には表層又は母材マトリックス中に多数の微細な晶出物、析出物として金属間化合物や酸化物、元素が分散析出してもいる。これら酸化物や晶出、析出物は難溶性のものが多いために、表面処理に際しては障害となる。これらの表面への残留は部品材料表面の清浄化と酸化膜除去を難しくし、また、めっきなど表面被膜形成の場合にはピンホールや不めっき、突起上電着などの被膜欠陥原因となり易く、耐食性を大きく損なう結果となる。
【0012】
また前述のとおり、バリア被膜のピンホールの存在は、貴金属との基材電食をもたらすだけでなく、パッケージング工程などにおけるダイボンディング後ポストキュアやモールド後の熱履歴により基材元素を酸化させるという弊害をも生じさせる。基材酸化物はボンディング性、モールド性、特に半田付け性を大きく劣化させるために、パッケージング工程の加熱条件が制約されるという問題に繋がる。
基材元素が腐食するこれらの場合には、そのバリア被膜であるべきNi又はNi合金被膜にピンホール等の被膜欠陥が無ければ、例え上層が貴金属被膜の場合でも電位差腐食は容易には起こり得ないと考えることも出来る。そこで、めっき被膜を本来必要な厚さ以上にまで厚くしてピンホール等の防止を図るという方法が考えられる。しかしながら前述の様に、一般の柱状結晶タイプのNi系被膜を厚く形成してもマイクロポロシティーは無くならないので、依然としてなお、耐食性、耐酸化性は改善されないままであり、根本的な改良部品材料や解決方法が求められていた。
このように従来から用いられて来た、特に電気電子機器用途のCu又はCu合金やFe系合金から成る基材にNi又はNi合金バリア被膜を形成した電気電子機器用部品材料、或はさらにその上層に貴金属や貴金属合金を被覆した部品材料には、特に耐食性や耐酸化性に劣るという問題点があり、今後多用される傾向に有る貴金属乃至白金族元素の性質と、部品材料やその最終製品の使用環境の広がり−例えば、電子部品工場の林立する東南アジア地域を始めとする高湿度、高クロライド雰囲気、強酸性雨の高腐食環境−とともに、今後益々大きく問題化する傾向にあった。
【0013】
【課題を解決するための手段】
本発明はかかる現状、今後の動向に鑑みて成されたものであり、電気電子機器用途に多用される耐食性に優れるNi又はNi合金被膜を少なくとも1層表層に有する電気電子機器用部品材料を、或はNi又はNi合金被膜に加え、さらに貴金属又は貴金属合金層を少なくとも1層表層に有する、耐食性のほか、加熱時耐酸化性やワイヤボンディング性、はんだ濡れ性などにも優れるCu又はCu合金、乃至はFe系合金から成る電気電子機器用途の部品材料の製造方法を提供するものである。
【0014】
即ち、本発明は、(1)CuもしくはCu合金基材、又はFe合金基材から成る電気電子機器用部品材料表面の一部乃至全面に、少なくとも1層のNi又はNi合金めっき被膜を有する電気電子機器用部品材料を製造するに当り、前記Ni又はNi合金めっき被膜形成に先立って、<1>アルカリカソード脱脂処理、<2>基材表層溶解処理、<3>アルカリアノード処理、<4>酸洗処理、の各工程を<1>→<2>→<3>→<4>の順番に少なくとも各1回ずつ実施する前処理を行う耐食性に優れる電気電子機器用部品材料の製造方法であって、前記被膜の合計の厚さが0.2μm以上であり、前記電気電子機器用部品材料が表面に対して垂直に入射させたX線回折から得られるNi又はNi合金被膜の結晶配向面(220)面の回折強度I(220)と(111)面の回折強度I(111)との回折強度比I(220)/I (111) が0.5以上であるか、又は回折強度I(220)と(200)面の回折強度I(200)との回折強度比I(220)/I(200)が0.5以上であることを特徴とする耐食性に優れる電気電子機器用部品材料の製造方法、
(2)前記電気電子機器用部品材料において、前記Ni又はNi合金被膜の上層に、さらに少なくとも1層の貴金属又は貴金属合金被膜を有し、且つ、それら貴金属又は貴金属合金被膜厚さの合計が0.01μm以上1μm以下であることを特徴とする(1)項に記載の耐食性に優れる電気電子機器用部品材料の製造方法、
(3)前記貴金属又は貴金属合金の主要元素がAu、Ag、Pdのうちの少なくとも1種であることを特徴とする(2)項に記載の耐食性に優れる電気電子機器用部品材料の製造方法、及び
(4)前記基材表層溶解処理に用いる処理液が、酸と過酸化物と可溶性フッ化物及び過硫酸塩のうち、少なくとも1種又は2種以上を含有するものであり、且つ、酸と過酸化物を含む場合は処理液中の含有比をモル比で酸/過酸化物≧0.5とすることを特徴とする(1)〜(3)のいずれか1項に記載の耐食性に優れる電気電子機器用部品材料の製造方法を提供するものである。
前記Ni又はNi合金被膜形成は、カソード電流密度15A/dm2〜40A/dm2のめっきにて行うことが好ましい。また、前記Ni又はNi合金被膜形成は、液温10℃〜45℃のめっき液を用いるめっきにより行うことが好ましく、Ni濃度10g/dm3〜50g/dm3のめっき液を用いるめっきにより行うことが好ましい。さらに、前記貴金属又は貴金属合金の主要元素はAu、Ag、Pdのうちの少なくとも1種であることが部品用途の機能上、好ましい。
【0015】
【発明の実施の形態】
前記(1)〜()項の本発明の基材にはCuもしくはCu合金、Fe−Ni合金、又はFe−Ni−Co合金、ステンレスなどのFe系合金が用いられる。この発明の基材表面乃至基材表層に形成される少なくとも1層のNi又はNi合金のうち、Ni合金には、Ni−Co、Ni−Pd、Ni−P、Ni−Bなどの合金が用いられる。また、基材上に形成されたNi又はNi合金被膜上層に、さらに少なくとも1層被覆される貴金属又は貴金属合金とは、例えば、Au、Pt、Ir、Pd、Ag、Rh、Ru、Osなどの、Cuよりも標準単極電位の貴な貴金属や白金族元素、及びこれらの合金、Au−Ag、Pd−Au、Pd−Ag、Pd−Niなどを言い、各種電気電子機器用途に応じた好適な種類が適宜選択適用される。但し、実際上は、Ag、Au、Pd、或いはこれらの1種又は2種以上を主要元素(成分)とする合金を用いるのが好ましい。
【0016】
本発明においてNi又はNi合金被膜の合計の厚さを0.2μm以上とする。0.2μm未満では薄過ぎ、ピンホールが多く、前処理しても結晶配向面(220)面が十分に形成されないからである。上限は特には設けないが、被膜の厚さは用途部品のコストと性能との兼合いから決められ、通常厚くとも3〜5μm程度であり、曲げ加工される用途にはせいぜい1〜2μmに止めることが望ましい。さらには貴金属又は貴金属合金被膜を有する場合に、その厚さを0.01〜1μmとする。その理由は、あまり薄すぎると、ワイヤボンディング性、半田付け性、接点特性などの電気電子機器用途特性を満たさないためであり、厚すぎるとコストが上昇して好ましくない点に加え、貴金属乃至貴金属合金によっては被膜の割れや下地Ni又はNi合金皮膜からの剥離を生ずる様になるためである。
【0017】
本発明者らは種々研究を重ねた結果、Ni又はNi合金被膜に形成した結晶配向面(220)面は原子が密度高く集合し、しかも二次元的に生長しつつ被膜形成される面であるために、平滑でレベリング性が良く、耐食性に優れること、及び、この結晶配向面(220)面の回折強度I(220) と(111)面もしくは(200)面の回折強度I(111) もしくはI(200) との比で示される値が表面めっき被膜の耐食性に対応することを見い出した。この様な(220)面を一定比率以上に、リッチに形成したNi又はNi合金被膜には、単純に原子を積み上げてパッキング構造とした(111)面や(200)面の柱状晶タイプに発生し易い、ピンホールやマイクロポロシティーが殆ど見られなくなる。
一方、Niの粉末や、本発明に開示の方法によらない、通常のめっき被膜形成では、(111)面>>(200)面>>(220)面の順の割合で配向が起こる。したがって(220)面リッチとはならない。本発明の電気電子機器用途の部品材料に要求される耐食性能レベルは、垂直乃至ほぼ垂直に入射させたX線回折から得られるNi又はNi合金被膜の結晶配向面において、前記のように、I(220) /I(111) ≧0.5であるか、或はI(220) /I(200) ≧0.5である場合に相当する。(ここでほぼ垂直とは垂直方向と10°の角度をなす範囲内をいう。)この様な条件のNi又はNi合金バリア被膜を形成すると、必然的にピンホールやポロシティーの少ない被膜が形成される。それ故、前述の、従来の問題点が解決し、さらに、上層に貴金属又は貴金属合金被膜を形成した場合には、耐電位差腐食性能としての耐食性に大きな効果が得られることになる。
【0018】
本発明で規定される、Ni又はNi合金被膜の特定の回折強度比は、前記Ni又はNi合金被膜形成に先立って、少なくとも<1>アルカリカソード脱脂処理及び<2>基材表層溶解処理を行い、さらに<1><2>の工程に付加して<3>アルカリアノード処理及び<4>酸洗処理を行うことによって達成できる。この方法は前記工程<1><2><3><4>の各工程を順番に少なくとも各1回ずつ実施する前処理方法である。
<1>のアルカリカソード脱脂処理は、水酸化ナトリウム、炭酸ナトリウム、メタケイ酸ナトリウム、リン酸三ナトリウムなどの水溶液に界面活性剤等の添加剤を加えた、通常のアルカリ系脱脂液を用いて、カソード側に保持して電解脱脂を行うものである。
【0019】
<2>の基材表層溶解処理は、(i)硫酸や、硝酸などの基材溶解性を有する酸、(ii)過酸化水素、オゾンなどの過酸化物、(iii)過硫酸アンモニウム、過硫酸ナトリウムなどの過硫酸塩、(iv)フッ化水素水や酸性又は中性フッ化アンモニウム、酸性又は中性フッ化ナトリウム、酸性又は中性フッ化カリウムなどの可溶性フッ化物のうち、少なくとも1種又は2種以上を含む水溶液が用いられる。ただし、以下に詳述するように、単独で水溶液として用いることができるのは、(i)の酸のうち、酸化性、基材溶解性の酸(硝酸等)の場合又は(iii)の過硫酸塩の場合である。これらはそれぞれ使用される基材の種類、合金組成、製品用途によって選択される。但し、酸と過酸化物を含有する場合には、その含有比をモル比で酸/過酸化物≧0.5とするのがよい。<2>の基材表層溶解処理の好ましい実施態様は、処理液として1)酸と過酸化物を含有するか、2)酸と可溶性フッ化物を含有するか、或は3)酸と過酸化物と可溶性フッ化物を含有するか、の何れかである。この場合、前記の1)と3)の場合にはさらに、酸と過酸化物の処理液中の含有比をモル比で酸/過酸化物≧0.5とするのが好ましい。
<2>の基材表層溶解処理の基本的な作用として、(i)の酸は表面酸化皮膜を溶解する作用を有し、(ii)の過酸化物は酸素イオンを遊離して基材を酸化させる作用を有し、酸と共存して基材表層を溶解する。但し、硝酸などは単独でも、酸化力を有し、溶解し得る。また、(iv)の可溶性フッ化物にはフッ素イオンを遊離して析出物をも分解して溶解させる作用が有る。酸と過酸化物の含有モル比が0.5未満の様な、酸に対する過酸化物の濃度が極端に高い場合には、基材表面を溶解するのではなく、却って表面を酸化皮膜が生成するまでに酸化してしまう様になるので注意を要する。(iii)の過硫酸塩は、低溶解作用又は低酸化作用として単独又は(i)、(ii)、(iv)と複合して用いられる。通常は室温に近い温度で浸漬処理される。例えば、通常の銅又は銅合金の場合には、(i)、(ii)、(iii)、(iv)の何れをも含む水溶液も用いることが出来るが、42アロイや4〜10wt%程度の高Sn含有Cu合金、或は前述した元素や金属間化1合物などを析出させて機械的性能を改善させたCu合金などは、(i)又は(ii)、或は(i)又は(iii)と共に(iv)の可溶性フッ化物を含有して、析出物を分解、溶解し得る水溶液を使用する方が良い。特に、Ni2SiやFexPなどの難溶性の析出物を含有した、Cu−Ni−Si系のコルソン合金やCu−Fe−P系合金はフッ化物を含有した酸−過酸化物系、乃至は酸−過硫酸塩水溶液を用いた方が良い。これら過酸化水素など過酸化物の分解防止、安定剤として公知の脂肪族アルコールを添加しても何ら差し支えない。これらは市販もされており、CPB40やCPE1000(三菱瓦斯化学(株))、或はIC−333やエバエッチCA−30(荏原ユージライト(株))などを用いても良い。
【0020】
<3>のアルカリアノード処理とは、例えば、前出<1>のアルカリ脱脂液と同類の水溶液やスマット除去用のアルカリ水溶液中などで基材をアノード側に分極して処理することをいう。これにより表面に露出している難溶性の元素や合金、或はこれらの酸化物をアノード溶解させたり、アノード溶出し難いものでもマトリックスのCuやFe、Niほかの固溶成分のアノード溶出によって、或は酸素ガスを発生させて、析出化合物を物理的に表層から脱落させる作用を有し、後のめっきなどの被膜形成工程でピンホール等の被膜欠陥の原因になる表面残留物質を極力除くことが出来る。前記析出元素の例としてはCrがあり、析出化合物としてはBe−Cu,Zr−Cu,Fe−P,Ti−Ni,Ti−Ni−Sn,Ni−Si,Ni−Snの各系などがある。
【0021】
次に<4>の酸洗処理はアルカリアノード処理後に行われる。アルカリアノード処理によると、基材表面のマトリックスと、場合によって表面に残留している析出元素や金属間化合物が酸化するために、その後めっきなどの被膜形成前に酸化膜を溶解除去して表面を活性化する必要がある。それ故、アノード処理後<4>の酸洗処理を行う。Cu系合金には通常硫酸水溶液や可溶性フッ化物含有水溶液が、Fe系合金には塩酸水溶液や硫酸水溶液など、何れも酸化皮膜を溶解し得る、非酸化性の酸又は中性の希薄水溶液が用いられ、通常室温前後の液温条件にて浸漬処理される。従って、硝酸などの酸化性、基材溶解性を有する酸は本処理には適さない。
<1>及び<2>、又は<1><2>及び<4>からなる前処理に比べ<1><4>の前処理を行う方が(220)面の優先生長促進の点でより優れる。
【0022】
尚、<1><4>の処理を行う場合、その順序は、<1><2><3><4>の順番に実施する必要がある。但し、この間や前後に他の処理を行うことは可能であり、最終的にめっきなどの被膜形成前にこの順に少なくとも各1回の処理が実施されていれば良い。すなわち、<2><4>の各工程を行う場合には、前の工程が直前に行われるようにする。例えば、(1)必ずめっきなどの被膜形成前には<4>酸洗工程を入れ、(2)基材表面溶解処理を行った後には必ず<3>アルカリアノード処理を少なくとも1回実施した後<4>酸洗を実施し、さらには<3>アノード処理を行った後には<2>基材溶解処理を行わずに次の<4>酸洗処理するか、又は<3>アノード処理後再び<2>基材溶解処理をする場合には<4>酸洗前に必ず再び<3>アルカリアノード処理を行わなければならない。これら一連の前処理を実施すると、前述したピンホールやポロシティーが少なく、しかも(220)面の優先生長した耐食性に優れるNi又はNi合金被膜が得られる。さらに貴金属被覆後の耐食性は、この様な被膜形成の前処理方法を実施しないものと比べると、なお一層大きな効果が得られていることが判明した。尚、何れの処理の後にも水洗処理は必要であり、さらにはめっき直前には脱イオン水洗浄してめっき液の汚染防止を図ることが望ましい。
【0023】
例えばめっき条件について言えば、本発明においてNi又はNi合金めっきにおけるカソード電流密度は15〜40A/dm2 が好ましい。また、Ni又はNi合金めっき液の温度は10〜45℃、Ni又はNi合金めっき液の濃度は10〜50g/dm3 が好ましい。めっき条件をこのようにした電析Ni又はNi合金被膜の耐食性は、さらに一段と優れるものとできる。これらのめっき条件は、より平滑に電析させ得る傾向が有り、基材をより均一に被覆してピンホールの生成を抑止し、耐食性に優れる(220)面の優先生長を促し、他の配向面に対する生成割合が高まる結果となる。電流密度範囲は、高い方が耐食性に優れる被膜が形成され易いが、高過ぎると電流集中が勝る結果、イオン供給が不足となり、却ってピンホールやめっき欠陥が発生する理由から15〜40A/dm2 が好ましい。また、めっき液の温度は低い方が耐食性に優れる傾向にあるが、余りに液温が低いと電流密度が高い場合にはヤケ状の電着となってしまい、却って基材の均一被覆性を落とすので、10℃を下限とし、上限は被膜の平滑被覆性、耐食性を落とさない温度として45℃が好ましい。この温度範囲ではスルファミン酸塩を主成分とする液を用いる場合にはスルファミン酸の酸化分解防止にもなる。Ni又はNi合金めっき液の金属濃度範囲の限定は、低金属濃度ほど、より平滑でピンホールの少ない耐食性に優れるめっき被膜が得られる傾向にあることから、50g/dm3 を上限とし、低濃度が良好とは言え、めっき設備によっては金属イオン補給の観点からはある程度の濃度維持が必要であることから下限を10g/dm3 とすることが好ましい。
【0024】
本発明において被膜形成される前記貴金属又は貴金属合金の主要元素がAu、Ag、Pdのうちの少なくとも1種である場合、これらは基材バリアとしてのNi又はNi合金上に被覆した場合にも、単極電位が高いために特に耐食性、加熱時の耐酸化性が問題となり易い。しかしながら、本発明による表層被膜構成、及び被膜形成、製造方法によれば、優れた耐食性能、耐酸化性能を備えた電気電子機器用途部品材料が可能となる。
【0025】
【実施例】
以下に、本発明を実施例により具体的に詳細に説明する。
実施例1
次に挙げる厚さ0.25mmのCu合金とFe合金の板を、幅34mm、長さ172mmの28pinのフレーム8連のリードフレームにエッチング加工したものを耐食性評価用基材として用いた。また、リード線評価として、0.5mmφ、長さ150mmのAg入りCu線も両試験用に基材として用いた。Cu−2.3wt%Fe−0.1wt%Zn−0.1wt%P(Cu−Fe系),Cu−2wt%Sn−0.1wt%Fe−0.03wt%P(Cu−Sn−Fe系),Cu−2.5wt%Ni−0.6wt%Si−0.5wt%Zn(Cu−Ni−Si系),Cu−8wt%Sn−0.2wt%P(Cu−Sn−P系),62wt%Cu−17wt%Ni−21wt%Zn(Cu−Ni−Zn系),Fe−42wt%Ni(Fe−Ni系),Cu−0.03wt%Ag(Cu−Ag系/線)。めっき前処理として次の様な処理を組み合わせて行った。<1>アルカリカソード脱脂:クリーナ160(メルテックス(株))6wt%水溶液、60℃中でカソード電流密度3A/dm2での電解脱脂、<2>基材表面溶解処理:溶解処理液として、1)10wt%硫酸と3wt%過酸化水素を含有した水溶液、2)10wt%硫酸と1wt%酸性フッ化アンモニウムを含有した水溶液、3)10wt%硫酸と3wt%過酸化水素、1wt%酸性フッ化アンモニウムを含有した水溶液、の3種類を適宜用いた。表面溶解処理をする場合、Cu−Ni−Si系合金とFe−Ni系合金に3)液を、Cu−高Sn−P系には2)液を用い、その他は1)液を用いて室温にて20秒浸漬処理した。<3>アルカリアノード処理:<1>の液を別途建浴し、60℃でアノード電流密度4A/dm2でアノード処理した。<4>酸洗処理:10wt%硫酸水溶液に、但しFe−Ni系合金のみ5wt%塩酸水溶液に、室温で30秒浸漬処理した。用いた工程は、<1><2><1><4><1><2><4><1><2><3><4>、の4通りで、各処理後には水洗を行い、めっき前には脱イオン水洗浄を行った。続いて、基材バリア被膜のNi又はNi合金被膜を、次に挙げる各めっき液を用いて、カソード電流密度は8A/dm2〜20A/dm2の範囲で、液温は下に記載のないものは25℃〜60℃、Ni濃度は30g/dm3〜90g/dm3の条件にて、適宜選択して行った
【0026】
Niめっき液:Ni(NH2 SO32 ・4H2 O 160g/dm3 、H3 BO3 30g/dm3
Ni−Co合金めっき液:Ni(NH2 SO32 ・4H2 O 160g/dm3 、Co(NH2 SO32 ・4H2 O 10g/dm3 、H3 BO3 30g/dm3
Ni−P合金めっき液:NiSO4 ・6H2 O 175g/dm3 、H3 PO4 50g/dm3 、H3 PO3 1g/dm3 、75℃
Ni−B合金めっき液:NiSO4 ・6H2 O 175g/dm3 、(CH33 N・BH3 50g/dm3 、65℃
Ni−Pd合金めっき液:パラブライト−TN20(日本高純度化学(株))水洗、脱イオン水洗に続いて、(1)乾燥して貴金属被覆の無い供試材としたもの、(2)そのほかは貴金属又は貴金属合金被覆を行った。めっき液は次に挙げるものを用いた。
Pdめっき液:パラブライト−SST−L(日本高純度化学(株))、60℃、3A/dm2
Auめっき液:アフタープレーティング(日本高純度化学(株))、50℃、1A/dm2
Agめっき液:KAg(CN)2 50g/dm3 、KCN 70g/dm3 、KOH 10g/dm3 、KCO3 20g/dm3 、25℃、3A/dm2
Pd−Auめっき液:AURUNA549(デグサジャパン(株))、55℃、0.5A/dm2
Pd−Agめっき液:パラブライト−SST−WABP(日本高純度化学(株))、65℃、2A/dm2
Pd−Niめっき液:PdNi466(デグサジャパン(株))、45℃、10A/dm2
Ptめっき液:プラタネックスIII LS(日本エレクトロプレーティング・エンジニヤーズ)、75℃、2A/dm2
Irめっき液:イリデックス100(日本エレクトロプレーティング・エンジニヤーズ)、85℃、0.15A/dm2
Rhめっき液:ローデックス(日本エレクトロプレーティング・エンジニヤーズ)、50℃、1.3A/dm2
Ruめっき液:ルテネックス(日本エレクトロプレーティング・エンジニヤーズ)、60℃、1A/dm2
【0027】
水洗、脱イオン水洗後乾燥して供試材とした。以上の基本的なめっき処理工程をもとに作製した本発明例(No.5、10、15〜22、24、26、28、29、31〜47)、参考例(No.1〜4、6〜9、11〜14、23、25、27、30)、比較例(No.48、49)、従来例(No.50〜63)の供試材(各n=2)の各種条件を表1〜3に示した。従来例のNo.61〜63にAgめっき部材を比較評価したが、密着性保持のために公知のシアン化Cuとシアン化Na含有液によるCuストライク下地めっきを行った。尚、No.45とNo.55はNi→Pd−Ni→Ni→Pdの4層の被膜構成、No.46とNo.56はNi→Pd→Pd−Ni→Pd→Auの5層構成であり、各被膜の厚さは蛍光X線で測定してめっき時間を調整した。全てについて供試材の一部をX線回折法によってNi又はNi合金被膜の生長面を測定し、各々のI(220)/I(111)とI(220)/I(200)の比を表中に示した。X線は試料に対して垂直に入射させるパウダー法にて2θ=30°〜100°まで回折測定した。装置はリガクガイガーフレックスRAD−Bシステム((株)リガク)を用い、ターゲットは銅、X線管電圧40kV、管電流30mAの条件であった。フレーム形状試料をJISZ 2371に基づいた塩水噴霧試験をCu合金について24時間、Fe合金については3時間実施した。そして、下記表に示すように、目視外観により相対的に7段階評価した。但し、貴金属被覆の無いNi又はNi合金被覆だけの供試材の評価は、貴金属被覆の有る供試材に比べて厳しい評価を行った。電気電子機器用途における耐食性能の許容レベルは段階5以上である。
【0028】
【表1】
Figure 0003836257
【0029】
【表2】
Figure 0003836257
【0030】
【表3】
Figure 0003836257
【0031】
表1、2及び3の結果から分かるように、従来例No.50〜59は、X線回折強度比I(220)/I(111)及びI(220)/I(200)の値のいずれもが0.5未満であり、表面めっき被膜の耐食性が悪い。これに対し、本発明例及び参考例のNo.1〜47はI(220)/I(111)及びI(220)/I(200)の少なくとも一方が0.5以上であり、耐食性が良い。また、比較例のNo.48及び49の結果から明らかなように、Ni又はNi合金被膜の厚さが0.2μm未満では、たとえX線回折強度比I(220)/I(111)及びI(220)/I(200)が0.5以上でも目的とする耐食性のよい表面めっき被膜が得られなかった。また、従来例のNo.61〜63との比較から分かるように、本発明例のNo.10、15〜22、24、26、28、29、31〜47はNi又はNi合金上の貴金属種が、標準単極電位差の大きい貴金属元素であるにもかかわらず、従来例と同等以上の特性を有することが判る。また、これらは合金種や、線、フレームの形状によらない。なお、前処理についてみてみると、前処理工程として<1><2><1><2><4>又は<1><2><3><4>を行う場合に、X線回折強度比I(220)/I(111)及び/又はI(220)/I(200)を0.5以上とすることができた。この場合、参考例のNo.4と本発明例のNo.5、参考例のNo.9と本発明例のNo.10、本発明例のNo.22と参考例のNo.23、参考例のNo.25と本発明例のNo.26、参考例のNo.30と本発明例のNo.31の比較から明らかなように、前処理が工程<1><2>もしくは<1><2><4>の場合よりも、工程<1><2><3><4>の場合の方がX線回折強度比I(220)/I(111)及びI(220)/I(200)が大きく、表面めっき被膜の耐食性が、より優れる。
【0032】
実施例2次に、基材へのNiバリア被膜の形成方法に関し、めっき条件の相違による供試材耐食性を試験評価して、No.64〜No.76として表4に示した。前処理には実施例1の<1><2><3><4>を用い、Niめっき液も実施例1と同じ液を用い、カソード電流密度を5A/dm2〜43A/dm2、液温を8℃〜50℃、Ni濃度を8g/dm3〜70g/dm3の範囲でそれぞれ変化させて、実施例1のフレーム形状部材をn=2で0.6μm〜1.1μmの厚さのNiめっき、その後0.1μm厚さのPdめっきをした。各工程間には水洗を、めっき前には脱イオン水洗をそれぞれ実施した。これらを実施例1と同様に、X線回折測定と塩水噴霧試験を行った。実施例1と同様に外観評価と共に実態顕微鏡観察による微視的腐食評価も行い、表には平均の評価結果を示した。
【0033】
【表4】
Figure 0003836257
【0034】
表4から明らかなように、本発明例の供試材は、外観評価ではすべて良好な耐食性評価結果を示しているが、良好な中でも微視的な評価からは、それぞれの中にもさらに若干の違いを示している。即ち、条件では、Niめっき条件によってさらに良好な耐食性特性を得ることが可能で、それはカソード電流密度、液温、さらにはNi濃度の限定条件から得られることがわかる。
【0035】
【発明の効果】
以上に詳述したように、本発明の電気電子機器用部品材料は表面めっき被膜の耐食性が優れる。したがって今後の使用が拡大する傾向に有る、Cu又はCu合金、Fe合金基材にNiなどのバリア被膜を形成し、さらにその上層に様々な特性を有する貴金属や白金族元素を被覆した被膜構成の部材において、優れた特性に反して大きな問題となる、耐食性や加熱工程後のはんだ濡れ性などの劣化問題を解決することが可能になる。本発明の製造方法によれば、特性向上のみならず経済性の点でも有利な上記の新規部材を製造することができる。
【図面の簡単な説明】
【図1】一般に使用されているリードフレームによるパッケージの一例の断面図
【図2】一般に使用されているリードフレームの一例の平面図
【符号の説明】
1 タブ部
2 素子
3 接着層
4 電極パッド
5 インナーリード端部
6 金属細線
7 樹脂
8 アウターリード部

Claims (4)

  1. CuもしくはCu合金基材、又はFe合金基材から成る電気電子機器用部品材料表面の一部乃至全面に、少なくとも1層のNi又はNi合金めっき被膜を有する電気電子機器用部品材料を製造するに当り、前記Ni又はNi合金めっき被膜形成に先立って、<1>アルカリカソード脱脂処理、<2>基材表層溶解処理、<3>アルカリアノード処理、<4>酸洗処理、の各工程を<1>→<2>→<3>→<4>の順番に少なくとも各1回ずつ実施する前処理を行う耐食性に優れる電気電子機器用部品材料の製造方法であって、前記被膜の合計の厚さが0.2μm以上であり、前記電気電子機器用部品材料が表面に対して垂直に入射させたX線回折から得られるNi又はNi合金被膜の結晶配向面(220)面の回折強度I(220)と(111)面の回折強度I(111)との回折強度比I(220)/I (111) が0.5以上であるか、又は回折強度I(220)と(200)面の回折強度I(200)との回折強度比I(220)/I(200)が0.5以上であることを特徴とする耐食性に優れる電気電子機器用部品材料の製造方法。
  2. 前記電気電子機器用部品材料が、前記Ni又はNi合金被膜の上層に、さらに少なくとも1層の貴金属又は貴金属合金被膜を有し、且つ、それら貴金属又は貴金属合金被膜厚さの合計が0.01μm以上1μm以下であることを特徴とする請求項1に記載の耐食性に優れる電気電子機器用部品材料の製造方法。
  3. 前記貴金属又は貴金属合金の主要元素がAu、Ag、Pdのうちの少なくとも1種であることを特徴とする請求項2に記載の耐食性に優れる電気電子機器用部品材料の製造方法。
  4. 前記基材表層溶解処理に用いる処理液が、酸と過酸化物と可溶性フッ化物及び過硫酸塩のうち、少なくとも1種又は2種以上を含有するものであり、且つ、酸と過酸化物を含む場合は処理液中の含有比をモル比で酸/過酸化物≧0.5とすることを特徴とする請求項1〜3のいずれか1項に記載の耐食性に優れる電気電子機器用部品材料の製造方法。
JP17617398A 1998-06-23 1998-06-23 耐食性に優れる電気電子機器用部品材料の製造方法 Expired - Fee Related JP3836257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17617398A JP3836257B2 (ja) 1998-06-23 1998-06-23 耐食性に優れる電気電子機器用部品材料の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17617398A JP3836257B2 (ja) 1998-06-23 1998-06-23 耐食性に優れる電気電子機器用部品材料の製造方法

Publications (2)

Publication Number Publication Date
JP2000012762A JP2000012762A (ja) 2000-01-14
JP3836257B2 true JP3836257B2 (ja) 2006-10-25

Family

ID=16008948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17617398A Expired - Fee Related JP3836257B2 (ja) 1998-06-23 1998-06-23 耐食性に優れる電気電子機器用部品材料の製造方法

Country Status (1)

Country Link
JP (1) JP3836257B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277256A (ja) * 2004-03-26 2005-10-06 Aisin Seiki Co Ltd リード線及びこれを備えた熱電モジュール
JP4670005B2 (ja) * 2004-11-26 2011-04-13 株式会社プロセス・ラボ・ミクロン メタルマスク、スクリーン印刷版及びはんだバンプ形成方法
TW200744314A (en) * 2006-05-18 2007-12-01 Taitien Electronics Co Ltd Oscillator device capable of keeping constant temperature
JP5974457B2 (ja) * 2011-11-24 2016-08-23 Tdk株式会社 セラミック電子部品
CN108989511B (zh) * 2018-09-25 2023-05-12 苏州昀冢电子科技股份有限公司 一种具有电子元件的基座及音圈马达

Also Published As

Publication number Publication date
JP2000012762A (ja) 2000-01-14

Similar Documents

Publication Publication Date Title
US7808109B2 (en) Fretting and whisker resistant coating system and method
JP3417395B2 (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
JP5026031B2 (ja) スズ層を有する金属デュプレックスの製造方法
US20050121330A1 (en) Chromium-free antitarnish adhesion promoting treatment composition
GB2322475A (en) A multi-layer plated lead frame
JP2007254860A (ja) めっき膜及びその形成方法
WO2017179447A1 (ja) リードフレーム材およびその製造方法
JP4639701B2 (ja) 錫めっき皮膜を有する金属板及びそれを備えた電子部品並びに錫めっき皮膜の製造方法
JPH09148508A (ja) 半導体装置用リードフレーム及びこれを用いた樹脂封止型半導体装置
JP3836257B2 (ja) 耐食性に優れる電気電子機器用部品材料の製造方法
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
JPH048883B2 (ja)
JP7096955B1 (ja) Ni電解めっき皮膜を備えるめっき構造体及び該めっき構造体を含むリードフレーム
JPH0987899A (ja) 電子機器用銅合金材料の製造方法
JP3403299B2 (ja) 半導体素子用リードフレームのメッキ方法
JP7213390B1 (ja) 銀めっき皮膜及び該銀めっき皮膜を備えた電気接点
JPH0373962B2 (ja)
JPH10284666A (ja) 電子部品機器
JP2007009334A (ja) リードフレーム
JP2001185836A (ja) 配線基板及び配線基板の製造方法及び製造装置
JP2022085602A (ja) めっき材料及び電子部品
JPS6240753A (ja) 半導体リ−ドフレ−ム
JPH09223771A (ja) 電子部品用リード部材及びその製造方法
JPH10247716A (ja) 半導体装置用リードフレームの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060726

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130804

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees