JP3434258B2 - 半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージ - Google Patents
半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージInfo
- Publication number
- JP3434258B2 JP3434258B2 JP2000053976A JP2000053976A JP3434258B2 JP 3434258 B2 JP3434258 B2 JP 3434258B2 JP 2000053976 A JP2000053976 A JP 2000053976A JP 2000053976 A JP2000053976 A JP 2000053976A JP 3434258 B2 JP3434258 B2 JP 3434258B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- frame material
- semiconductor package
- solder
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Electroplating And Plating Baths Therefor (AREA)
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
のリードフレーム材と、リードフレーム材に半田めっき
を施す方法と、半田めっきが施されたリードフレーム材
が組み込まれてなる半導体パッケージとに関するもので
ある。
携帯電話等の電子機器には、さらなる小型化、薄型化お
よび多機能化が要求されている。それを実現するには、
電子部品の小型化および高集積化、ならびにそれらの高
密度実装技術が必要となってくる。電子部品の中核をな
す半導体パッケージは、経済性および量産性に優れるこ
とから、半導体、抵抗、コンデンサ等の回路構成部品を
リードフレームとともに熱硬化性樹脂でモールドしたプ
ラスチックパッケージが主流となっている。そのプラス
チックパッケージは、表面実装デバイスであるSOP
(スモール・アウトライン・パッケージ)やQFP(ク
ワッド・フラット・パッケージ)等が主流になりつつあ
る。特にQFPは、入出力信号の増加に対応可能である
ことから需要が多い。また、厚さ1mm程度のTSOP
(シン・クワッド・フラット・パッケージ)といった薄
型化を推進したものや、半導体チップのサイズに極力近
づけた様々な形態のCSP(チップ・サイズ・パッケー
ジ)も脚光を浴びている。
用いられる通電用のリードフレームは、主として、42
%(質量百分率:以下単に%と記載する)Ni−Fe合
金を代表とするFe−Ni系合金製、あるいは銅合金製
が用いられていた。しかしながら近年では、Fe−Ni
系合金に比べて導電率が高く、半導体パッケージの高熱
放散化や信号伝達の高速化への対応に有利な面から、銅
合金製が増えている。その銅合金としては、高強度と高
導電性とを兼ね備えたCu−Fe−P系、Cu−Ni−
Si系、Cu−Cr系、Cu−Cr−Zr系等の析出硬
化型銅合金が多く用いられている。
ては、樹脂モールドを行った後に、リードフレームの樹
脂モールドから出ている部分であるアウタリード(リー
ド端子とも言う)の表面に、電気めっきによりめっき層
を形成することが一般に行われている。アウタリードへ
のめっき処理は、耐食性の向上や、基板への実装を容易
とすること等を目的としている。めっき材料としては、
通常、半田濡れ性が良好な半田が用いられている。半田
は、63%Sn−37%Pb付近の共晶組成において融
点が183℃と最も低くなり濡れ性も良好となるが、続
くトリミング工程において、アウタリードがしごかれた
際に半田くずが発生しない程度の硬度が必要である。そ
の観点から、Snの含有率が80〜90%の半田が一般
に用いられている。
は、実際のめっき処理に先立ち、樹脂モールドをキュア
した際の加熱によってアウタリードの表面に生じた数十
〜数百nm程度の酸化層を、化学研磨によって除去す
る。電気めっきに用いるめっき浴としては、アルカノー
ルスルホン酸浴、アルカンスルホン酸浴、ホウフッ化浴
等の半田めっき浴が用いられる。電気めっき法として
は、アウタリードをラックに掛け、ラックごとめっき槽
のめっき浴中に浸漬して電気めっきを施すラック法や、
ローダーおよびアンローダーを備えためっき槽を用い、
めっき浴中において搬送しながら電気めっきを施す搬送
法等が採用される。アウタリードに半田めっきが施され
た半導体パッケージは、アウタリードをトリミングした
後、実装時のリフロー工程で基板に装着される。
に電気めっきを施すと、アウタリードの表面に突起状の
異常電着物が点在する欠陥が生じる場合が従来よりあっ
た。この突起は、半田の析出が局部的に生じることに起
因するとされており、樹脂状に析出すると数百μmの長
さに達する場合もあった。このような異常電着物の析出
による突起は、アウタリードの短絡、さらにはそれに伴
う回路の誤作動といった不具合を招くものであった。最
近では、半導体パッケージの小型化の要求に応えるため
に、例えばアウタリードのピッチを150μm程度まで
小さくして実装密度を向上させたものもあり、したがっ
て上記不具合は益々発生しやすい状況にあると言える。
いる。 異常電着物による突起の発生が防止されるリードフレ
ーム材を提供する。 リードフレーム材を半田めっきするにあたり、異常電
着物による突起の発生が防止される半田めっき方法を提
供する。 半田めっきされたリードフレーム材に異常電着物によ
る突起が無く、よって突起による短絡が防止され、結果
として実装密度の向上、ひいては大幅な小型化が図られ
る半導体パッケージを提供する。
物の発生と、リードフレーム材の組成および半田めっき
条件との関係について鋭意検討を行った結果、異常電着
物が発生しない諸条件を見い出し、本発明を完成するに
至った。以下に、その具体的方法を説明する。
前処理 本発明のリードフレーム材は、前述した析出硬化型銅合
金の中のCu−Cr−Zr系銅合金が用いられる。一般
に、銅合金は組織内に析出または晶出により生じた第2
相粒子を含むものが多く、本発明のCu−Cr−Zr系
銅合金中の第2相粒子としては、CrおよびCu−Zr
化合物が挙げられる。これらの粒子は、半田めっきの前
処理として通常行われる化学研磨の際に、母相の銅より
も化学研磨液に溶解しにくいため、リードフレーム材の
表面に突起状に残存する場合がある。これが、電着物の
析出する起点となるものであり、したがって、第2相粒
子を少なくすれば電着物の析出が抑えられるであろうこ
とが想定された。
第2相粒子の数とその残存状態の関係を調べたところ、
化学研磨後の表面に残存する直径1μm以上の第2相粒
子の数が2000個/mm2以下であれば、電着物の析
出が抑えられることを見い出した。また、後述するよう
に、強度および半田めっき性を確保する上で、Crおよ
びZrの含有量を規定した。よって本発明のリードフレ
ーム材は、合金組成が、質量百分率で、Cr:0.04
〜0.4%、Zr:0.03〜0.25%、残部として
Cu及び不可避的不純物を含み、表面が化学研磨処理さ
れた後に半田めっきが施されるリードフレーム材であっ
て、化学研磨処理により、該リードフレーム材の表面に
残存する直径1μm以上の第2相粒子の数が2000個
/mm2以下とされていることを特徴としている。
般的な過酸化物と酸の混合液が用いられる。過酸化物
は、酸素イオンを遊離させて母材の銅を酸化させる作用
を持ち、一方、酸は酸化物を溶解する作用を持つ。した
がって、これらの共存により銅合金の表層を除去するこ
とができる。過酸化物としては、過酸化水素水の他、過
硫酸アンモニウム等の過硫酸塩が用いられる。また、酸
としては銅の溶解度が高いものが望ましく、例えば、硫
酸、硝酸、塩酸ホウフッ酸、スルファミン酸等が用いら
れる。
よびその根拠を説明する。(a)Cu−Cr−Zr系銅
合金 合金組成が、Cr:0.04〜0.4%(ここで言う
%は質量百分率であり、以下全て同様である)、Zr:
0.03〜0.25%、残部がCu及び不可避的不純物
からなることを特徴とする。
理を行うと、母相中に析出して強度を向上させる。しか
しながら、Crの含有量が0.04%未満では所望の強
度向上効果を得ることができず、一方、0.4%を超え
ると粗大なCrが母相中に残留し、半田めっき性が劣化
する。したがって、Crの含有量は0.04〜0.4%
とし、この範囲内では特に0.25%以下が好ましい。
また、Zrは、時効処理を行うことによりCuと化合物
を形成して母材中に析出し強度を向上させる。しかしな
がら、Zrの含有量が0.03%未満では所望の強度向
上効果を得ることができず、一方、0.25%を超える
と粗大な未固溶のZrが母相中に残留し、半田めっき性
が劣化する。したがって、Zrの含有量は0.03〜
0.25%とし、この範囲内では特に0.15%以下が
好ましい。
%、Zr:0.03〜0.25%、Zn、Ni、Sn、
In、Mn、P、MgおよびSiより選択された1また
は2種以上を総量で0.01〜1.0%、残部がCu及
び不可避的不純物からなることを特徴とする。
記(a)による。Zn、Ni、Sn、In、Mn、
P、MgおよびSiは、いずれも合金の導電性を大きく
低下させることなく、主として固溶強化により強度を向
上させる。そのために、いずれか1種または2種以上が
添加される。しかしながら、その含有量が総量で0.0
1%未満では所望の強度向上効果を得ることができず、
一方、1.0%を超えると導電率が著しく低下する。し
たがって、総量は0.01〜1.0%とした。
合金 合金組成が、Cr:0.04〜0.4%、Zr:0.
03〜0.25%、Fe:0.1〜1.8%、Ti:
0.1〜0.8%、残部がCu及び不可避的不純物から
なる銅合金製であることを特徴とする。
記(a)による。FeおよびTiは、時効処理を行う
ことにより母相中にFeとTiのとの金属間化合物を形
成し、これによって強度をより向上させる。しかしなが
ら、双方の含有量が0.1%未満では所望の強度向上効
果を得ることができない。一方、Feの含有量が1.8
%、また、Tiの含有量が0.8%を超えると、Feお
よびTiを主成分とする粗大な介在物が残存して半田め
っき性を阻害する。したがって、Feの含有量は0.1
〜1.8%とし、この範囲内では特に1.4%以下が好
ましい。また、Tiの含有量は0.1〜0.8%とし、
この範囲内では特に0.4%以下が好ましい。
%、Zr:0.03〜0.25%、Fe:0.1〜1.
8%、Ti:0.1〜0.8%、Zn、Ni、Sn、I
n、Mn、P、MgおよびSiより選択された1または
2種以上を総量で0.01〜1.0%、残部がCu及び
不可避的不純物からなることを特徴とする。
記(a)による。また、FeおよびTiの含有量の規
定理由は、上記(b)による。さらに、Zn、Ni、
Sn、In、Mn、P、MgおよびSiより選択された
1または2種以上の総量の規定理由は、上記(a)に
よる。
法 半田めっきを行う際には、めっき浴の温度、金属イオン
濃度および攪拌条件が異常電着物の析出、成長に影響す
る。リードフレーム材がめっき浴中に浸漬された状態
で、リードフレーム材の近傍すなわち陰極の近傍には、
析出反応により金属イオンが消費されてイオン濃度の低
くなった拡散層が生成している。このため、めっき層の
成長はこの拡散層を通過する金属イオンの速度に影響さ
れる。ひとたび電着物が突起状に析出すると、その部分
における電着物の生成に必要な金属イオンの拡散距離が
短くなるため、電着物の発生頻度が多くなり、電着物が
成長することになる。この成長を抑えるためには、めっ
き浴の温度を下げることによりイオンの泳動速度を下げ
る手段、金属イオン濃度を下げる手段、めっき浴の撹拌
の強さを制限して拡散層を厚くさせる手段が挙げられ
る。
変更して調査したところ、めっき浴の温度が35℃以
下、めっき浴中のSnイオン濃度が25g/L以下、め
っき浴を攪拌させた際に生じるリードフレーム材とめっ
き液との相対速度差が2m/sec以下の諸条件を満た
す場合に、電着物の成長が抑えられることを見い出し
た。よって本発明の半導体パッケージのリードフレーム
材に対する半田めっき方法は、電気めっきの条件とし
て、めっき浴の温度を35℃以下、めっき浴中のSnイ
オン濃度を25g/L以下、リードフレーム材とめっき
液との間に生じさせる相対速度差を2m/sec以下と
することを特徴としている。なお、めっき浴の温度に関
しては25℃以下がより好ましく、Snイオン濃度に関
しては20g/L以下がより好ましく、相対速度差に関
しては1m/secがより好ましい。
法においては、通電を一旦停止させることが、上記拡散
層が消滅して電着物の成長が抑えられるので有効であ
る。良好な半田めっき面を得るためには、通電時間をで
きるだけ短く、かつ通電停止時間をできるだけ長くする
ことが望ましいものの、これらの時間すなわち通電パタ
ーン(電流の波形)は、生産性を低下させない範囲で考
慮されるべきである。そこで、本発明では、電気めっき
における通電パターンを、20sec以下の通電と0.
02sec以上の通電停止とを交互に繰り返すパターン
とすることを特徴としている。
れかのリードフレーム材に上記(1)で述べた化学研磨
による前処理後の表面性状の条件を適用し、さらに、上
記(3)で述べた半田めっき方法により半田めっきが施
されたリードフレーム材が組み込まれてなることを特徴
としている。
する。図1は、一実施形態に係るQFPタイプの半導体
パッケージを示している。図中符合1は銅合金製のリー
ドフレーム、2はスルーホール2aを有するセラミック
製の基板である。基板2には、半導体3、セラミックコ
ンデンサ4が搭載されている。リードフレーム1、半導
体3およびセラミックコンデンサ4は、基板2に張られ
た膜導体5およびボンディングワイヤ6を介して接続さ
れている。基板2および基板2への搭載部品は樹脂7に
よりモールドされている。リードフレーム1の一部は樹
脂7から露出しており、その部分が図示せぬ回路基板へ
の実装工程でリフローされるアウタリード1aとされ
る。アウタリード1aは、樹脂7がモールドされた後
に、電気めっきにより半田めっきされている。
に、次の組成のものが好適に用いられる。 Cr:0.04〜0.4%、Zr:0.03〜0.2
5%、残部がCu及び不可避的不純物。 Cr:0.04〜0.4%、Zr:0.03〜0.2
5%、Zn、Ni、Sn、In、Mn、P、Mgおよび
Siより選択された1または2種以上を総量で0.01
〜1.0%、残部がCu及び不可避的不純物。 Cr:0.04〜0.4%、Zr:0.03〜0.2
5%、Fe:0.1〜1.8%、Ti:0.1〜0.8
%、残部がCu及び不可避的不純物。 Cr:0.04〜0.4%、Zr:0.03〜0.2
5%、Fe:0.1〜1.8%、Ti:0.1〜0.8
%、Zn、Ni、Sn、In、Mn、P、MgおよびS
iより選択された1または2種以上を総量で0.01〜
1.0%、残部がCu及び不可避的不純物。
手順を説明する。半田めっきの前処理としてアウタリー
ド1aの表面を化学研磨して酸化層を除去するととも
に、表面に残存する直径1μm以上の第2相粒子の数
を、2000個/mm2以下とする。半田めっきは、ア
ルカノールスルホン酸浴、アルカンスルホン酸浴、ホウ
フッ化浴等を半田めっき浴とし、ラック法や搬送法等に
より行う。ここで、半田めっきの条件を、めっき浴の温
度:35℃以下、めっき浴中のSnイオン濃度:25g
/L以下、リードフレーム材とめっき液との間に生じさ
せる相対速度差:2m/sec以下とする。また、通電
パターン(電流の波形)を、20sec以下の通電と
0.02sec以上の通電停止とを交互に繰り返すパタ
ーンとする。所望の半田めっき層が形成されたら、アウ
タリード1aをトリミングして半導体パッケージを得
る。
記の条件で半田めっきがなされることにより、異常電着
物による突起の発生が防止され、アウタリード1aの表
面には良好な半田めっき層が形成される。したがって、
本実施形態の半導体パッケージにあっては、突起による
短絡は起こらず、結果として実装密度の向上、ひいては
大幅な小型化が図られる。このような効果は、上記〜
のいずれかの組成の銅合金をリードフレーム1の材料
とすることにより促進する。
げ、本発明の効果をより明らかにする。[試験1]合金の組成による半田めっき性の良否 表2に示す各種組成からなる実施例9〜25および比較
例26〜32の銅合金を、 高周波溶解炉によって真空中
またはArガス雰囲気中で溶製し、厚さ30mmのイン
ゴットを得た。なお、これら銅合金は、電気銅あるいは
無酸素銅を主原料とし、Cu−Cr母合金、Cu−Zr
母合金、Zn、Ti、軟鋼、Ni、Sn、In、Mn、
Mg、Si、Cu−P母合金を副原料とした。次に、こ
れらインゴットを、熱間加工、溶体化処理、1回目の冷
間圧延、時効処理、最終の冷間圧延、歪除去のための焼
鈍、の工程順で処理し、厚さ0.15mmの板とした。
続いて、各板から50mm×150mmの試験片をリー
ドフレーム材のサンプルとして切り出した。
脂を行った後、化学研磨により表層を3μm除去した。
化学研磨後の各サンプルの表面をSEMにより1500
倍の倍率で観察したところ、第2相粒子は母相の銅に比
べて化学研磨液に溶解しにくいため、突起状に残存して
いた。この様子を上記倍率にて写真撮影し、写真上で直
径1μm以上の第2相粒子の個数を数えた。合計の観察
面積は100μm平方程度とし、測定された個数を1m
m2当たりの個数に換算した。
10%希硫酸で洗浄した後、表3に示す条件で各サンプ
ル1〜32に半田めっきを行った。その際の半田めっき
浴は、アルカノールスルホン酸浴、電流密度は3A/d
m2、半田めっきにおけるSnとPbの濃度割合はS
n:Pb=90:10とした。また、めっき時間は6分
とし、形成されるめっき層の厚さを7μmとした。な
お、表3の攪拌速度は、サンプルとめっき液との間に生
じる相対速度差に相当する。各サンプル1〜32の半田
めっき層の表面を実体顕微鏡によって40倍の倍率で観
察し、高さ20μm以上の異常電着物による突起が認め
られる場合を不良品(×)、認められない場合を良品
(○)と評価した。また、各サンプル1〜32につき、
引張り強さおよび導電率を測定した。これらの評価結果
および測定値を、表1および表2に併記する。なお、表
1および表2の下線は、本発明から逸脱する数値を示し
ている。
き性の良否 上記試験1と同様の方法で、表4に示すa,b,cの組
成の銅合金からなるサンプルを得た。さらに同様の方法
で、サンプルa,b,cの第2相粒子の分布と、引張り
強さおよび導電率を測定した。これらの結果を表4に併
記する。
から10%希硫酸で洗浄した後、表5に示す条件で半田
めっきを行い、実施例のサンプル37,38と比較例の
サンプル39〜42とを得た。その際の半田めっき浴、
電流密度、SnとPbの濃度割合、めっき時間およびめ
っき層の厚さは、試験1と同様の条件とした。次いで、
半田めっきした各サンプル37〜42の半田めっき層の
表面を実体顕微鏡によって40倍の倍率で観察し、半田
めっき性を試験1と同様の方法で評価した。その結果表
5に併記する。なお、表5においても、下線で示す数値
は本発明から逸脱するものである。
に、化学研磨後に残存する第2相粒子の数が本発明の範
囲内である実施例は半田めっき性が良好であるが、第2
相粒子の数が本発明を逸脱する比較例の半田めっき性は
劣っており、本発明の効果が確認された。また、試験2
の結果を示す表5によれば、特にめっき浴の温度、Sn
イオン濃度および攪拌速度が本発明から逸脱することに
より、半田めっき性が劣ることが確認された。
半田めっきされたリードフレーム材の表面に異常電着物
による突起が発生することを防止することができ、よっ
て突起による短絡が防止され、結果として実装密度の向
上、ひいては大幅な小型化が図られる。
の断面図である。
3…半導体、4…セラミックコンデンサ、5…膜導体、
6…ボンディングワイヤ、7…樹脂。
Claims (7)
- 【請求項1】 合金組成が、質量百分率で、Cr:0.
04〜0.4%、Zr:0.03〜0.25%、残部と
してCu及び不可避的不純物を含み、表面が化学研磨処
理された後に半田めっきが施されるリードフレーム材で
あって、 前記化学研磨処理により、該リードフレーム材の表面に
残存する直径1μm以上の第2相粒子の数が2000個
/mm2以下とされていることを特徴とする半導体パッ
ケージのリードフレーム材。 - 【請求項2】 さらに、Zn、Ni、Sn、In、M
n、P、MgおよびSiより選択された1または2種以
上を総量で0.01〜1.0%含むことを特徴とする請
求項1に記載の半導体パッケージのリードフレーム材。 - 【請求項3】 さらに、Fe:0.1〜1.8%、T
i:0.1〜0.8%を含むことを特徴とする請求項1
に記載の半導体パッケージのリードフレーム材。 - 【請求項4】 さらに、Fe:0.1〜1.8%、T
i:0.1〜0.8%、Zn、Ni、Sn、In、M
n、P、MgおよびSiより選択された1または2種以
上を総量で0.01〜1.0%含むことを特徴とする請
求項1に記載の半導体パッケージのリードフレーム材。 - 【請求項5】 請求項1〜4のいずれかに記載の半導体
パッケージのリードフレーム材を電気めっきにより半田
めっきする方法であって、 めっき浴の温度を35℃以下、めっき浴中のSnイオン
濃度を25g/L以下、リードフレーム材とめっき液と
の間に生じさせる相対速度差を2m/sec以下とする
ことを特徴とする半導体パッケージのリードフレーム材
への半田めっき方法。 - 【請求項6】 電気めっきにおける通電パターンを、2
0sec以下の通電と0.02sec以上の通電停止と
を交互に繰り返すパターンとすることを特徴とする請求
項5に記載の半導体パッケージのリードフレーム材への
半田めっき方法。 - 【請求項7】 請求項5または6に記載の半田めっき方
法により半田めっきが施されたリードフレーム材が組み
込まれてなることを特徴とする半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000053976A JP3434258B2 (ja) | 2000-02-29 | 2000-02-29 | 半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000053976A JP3434258B2 (ja) | 2000-02-29 | 2000-02-29 | 半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001244398A JP2001244398A (ja) | 2001-09-07 |
JP3434258B2 true JP3434258B2 (ja) | 2003-08-04 |
Family
ID=18575292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000053976A Expired - Fee Related JP3434258B2 (ja) | 2000-02-29 | 2000-02-29 | 半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3434258B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4130593B2 (ja) * | 2003-01-23 | 2008-08-06 | 日鉱金属株式会社 | 疲労及び中間温度特性に優れた高力高導電性銅合金 |
JP6835638B2 (ja) * | 2017-03-22 | 2021-02-24 | Jx金属株式会社 | 強度及び導電性に優れる銅合金板 |
JP7430502B2 (ja) * | 2019-09-19 | 2024-02-13 | Jx金属株式会社 | 銅合金線材及び電子機器部品 |
-
2000
- 2000-02-29 JP JP2000053976A patent/JP3434258B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001244398A (ja) | 2001-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930005072B1 (ko) | 전자기기용 구리합금 및 그 제조방법 | |
CN102286675B (zh) | 电气、电子部件用铜合金材料及其制造方法 | |
KR20080027818A (ko) | 전자기기용 구리합금 및 그 제조방법 | |
JP2008127606A (ja) | 酸化膜密着性に優れた高強度銅合金板 | |
KR950013290B1 (ko) | 전자 전기기기 도전부품용 재료 | |
JPH06184680A (ja) | 曲げ加工性が優れた銅合金 | |
JP3465541B2 (ja) | リードフレーム材の製造方法 | |
KR950013291B1 (ko) | 전자 전기기기 도전부품용 재료 | |
JP3434258B2 (ja) | 半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージ | |
JPS6365039A (ja) | 電子電気機器用銅合金 | |
JP2005052869A (ja) | 高温はんだ付用ろう材とそれを用いた半導体装置 | |
JPH09157775A (ja) | 電子機器用銅合金 | |
JPH10284667A (ja) | 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法 | |
JP2005105307A (ja) | リフローSnめっき部材、前記部材の製造方法、および前記部材が用いられた電気電子機器用部品 | |
JP3296709B2 (ja) | 電子機器用薄板銅合金およびその製造方法 | |
JP2007100136A (ja) | 均一めっき性に優れたリードフレーム用銅合金 | |
JPH034613B2 (ja) | ||
JPS6396239A (ja) | リードフレーム、コネクタもしくはスイッチ用導電圧延材料 | |
JPH034612B2 (ja) | ||
JPS63125631A (ja) | 高力高導電性銅合金 | |
KR102489331B1 (ko) | 솔더볼 및 그 제조방법 | |
JPS6314832A (ja) | メッキ密着性及びハンダ接合性に優れた電子機器用銅合金とその製造法 | |
WO2010001208A2 (en) | Plated member and method of forming plating layer | |
JP3403299B2 (ja) | 半導体素子用リードフレームのメッキ方法 | |
JP3280686B2 (ja) | 民生用素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110530 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110530 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110530 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |