JP2001244398A - 半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージ - Google Patents
半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージInfo
- Publication number
- JP2001244398A JP2001244398A JP2000053976A JP2000053976A JP2001244398A JP 2001244398 A JP2001244398 A JP 2001244398A JP 2000053976 A JP2000053976 A JP 2000053976A JP 2000053976 A JP2000053976 A JP 2000053976A JP 2001244398 A JP2001244398 A JP 2001244398A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- frame material
- semiconductor package
- plating
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】
【課題】 リードフレーム材を半田めっきする際に、め
っき層の表面に異常電着物による突起が発生することを
防止する。 【解決手段】 リードフレーム材を銅合金からなるもの
とし、半田めっきの前処理として化学研磨を行う。化学
研磨後の表面に残存する直径１μｍ以上の第２相粒子の
数を、２０００個／ｍｍ２以下とする。
っき層の表面に異常電着物による突起が発生することを
防止する。 【解決手段】 リードフレーム材を銅合金からなるもの
とし、半田めっきの前処理として化学研磨を行う。化学
研磨後の表面に残存する直径１μｍ以上の第２相粒子の
数を、２０００個／ｍｍ２以下とする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
のリードフレーム材と、リードフレーム材に半田めっき
を施す方法と、半田めっきが施されたリードフレーム材
が組み込まれてなる半導体パッケージとに関するもので
ある。
のリードフレーム材と、リードフレーム材に半田めっき
を施す方法と、半田めっきが施されたリードフレーム材
が組み込まれてなる半導体パッケージとに関するもので
ある。
【０００２】
【従来の技術】近年普及が目覚ましい携帯型パソコンや
携帯電話等の電子機器には、さらなる小型化、薄型化お
よび多機能化が要求されている。それを実現するには、
電子部品の小型化および高集積化、ならびにそれらの高
密度実装技術が必要となってくる。電子部品の中核をな
す半導体パッケージは、経済性および量産性に優れるこ
とから、半導体、抵抗、コンデンサ等の回路構成部品を
リードフレームとともに熱硬化性樹脂でモールドしたプ
ラスチックパッケージが主流となっている。そのプラス
チックパッケージは、表面実装デバイスであるＳＯＰ
（スモール・アウトライン・パッケージ）やＱＦＰ（ク
ワッド・フラット・パッケージ）等が主流になりつつあ
る。特にＱＦＰは、入出力信号の増加に対応可能である
ことから需要が多い。また、厚さ１ｍｍ程度のＴＳＯＰ
（シン・クワッド・フラット・パッケージ）といった薄
型化を推進したものや、半導体チップのサイズに極力近
づけた様々な形態のＣＳＰ（チップ・サイズ・パッケー
ジ）も脚光を浴びている。
携帯電話等の電子機器には、さらなる小型化、薄型化お
よび多機能化が要求されている。それを実現するには、
電子部品の小型化および高集積化、ならびにそれらの高
密度実装技術が必要となってくる。電子部品の中核をな
す半導体パッケージは、経済性および量産性に優れるこ
とから、半導体、抵抗、コンデンサ等の回路構成部品を
リードフレームとともに熱硬化性樹脂でモールドしたプ
ラスチックパッケージが主流となっている。そのプラス
チックパッケージは、表面実装デバイスであるＳＯＰ
（スモール・アウトライン・パッケージ）やＱＦＰ（ク
ワッド・フラット・パッケージ）等が主流になりつつあ
る。特にＱＦＰは、入出力信号の増加に対応可能である
ことから需要が多い。また、厚さ１ｍｍ程度のＴＳＯＰ
（シン・クワッド・フラット・パッケージ）といった薄
型化を推進したものや、半導体チップのサイズに極力近
づけた様々な形態のＣＳＰ（チップ・サイズ・パッケー
ジ）も脚光を浴びている。
【０００３】ところで、上記各種の半導体パッケージに
用いられる通電用のリードフレームは、主として、４２
％（質量百分率：以下単に％と記載する）Ｎｉ−Ｆｅ合
金を代表とするＦｅ−Ｎｉ系合金製、あるいは銅合金製
が用いられていた。しかしながら近年では、Ｆｅ−Ｎｉ
系合金に比べて導電率が高く、半導体パッケージの高熱
放散化や信号伝達の高速化への対応に有利な面から、銅
合金製が増えている。その銅合金としては、高強度と高
導電性とを兼ね備えたＣｕ−Ｆｅ−Ｐ系、Ｃｕ−Ｎｉ−
Ｓｉ系、Ｃｕ−Ｃｒ系、Ｃｕ−Ｃｒ−Ｚｒ系等の析出硬
化型銅合金が多く用いられている。
用いられる通電用のリードフレームは、主として、４２
％（質量百分率：以下単に％と記載する）Ｎｉ−Ｆｅ合
金を代表とするＦｅ−Ｎｉ系合金製、あるいは銅合金製
が用いられていた。しかしながら近年では、Ｆｅ−Ｎｉ
系合金に比べて導電率が高く、半導体パッケージの高熱
放散化や信号伝達の高速化への対応に有利な面から、銅
合金製が増えている。その銅合金としては、高強度と高
導電性とを兼ね備えたＣｕ−Ｆｅ−Ｐ系、Ｃｕ−Ｎｉ−
Ｓｉ系、Ｃｕ−Ｃｒ系、Ｃｕ−Ｃｒ−Ｚｒ系等の析出硬
化型銅合金が多く用いられている。
【０００４】さて、半導体パッケージの製造工程におい
ては、樹脂モールドを行った後に、リードフレームの樹
脂モールドから出ている部分であるアウタリード（リー
ド端子とも言う）の表面に、電気めっきによりめっき層
を形成することが一般に行われている。アウタリードへ
のめっき処理は、耐食性の向上や、基板への実装を容易
とすること等を目的としている。めっき材料としては、
通常、半田濡れ性が良好な半田が用いられている。半田
は、６３％Ｓｎ−３７％Ｐｂ付近の共晶組成において融
点が１８３℃と最も低くなり濡れ性も良好となるが、続
くトリミング工程において、アウタリードがしごかれた
際に半田くずが発生しない程度の硬度が必要である。そ
の観点から、Ｓｎの含有率が８０〜９０％の半田が一般
に用いられている。
ては、樹脂モールドを行った後に、リードフレームの樹
脂モールドから出ている部分であるアウタリード（リー
ド端子とも言う）の表面に、電気めっきによりめっき層
を形成することが一般に行われている。アウタリードへ
のめっき処理は、耐食性の向上や、基板への実装を容易
とすること等を目的としている。めっき材料としては、
通常、半田濡れ性が良好な半田が用いられている。半田
は、６３％Ｓｎ−３７％Ｐｂ付近の共晶組成において融
点が１８３℃と最も低くなり濡れ性も良好となるが、続
くトリミング工程において、アウタリードがしごかれた
際に半田くずが発生しない程度の硬度が必要である。そ
の観点から、Ｓｎの含有率が８０〜９０％の半田が一般
に用いられている。
【０００５】アウタリードを電気めっきするにあたって
は、実際のめっき処理に先立ち、樹脂モールドをキュア
した際の加熱によってアウタリードの表面に生じた数十
〜数百ｎｍ程度の酸化層を、化学研磨によって除去す
る。電気めっきに用いるめっき浴としては、アルカノー
ルスルホン酸浴、アルカンスルホン酸浴、ホウフッ化浴
等の半田めっき浴が用いられる。電気めっき法として
は、アウタリードをラックに掛け、ラックごとめっき槽
のめっき浴中に浸漬して電気めっきを施すラック法や、
ローダーおよびアンローダーを備えためっき槽を用い、
めっき浴中において搬送しながら電気めっきを施す搬送
法等が採用される。アウタリードに半田めっきが施され
た半導体パッケージは、アウタリードをトリミングした
後、実装時のリフロー工程で基板に装着される。
は、実際のめっき処理に先立ち、樹脂モールドをキュア
した際の加熱によってアウタリードの表面に生じた数十
〜数百ｎｍ程度の酸化層を、化学研磨によって除去す
る。電気めっきに用いるめっき浴としては、アルカノー
ルスルホン酸浴、アルカンスルホン酸浴、ホウフッ化浴
等の半田めっき浴が用いられる。電気めっき法として
は、アウタリードをラックに掛け、ラックごとめっき槽
のめっき浴中に浸漬して電気めっきを施すラック法や、
ローダーおよびアンローダーを備えためっき槽を用い、
めっき浴中において搬送しながら電気めっきを施す搬送
法等が採用される。アウタリードに半田めっきが施され
た半導体パッケージは、アウタリードをトリミングした
後、実装時のリフロー工程で基板に装着される。
【０００６】
【発明が解決しようとする課題】ところで、上記のよう
に電気めっきを施すと、アウタリードの表面に突起状の
異常電着物が点在する欠陥が生じる場合が従来よりあっ
た。この突起は、半田の析出が局部的に生じることに起
因するとされており、樹脂状に析出すると数百μｍの長
さに達する場合もあった。このような異常電着物の析出
による突起は、アウタリードの短絡、さらにはそれに伴
う回路の誤作動といった不具合を招くものであった。最
近では、半導体パッケージの小型化の要求に応えるため
に、例えばアウタリードのピッチを１５０μｍ程度まで
小さくして実装密度を向上させたものもあり、したがっ
て上記不具合は益々発生しやすい状況にあると言える。
に電気めっきを施すと、アウタリードの表面に突起状の
異常電着物が点在する欠陥が生じる場合が従来よりあっ
た。この突起は、半田の析出が局部的に生じることに起
因するとされており、樹脂状に析出すると数百μｍの長
さに達する場合もあった。このような異常電着物の析出
による突起は、アウタリードの短絡、さらにはそれに伴
う回路の誤作動といった不具合を招くものであった。最
近では、半導体パッケージの小型化の要求に応えるため
に、例えばアウタリードのピッチを１５０μｍ程度まで
小さくして実装密度を向上させたものもあり、したがっ
て上記不具合は益々発生しやすい状況にあると言える。
【０００７】よって本発明は、以下の事項を目的として
いる。 異常電着物による突起の発生が防止されるリードフレ
ーム材を提供する。 リードフレーム材を半田めっきするにあたり、異常電
着物による突起の発生が防止される半田めっき方法を提
供する。 半田めっきされたリードフレーム材に異常電着物によ
る突起が無く、よって突起による短絡が防止され、結果
として実装密度の向上、ひいては大幅な小型化が図られ
る半導体パッケージを提供する。
いる。 異常電着物による突起の発生が防止されるリードフレ
ーム材を提供する。 リードフレーム材を半田めっきするにあたり、異常電
着物による突起の発生が防止される半田めっき方法を提
供する。 半田めっきされたリードフレーム材に異常電着物によ
る突起が無く、よって突起による短絡が防止され、結果
として実装密度の向上、ひいては大幅な小型化が図られ
る半導体パッケージを提供する。
【０００８】
【課題を解決するための手段】本発明者等は、異常電着
物の発生と、リードフレーム材の組成および半田めっき
条件との関係について鋭意検討を行った結果、異常電着
物が発生しない諸条件を見い出し、本発明を完成するに
至った。以下に、その具体的方法を説明する。
物の発生と、リードフレーム材の組成および半田めっき
条件との関係について鋭意検討を行った結果、異常電着
物が発生しない諸条件を見い出し、本発明を完成するに
至った。以下に、その具体的方法を説明する。
【０００９】（１）リードフレーム材の化学研磨による
前処理 本発明のリードフレーム材は、銅合金、その中でも前述
した析出硬化型銅合金が好適に用いられる。このような
銅合金は、組織内に析出または晶出により生じた第２相
粒子を含むものが多い。主な第２相粒子としては、Ｃｕ
−Ｆｅ−Ｐ系銅合金ではＦｅ−Ｐ化合物、Ｃｕ−Ｎｉ−
Ｓｉ系銅合金ではＮｉ−Ｓｉ化合物、Ｃｕ−Ｃｒ系銅合
金ではＣｒ、Ｃｕ−Ｃｒ−Ｚｒ系銅合金ではＣｒおよび
Ｃｕ−Ｚｒ化合物が挙げられる。これらの粒子は、半田
めっきの前処理として通常行われる化学研磨の際に、母
相の銅よりも化学研磨液に溶解しにくいため、リードフ
レーム材の表面に突起状に残存する場合がある。これ
が、電着物の析出する起点となるものであり、したがっ
て、第２相粒子を少なくすれば電着物の析出が抑えられ
るであろうことが想定された。
前処理 本発明のリードフレーム材は、銅合金、その中でも前述
した析出硬化型銅合金が好適に用いられる。このような
銅合金は、組織内に析出または晶出により生じた第２相
粒子を含むものが多い。主な第２相粒子としては、Ｃｕ
−Ｆｅ−Ｐ系銅合金ではＦｅ−Ｐ化合物、Ｃｕ−Ｎｉ−
Ｓｉ系銅合金ではＮｉ−Ｓｉ化合物、Ｃｕ−Ｃｒ系銅合
金ではＣｒ、Ｃｕ−Ｃｒ−Ｚｒ系銅合金ではＣｒおよび
Ｃｕ−Ｚｒ化合物が挙げられる。これらの粒子は、半田
めっきの前処理として通常行われる化学研磨の際に、母
相の銅よりも化学研磨液に溶解しにくいため、リードフ
レーム材の表面に突起状に残存する場合がある。これ
が、電着物の析出する起点となるものであり、したがっ
て、第２相粒子を少なくすれば電着物の析出が抑えられ
るであろうことが想定された。
【００１０】そこで本発明者等は、化学研磨後における
第２相粒子の数とその残存状態の関係を調べたところ、
化学研磨後の表面に残存する直径１μｍ以上の第２相粒
子の数が２０００個／ｍｍ２以下であれば、電着物の析
出が抑えられることを見い出した。よって本発明のリー
ドフレーム材は、銅合金からなり、表面が化学研磨処理
された後に半田めっきが施されるリードフレーム材であ
って、化学研磨処理により、該リードフレーム材の表面
に残存する直径１μｍ以上の第２相粒子の数が２０００
個／ｍｍ２以下とされていることを特徴としている。
第２相粒子の数とその残存状態の関係を調べたところ、
化学研磨後の表面に残存する直径１μｍ以上の第２相粒
子の数が２０００個／ｍｍ２以下であれば、電着物の析
出が抑えられることを見い出した。よって本発明のリー
ドフレーム材は、銅合金からなり、表面が化学研磨処理
された後に半田めっきが施されるリードフレーム材であ
って、化学研磨処理により、該リードフレーム材の表面
に残存する直径１μｍ以上の第２相粒子の数が２０００
個／ｍｍ２以下とされていることを特徴としている。
【００１１】化学研磨に用いる化学研磨液としては、一
般的な過酸化物と酸の混合液が用いられる。過酸化物
は、酸素イオンを遊離させて母材の銅を酸化させる作用
を持ち、一方、酸は酸化物を溶解する作用を持つ。した
がって、これらの共存により銅合金の表層を除去するこ
とができる。過酸化物としては、過酸化水素水の他、過
硫酸アンモニウム等の過硫酸塩が用いられる。また、酸
としては銅の溶解度が高いものが望ましく、例えば、硫
酸、硝酸、塩酸ホウフッ酸、スルファミン酸等が用いら
れる。
般的な過酸化物と酸の混合液が用いられる。過酸化物
は、酸素イオンを遊離させて母材の銅を酸化させる作用
を持ち、一方、酸は酸化物を溶解する作用を持つ。した
がって、これらの共存により銅合金の表層を除去するこ
とができる。過酸化物としては、過酸化水素水の他、過
硫酸アンモニウム等の過硫酸塩が用いられる。また、酸
としては銅の溶解度が高いものが望ましく、例えば、硫
酸、硝酸、塩酸ホウフッ酸、スルファミン酸等が用いら
れる。
【００１２】（２）リードフレーム材の組成 次に、本発明のリードフレーム材の組成に関する規定お
よびその根拠を説明する。（ａ）Ｃｕ−Ｃｒ−Ｚｒ系銅
合金 合金組成が、Ｃｒ：０．０４〜０．４％（ここで言う
％は質量百分率であり、以下全て同様である）、Ｚｒ：
０．０３〜０．２５％、残部がＣｕ及び不可避的不純物
からなることを特徴とする。
よびその根拠を説明する。（ａ）Ｃｕ−Ｃｒ−Ｚｒ系銅
合金 合金組成が、Ｃｒ：０．０４〜０．４％（ここで言う
％は質量百分率であり、以下全て同様である）、Ｚｒ：
０．０３〜０．２５％、残部がＣｕ及び不可避的不純物
からなることを特徴とする。
【００１３】Ｃｒは、合金を溶体化処理した後に時効処
理を行うと、母相中に析出して強度を向上させる。しか
しながら、Ｃｒの含有量が０．０４％未満では所望の強
度向上効果を得ることができず、一方、０．４％を超え
ると粗大なＣｒが母相中に残留し、半田めっき性が劣化
する。したがって、Ｃｒの含有量は０．０４〜０．４％
とし、この範囲内では特に０．２５％以下が好ましい。
また、Ｚｒは、時効処理を行うことによりＣｕと化合物
を形成して母材中に析出し強度を向上させる。しかしな
がら、Ｚｒの含有量が０．０３％未満では所望の強度向
上効果を得ることができず、一方、０．２５％を超える
と粗大な未固溶のＺｒが母相中に残留し、半田めっき性
が劣化する。したがって、Ｚｒの含有量は０．０３〜
０．２５％とし、この範囲内では特に０．１５％以下が
好ましい。
理を行うと、母相中に析出して強度を向上させる。しか
しながら、Ｃｒの含有量が０．０４％未満では所望の強
度向上効果を得ることができず、一方、０．４％を超え
ると粗大なＣｒが母相中に残留し、半田めっき性が劣化
する。したがって、Ｃｒの含有量は０．０４〜０．４％
とし、この範囲内では特に０．２５％以下が好ましい。
また、Ｚｒは、時効処理を行うことによりＣｕと化合物
を形成して母材中に析出し強度を向上させる。しかしな
がら、Ｚｒの含有量が０．０３％未満では所望の強度向
上効果を得ることができず、一方、０．２５％を超える
と粗大な未固溶のＺｒが母相中に残留し、半田めっき性
が劣化する。したがって、Ｚｒの含有量は０．０３〜
０．２５％とし、この範囲内では特に０．１５％以下が
好ましい。
【００１４】合金組成が、Ｃｒ：０．０４〜０．４
％、Ｚｒ：０．０３〜０．２５％、Ｚｎ、Ｎｉ、Ｓｎ、
Ｉｎ、Ｍｎ、Ｐ、ＭｇおよびＳｉより選択された１また
は２種以上を総量で０．０１〜１．０％、残部がＣｕ及
び不可避的不純物からなることを特徴とする。
％、Ｚｒ：０．０３〜０．２５％、Ｚｎ、Ｎｉ、Ｓｎ、
Ｉｎ、Ｍｎ、Ｐ、ＭｇおよびＳｉより選択された１また
は２種以上を総量で０．０１〜１．０％、残部がＣｕ及
び不可避的不純物からなることを特徴とする。
【００１５】ＣｒおよびＺｒの含有量の規定理由は、上
記（ａ）による。Ｚｎ、Ｎｉ、Ｓｎ、Ｉｎ、Ｍｎ、
Ｐ、ＭｇおよびＳｉは、いずれも合金の導電性を大きく
低下させることなく、主として固溶強化により強度を向
上させる。そのために、いずれか１種または２種以上が
添加される。しかしながら、その含有量が総量で０．０
１％未満では所望の強度向上効果を得ることができず、
一方、１．０％を超えると導電率が著しく低下する。し
たがって、総量は０．０１〜１．０％とした。
記（ａ）による。Ｚｎ、Ｎｉ、Ｓｎ、Ｉｎ、Ｍｎ、
Ｐ、ＭｇおよびＳｉは、いずれも合金の導電性を大きく
低下させることなく、主として固溶強化により強度を向
上させる。そのために、いずれか１種または２種以上が
添加される。しかしながら、その含有量が総量で０．０
１％未満では所望の強度向上効果を得ることができず、
一方、１．０％を超えると導電率が著しく低下する。し
たがって、総量は０．０１〜１．０％とした。
【００１６】（ｂ）Ｃｕ−Ｃｒ−Ｚｒ−Ｆｅ−Ｔｉ系銅
合金 合金組成が、Ｃｒ：０．０４〜０．４％、Ｚｒ：０．
０３〜０．２５％、Ｆｅ：０．１〜１．８％、Ｔｉ：
０．１〜０．８％、残部がＣｕ及び不可避的不純物から
なる銅合金製であることを特徴とする。
合金 合金組成が、Ｃｒ：０．０４〜０．４％、Ｚｒ：０．
０３〜０．２５％、Ｆｅ：０．１〜１．８％、Ｔｉ：
０．１〜０．８％、残部がＣｕ及び不可避的不純物から
なる銅合金製であることを特徴とする。
【００１７】ＣｒおよびＺｒの含有量の規定理由は、上
記（ａ）による。ＦｅおよびＴｉは、時効処理を行う
ことにより母相中にＦｅとＴｉのとの金属間化合物を形
成し、これによって強度をより向上させる。しかしなが
ら、双方の含有量が０．１％未満では所望の強度向上効
果を得ることができない。一方、Ｆｅの含有量が１．８
％、また、Ｔｉの含有量が０．８％を超えると、Ｆｅお
よびＴｉを主成分とする粗大な介在物が残存して半田め
っき性を阻害する。したがって、Ｆｅの含有量は０．１
〜１．８％とし、この範囲内では特に１．４％以下が好
ましい。また、Ｔｉの含有量は０．１〜０．８％とし、
この範囲内では特に０．４％以下が好ましい。
記（ａ）による。ＦｅおよびＴｉは、時効処理を行う
ことにより母相中にＦｅとＴｉのとの金属間化合物を形
成し、これによって強度をより向上させる。しかしなが
ら、双方の含有量が０．１％未満では所望の強度向上効
果を得ることができない。一方、Ｆｅの含有量が１．８
％、また、Ｔｉの含有量が０．８％を超えると、Ｆｅお
よびＴｉを主成分とする粗大な介在物が残存して半田め
っき性を阻害する。したがって、Ｆｅの含有量は０．１
〜１．８％とし、この範囲内では特に１．４％以下が好
ましい。また、Ｔｉの含有量は０．１〜０．８％とし、
この範囲内では特に０．４％以下が好ましい。
【００１８】合金組成が、Ｃｒ：０．０４〜０．４
％、Ｚｒ：０．０３〜０．２５％、Ｆｅ：０．１〜１．
８％、Ｔｉ：０．１〜０．８％、Ｚｎ、Ｎｉ、Ｓｎ、Ｉ
ｎ、Ｍｎ、Ｐ、ＭｇおよびＳｉより選択された１または
２種以上を総量で０．０１〜１．０％、残部がＣｕ及び
不可避的不純物からなることを特徴とする。
％、Ｚｒ：０．０３〜０．２５％、Ｆｅ：０．１〜１．
８％、Ｔｉ：０．１〜０．８％、Ｚｎ、Ｎｉ、Ｓｎ、Ｉ
ｎ、Ｍｎ、Ｐ、ＭｇおよびＳｉより選択された１または
２種以上を総量で０．０１〜１．０％、残部がＣｕ及び
不可避的不純物からなることを特徴とする。
【００１９】ＣｒおよびＺｒの含有量の規定理由は、上
記（ａ）による。また、ＦｅおよびＴｉの含有量の規
定理由は、上記（ｂ）による。さらに、Ｚｎ、Ｎｉ、
Ｓｎ、Ｉｎ、Ｍｎ、Ｐ、ＭｇおよびＳｉより選択された
１または２種以上の総量の規定理由は、上記（ａ）に
よる。
記（ａ）による。また、ＦｅおよびＴｉの含有量の規
定理由は、上記（ｂ）による。さらに、Ｚｎ、Ｎｉ、
Ｓｎ、Ｉｎ、Ｍｎ、Ｐ、ＭｇおよびＳｉより選択された
１または２種以上の総量の規定理由は、上記（ａ）に
よる。
【００２０】（３）リードフレーム材への半田めっき方
法 半田めっきを行う際には、めっき浴の温度、金属イオン
濃度および攪拌条件が異常電着物の析出、成長に影響す
る。リードフレーム材がめっき浴中に浸漬された状態
で、リードフレーム材の近傍すなわち陰極の近傍には、
析出反応により金属イオンが消費されてイオン濃度の低
くなった拡散層が生成している。このため、めっき層の
成長はこの拡散層を通過する金属イオンの速度に影響さ
れる。ひとたび電着物が突起状に析出すると、その部分
における電着物の生成に必要な金属イオンの拡散距離が
短くなるため、電着物の発生頻度が多くなり、電着物が
成長することになる。この成長を抑えるためには、めっ
き浴の温度を下げることによりイオンの泳動速度を下げ
る手段、金属イオン濃度を下げる手段、めっき浴の撹拌
の強さを制限して拡散層を厚くさせる手段が挙げられ
る。
法 半田めっきを行う際には、めっき浴の温度、金属イオン
濃度および攪拌条件が異常電着物の析出、成長に影響す
る。リードフレーム材がめっき浴中に浸漬された状態
で、リードフレーム材の近傍すなわち陰極の近傍には、
析出反応により金属イオンが消費されてイオン濃度の低
くなった拡散層が生成している。このため、めっき層の
成長はこの拡散層を通過する金属イオンの速度に影響さ
れる。ひとたび電着物が突起状に析出すると、その部分
における電着物の生成に必要な金属イオンの拡散距離が
短くなるため、電着物の発生頻度が多くなり、電着物が
成長することになる。この成長を抑えるためには、めっ
き浴の温度を下げることによりイオンの泳動速度を下げ
る手段、金属イオン濃度を下げる手段、めっき浴の撹拌
の強さを制限して拡散層を厚くさせる手段が挙げられ
る。
【００２１】本発明者等は、これらの手段の条件を種々
変更して調査したところ、めっき浴の温度が３５℃以
下、めっき浴中のＳｎイオン濃度が２５ｇ／Ｌ以下、め
っき浴を攪拌させた際に生じるリードフレーム材とめっ
き液との相対速度差が２ｍ／ｓｅｃ以下の諸条件を満た
す場合に、電着物の成長が抑えられることを見い出し
た。よって本発明の半導体パッケージのリードフレーム
材に対する半田めっき方法は、電気めっきの条件とし
て、めっき浴の温度を３５℃以下、めっき浴中のＳｎイ
オン濃度を２５ｇ／Ｌ以下、リードフレーム材とめっき
液との間に生じさせる相対速度差を２ｍ／ｓｅｃ以下と
することを特徴としている。なお、めっき浴の温度に関
しては２５℃以下がより好ましく、Ｓｎイオン濃度に関
しては２０ｇ／Ｌ以下がより好ましく、相対速度差に関
しては１ｍ／ｓｅｃがより好ましい。
変更して調査したところ、めっき浴の温度が３５℃以
下、めっき浴中のＳｎイオン濃度が２５ｇ／Ｌ以下、め
っき浴を攪拌させた際に生じるリードフレーム材とめっ
き液との相対速度差が２ｍ／ｓｅｃ以下の諸条件を満た
す場合に、電着物の成長が抑えられることを見い出し
た。よって本発明の半導体パッケージのリードフレーム
材に対する半田めっき方法は、電気めっきの条件とし
て、めっき浴の温度を３５℃以下、めっき浴中のＳｎイ
オン濃度を２５ｇ／Ｌ以下、リードフレーム材とめっき
液との間に生じさせる相対速度差を２ｍ／ｓｅｃ以下と
することを特徴としている。なお、めっき浴の温度に関
しては２５℃以下がより好ましく、Ｓｎイオン濃度に関
しては２０ｇ／Ｌ以下がより好ましく、相対速度差に関
しては１ｍ／ｓｅｃがより好ましい。
【００２２】また、上記電気めっきによる半田めっき方
法においては、通電を一旦停止させることが、上記拡散
層が消滅して電着物の成長が抑えられるので有効であ
る。良好な半田めっき面を得るためには、通電時間をで
きるだけ短く、かつ通電停止時間をできるだけ長くする
ことが望ましいものの、これらの時間すなわち通電パタ
ーン（電流の波形）は、生産性を低下させない範囲で考
慮されるべきである。そこで、本発明では、電気めっき
における通電パターンを、２０ｓｅｃ以下の通電と０．
０２ｓｅｃ以上の通電停止とを交互に繰り返すパターン
とすることを特徴としている。
法においては、通電を一旦停止させることが、上記拡散
層が消滅して電着物の成長が抑えられるので有効であ
る。良好な半田めっき面を得るためには、通電時間をで
きるだけ短く、かつ通電停止時間をできるだけ長くする
ことが望ましいものの、これらの時間すなわち通電パタ
ーン（電流の波形）は、生産性を低下させない範囲で考
慮されるべきである。そこで、本発明では、電気めっき
における通電パターンを、２０ｓｅｃ以下の通電と０．
０２ｓｅｃ以上の通電停止とを交互に繰り返すパターン
とすることを特徴としている。
【００２３】（４）半導体パッケージ 本発明の半導体パッケージは、上記（２）に挙げたいず
れかのリードフレーム材に上記（１）で述べた化学研磨
による前処理後の表面性状の条件を適用し、さらに、上
記（３）で述べた半田めっき方法により半田めっきが施
されたリードフレーム材が組み込まれてなることを特徴
としている。
れかのリードフレーム材に上記（１）で述べた化学研磨
による前処理後の表面性状の条件を適用し、さらに、上
記（３）で述べた半田めっき方法により半田めっきが施
されたリードフレーム材が組み込まれてなることを特徴
としている。
【００２４】
【発明の実施の形態】次に、本発明の一実施形態を説明
する。図１は、一実施形態に係るＱＦＰタイプの半導体
パッケージを示している。図中符合１は銅合金製のリー
ドフレーム、２はスルーホール２ａを有するセラミック
製の基板である。基板２には、半導体３、セラミックコ
ンデンサ４が搭載されている。リードフレーム１、半導
体３およびセラミックコンデンサ４は、基板２に張られ
た膜導体５およびボンディングワイヤ６を介して接続さ
れている。基板２および基板２への搭載部品は樹脂７に
よりモールドされている。リードフレーム１の一部は樹
脂７から露出しており、その部分が図示せぬ回路基板へ
の実装工程でリフローされるアウタリード１ａとされ
る。アウタリード１ａは、樹脂７がモールドされた後
に、電気めっきにより半田めっきされている。
する。図１は、一実施形態に係るＱＦＰタイプの半導体
パッケージを示している。図中符合１は銅合金製のリー
ドフレーム、２はスルーホール２ａを有するセラミック
製の基板である。基板２には、半導体３、セラミックコ
ンデンサ４が搭載されている。リードフレーム１、半導
体３およびセラミックコンデンサ４は、基板２に張られ
た膜導体５およびボンディングワイヤ６を介して接続さ
れている。基板２および基板２への搭載部品は樹脂７に
よりモールドされている。リードフレーム１の一部は樹
脂７から露出しており、その部分が図示せぬ回路基板へ
の実装工程でリフローされるアウタリード１ａとされ
る。アウタリード１ａは、樹脂７がモールドされた後
に、電気めっきにより半田めっきされている。
【００２５】リードフレーム１は銅合金製であるが、特
に、次の組成のものが好適に用いられる。 Ｃｒ：０．０４〜０．４％、Ｚｒ：０．０３〜０．２
５％、残部がＣｕ及び不可避的不純物。 Ｃｒ：０．０４〜０．４％、Ｚｒ：０．０３〜０．２
５％、Ｚｎ、Ｎｉ、Ｓｎ、Ｉｎ、Ｍｎ、Ｐ、Ｍｇおよび
Ｓｉより選択された１または２種以上を総量で０．０１
〜１．０％、残部がＣｕ及び不可避的不純物。 Ｃｒ：０．０４〜０．４％、Ｚｒ：０．０３〜０．２
５％、Ｆｅ：０．１〜１．８％、Ｔｉ：０．１〜０．８
％、残部がＣｕ及び不可避的不純物。 Ｃｒ：０．０４〜０．４％、Ｚｒ：０．０３〜０．２
５％、Ｆｅ：０．１〜１．８％、Ｔｉ：０．１〜０．８
％、Ｚｎ、Ｎｉ、Ｓｎ、Ｉｎ、Ｍｎ、Ｐ、ＭｇおよびＳ
ｉより選択された１または２種以上を総量で０．０１〜
１．０％、残部がＣｕ及び不可避的不純物。
に、次の組成のものが好適に用いられる。 Ｃｒ：０．０４〜０．４％、Ｚｒ：０．０３〜０．２
５％、残部がＣｕ及び不可避的不純物。 Ｃｒ：０．０４〜０．４％、Ｚｒ：０．０３〜０．２
５％、Ｚｎ、Ｎｉ、Ｓｎ、Ｉｎ、Ｍｎ、Ｐ、Ｍｇおよび
Ｓｉより選択された１または２種以上を総量で０．０１
〜１．０％、残部がＣｕ及び不可避的不純物。 Ｃｒ：０．０４〜０．４％、Ｚｒ：０．０３〜０．２
５％、Ｆｅ：０．１〜１．８％、Ｔｉ：０．１〜０．８
％、残部がＣｕ及び不可避的不純物。 Ｃｒ：０．０４〜０．４％、Ｚｒ：０．０３〜０．２
５％、Ｆｅ：０．１〜１．８％、Ｔｉ：０．１〜０．８
％、Ｚｎ、Ｎｉ、Ｓｎ、Ｉｎ、Ｍｎ、Ｐ、ＭｇおよびＳ
ｉより選択された１または２種以上を総量で０．０１〜
１．０％、残部がＣｕ及び不可避的不純物。
【００２６】次に、アウタリード１ａに半田めっきする
手順を説明する。半田めっきの前処理としてアウタリー
ド１ａの表面を化学研磨して酸化層を除去するととも
に、表面に残存する直径１μｍ以上の第２相粒子の数
を、２０００個／ｍｍ２以下とする。半田めっきは、ア
ルカノールスルホン酸浴、アルカンスルホン酸浴、ホウ
フッ化浴等を半田めっき浴とし、ラック法や搬送法等に
より行う。ここで、半田めっきの条件を、めっき浴の温
度：３５℃以下、めっき浴中のＳｎイオン濃度：２５ｇ
／Ｌ以下、リードフレーム材とめっき液との間に生じさ
せる相対速度差：２ｍ／ｓｅｃ以下とする。また、通電
パターン（電流の波形）を、２０ｓｅｃ以下の通電と
０．０２ｓｅｃ以上の通電停止とを交互に繰り返すパタ
ーンとする。所望の半田めっき層が形成されたら、アウ
タリード１ａをトリミングして半導体パッケージを得
る。
手順を説明する。半田めっきの前処理としてアウタリー
ド１ａの表面を化学研磨して酸化層を除去するととも
に、表面に残存する直径１μｍ以上の第２相粒子の数
を、２０００個／ｍｍ２以下とする。半田めっきは、ア
ルカノールスルホン酸浴、アルカンスルホン酸浴、ホウ
フッ化浴等を半田めっき浴とし、ラック法や搬送法等に
より行う。ここで、半田めっきの条件を、めっき浴の温
度：３５℃以下、めっき浴中のＳｎイオン濃度：２５ｇ
／Ｌ以下、リードフレーム材とめっき液との間に生じさ
せる相対速度差：２ｍ／ｓｅｃ以下とする。また、通電
パターン（電流の波形）を、２０ｓｅｃ以下の通電と
０．０２ｓｅｃ以上の通電停止とを交互に繰り返すパタ
ーンとする。所望の半田めっき層が形成されたら、アウ
タリード１ａをトリミングして半導体パッケージを得
る。
【００２７】本実施形態の半田めっき方法によれば、上
記の条件で半田めっきがなされることにより、異常電着
物による突起の発生が防止され、アウタリード１ａの表
面には良好な半田めっき層が形成される。したがって、
本実施形態の半導体パッケージにあっては、突起による
短絡は起こらず、結果として実装密度の向上、ひいては
大幅な小型化が図られる。このような効果は、上記〜
のいずれかの組成の銅合金をリードフレーム１の材料
とすることにより促進する。
記の条件で半田めっきがなされることにより、異常電着
物による突起の発生が防止され、アウタリード１ａの表
面には良好な半田めっき層が形成される。したがって、
本実施形態の半導体パッケージにあっては、突起による
短絡は起こらず、結果として実装密度の向上、ひいては
大幅な小型化が図られる。このような効果は、上記〜
のいずれかの組成の銅合金をリードフレーム１の材料
とすることにより促進する。
【００２８】
【実施例】次に、本発明をより具体化した実施例を挙
げ、本発明の効果をより明らかにする。［試験１］合金の組成による半田めっき性の良否 表１に示す各種組成からなる実施例１，３，５，７およ
び比較例２，４，６，８の銅合金と、表２に示す各種組
成からなる実施例９〜２５および比較例２６〜３２の銅
合金を、高周波溶解炉によって真空中またはＡｒガス雰
囲気中で溶製し、厚さ３０ｍｍのインゴットを得た。な
お、これら銅合金は、電気銅あるいは無酸素銅を主原料
とし、Ｃｕ−Ｃｒ母合金、Ｃｕ−Ｚｒ母合金、Ｚｎ、Ｔ
ｉ、軟鋼、Ｎｉ、Ｓｎ、Ｉｎ、Ｍｎ、Ｍｇ、Ｓｉ、Ｃｕ
−Ｐ母合金を副原料とした。次に、これらインゴット
を、熱間加工、溶体化処理、１回目の冷間圧延、時効処
理、最終の冷間圧延、歪除去のための焼鈍、の工程順で
処理し、厚さ０．１５ｍｍの板とした。続いて、各板か
ら５０ｍｍ×１５０ｍｍの試験片をリードフレーム材の
サンプルとして切り出した。
げ、本発明の効果をより明らかにする。［試験１］合金の組成による半田めっき性の良否 表１に示す各種組成からなる実施例１，３，５，７およ
び比較例２，４，６，８の銅合金と、表２に示す各種組
成からなる実施例９〜２５および比較例２６〜３２の銅
合金を、高周波溶解炉によって真空中またはＡｒガス雰
囲気中で溶製し、厚さ３０ｍｍのインゴットを得た。な
お、これら銅合金は、電気銅あるいは無酸素銅を主原料
とし、Ｃｕ−Ｃｒ母合金、Ｃｕ−Ｚｒ母合金、Ｚｎ、Ｔ
ｉ、軟鋼、Ｎｉ、Ｓｎ、Ｉｎ、Ｍｎ、Ｍｇ、Ｓｉ、Ｃｕ
−Ｐ母合金を副原料とした。次に、これらインゴット
を、熱間加工、溶体化処理、１回目の冷間圧延、時効処
理、最終の冷間圧延、歪除去のための焼鈍、の工程順で
処理し、厚さ０．１５ｍｍの板とした。続いて、各板か
ら５０ｍｍ×１５０ｍｍの試験片をリードフレーム材の
サンプルとして切り出した。
【００２９】
【表１】
【００３０】
【表２】
【００３１】各サンプル１〜３２について、アルカリ脱
脂を行った後、化学研磨により表層を３μｍ除去した。
化学研磨後の各サンプルの表面をＳＥＭにより１５００
倍の倍率で観察したところ、第２相粒子は母相の銅に比
べて化学研磨液に溶解しにくいため、突起状に残存して
いた。この様子を上記倍率にて写真撮影し、写真上で直
径１μｍ以上の第２相粒子の個数を数えた。合計の観察
面積は１００μｍ平方程度とし、測定された個数を１ｍ
ｍ２当たりの個数に換算した。
脂を行った後、化学研磨により表層を３μｍ除去した。
化学研磨後の各サンプルの表面をＳＥＭにより１５００
倍の倍率で観察したところ、第２相粒子は母相の銅に比
べて化学研磨液に溶解しにくいため、突起状に残存して
いた。この様子を上記倍率にて写真撮影し、写真上で直
径１μｍ以上の第２相粒子の個数を数えた。合計の観察
面積は１００μｍ平方程度とし、測定された個数を１ｍ
ｍ２当たりの個数に換算した。
【００３２】次に、化学研磨後の各サンプル１〜３２を
１０％希硫酸で洗浄した後、表３に示す条件で各サンプ
ル１〜３２に半田めっきを行った。その際の半田めっき
浴は、アルカノールスルホン酸浴、電流密度は３Ａ／ｄ
ｍ２、半田めっきにおけるＳｎとＰｂの濃度割合はＳ
ｎ：Ｐｂ＝９０：１０とした。また、めっき時間は６分
とし、形成されるめっき層の厚さを７μｍとした。な
お、表３の攪拌速度は、サンプルとめっき液との間に生
じる相対速度差に相当する。各サンプル１〜３２の半田
めっき層の表面を実体顕微鏡によって４０倍の倍率で観
察し、高さ２０μｍ以上の異常電着物による突起が認め
られる場合を不良品（×）、認められない場合を良品
（○）と評価した。また、各サンプル１〜３２につき、
引張り強さおよび導電率を測定した。これらの評価結果
および測定値を、表１および表２に併記する。なお、表
１および表２の下線は、本発明から逸脱する数値を示し
ている。
１０％希硫酸で洗浄した後、表３に示す条件で各サンプ
ル１〜３２に半田めっきを行った。その際の半田めっき
浴は、アルカノールスルホン酸浴、電流密度は３Ａ／ｄ
ｍ２、半田めっきにおけるＳｎとＰｂの濃度割合はＳ
ｎ：Ｐｂ＝９０：１０とした。また、めっき時間は６分
とし、形成されるめっき層の厚さを７μｍとした。な
お、表３の攪拌速度は、サンプルとめっき液との間に生
じる相対速度差に相当する。各サンプル１〜３２の半田
めっき層の表面を実体顕微鏡によって４０倍の倍率で観
察し、高さ２０μｍ以上の異常電着物による突起が認め
られる場合を不良品（×）、認められない場合を良品
（○）と評価した。また、各サンプル１〜３２につき、
引張り強さおよび導電率を測定した。これらの評価結果
および測定値を、表１および表２に併記する。なお、表
１および表２の下線は、本発明から逸脱する数値を示し
ている。
【００３３】
【表３】
【００３４】［試験２］半田めっき条件による半田めっ
き性の良否 上記試験１と同様の方法で、表４に示すａ，ｂ，ｃの組
成の銅合金からなるサンプルを得た。さらに同様の方法
で、サンプルａ，ｂ，ｃの第２相粒子の分布と、引張り
強さおよび導電率を測定した。これらの結果を表４に併
記する。
き性の良否 上記試験１と同様の方法で、表４に示すａ，ｂ，ｃの組
成の銅合金からなるサンプルを得た。さらに同様の方法
で、サンプルａ，ｂ，ｃの第２相粒子の分布と、引張り
強さおよび導電率を測定した。これらの結果を表４に併
記する。
【００３５】
【表４】
【００３６】次に、サンプルａ，ｂ，ｃを化学研磨して
から１０％希硫酸で洗浄した後、表５に示す条件で半田
めっきを行い、実施例のサンプル３３〜３８と比較例の
サンプル３９〜４２とを得た。その際の半田めっき浴、
電流密度、ＳｎとＰｂの濃度割合、めっき時間およびめ
っき層の厚さは、試験１と同様の条件とした。次いで、
半田めっきした各サンプル３３〜４２の半田めっき層の
表面を実体顕微鏡によって４０倍の倍率で観察し、半田
めっき性を試験１と同様の方法で評価した。その結果表
５に併記する。なお、表５においても、下線で示す数値
は本発明から逸脱するものである。
から１０％希硫酸で洗浄した後、表５に示す条件で半田
めっきを行い、実施例のサンプル３３〜３８と比較例の
サンプル３９〜４２とを得た。その際の半田めっき浴、
電流密度、ＳｎとＰｂの濃度割合、めっき時間およびめ
っき層の厚さは、試験１と同様の条件とした。次いで、
半田めっきした各サンプル３３〜４２の半田めっき層の
表面を実体顕微鏡によって４０倍の倍率で観察し、半田
めっき性を試験１と同様の方法で評価した。その結果表
５に併記する。なお、表５においても、下線で示す数値
は本発明から逸脱するものである。
【００３７】
【表５】
【００３８】試験１の結果を示す表１および表２で明ら
かなように、化学研磨後に残存する第２相粒子の数が本
発明の範囲内である実施例は半田めっき性が良好である
が、第２相粒子の数が本発明を逸脱する比較例の半田め
っき性は劣っており、本発明の効果が確認された。ま
た、試験２の結果を示す表５によれば、特にめっき浴の
温度、Ｓｎイオン濃度および攪拌速度が本発明から逸脱
することにより、半田めっき性が劣ることが確認され
た。
かなように、化学研磨後に残存する第２相粒子の数が本
発明の範囲内である実施例は半田めっき性が良好である
が、第２相粒子の数が本発明を逸脱する比較例の半田め
っき性は劣っており、本発明の効果が確認された。ま
た、試験２の結果を示す表５によれば、特にめっき浴の
温度、Ｓｎイオン濃度および攪拌速度が本発明から逸脱
することにより、半田めっき性が劣ることが確認され
た。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
半田めっきされたリードフレーム材の表面に異常電着物
による突起が発生することを防止することができ、よっ
て突起による短絡が防止され、結果として実装密度の向
上、ひいては大幅な小型化が図られる。
半田めっきされたリードフレーム材の表面に異常電着物
による突起が発生することを防止することができ、よっ
て突起による短絡が防止され、結果として実装密度の向
上、ひいては大幅な小型化が図られる。
【図１】 本発明の一実施形態に係る半導体パッケージ
の断面図である。
の断面図である。
１…リードフレーム、１ａ…アウタリード、２…基板、
３…半導体、４…セラミックコンデンサ、５…膜導体、
６…ボンディングワイヤ、７…樹脂。
３…半導体、４…セラミックコンデンサ、５…膜導体、
６…ボンディングワイヤ、７…樹脂。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ２２Ｃ 9/04 Ｃ２２Ｃ 9/04 9/06 9/06 Ｃ２５Ｄ 3/60 Ｃ２５Ｄ 3/60 5/02 5/02 Ａ 5/18 5/18 7/12 7/12
Claims (8)
- 【請求項１】 銅合金からなり、表面が化学研磨処理さ
れた後に半田めっきが施されるリードフレーム材であっ
て、 前記化学研磨処理により、該リードフレーム材の表面に
残存する直径１μｍ以上の第２相粒子の数が２０００個
／ｍｍ２以下とされていることを特徴とする半導体パッ
ケージのリードフレーム材。 - 【請求項２】 合金組成が、質量百分率で、Ｃｒ：０．
０４〜０．４％、Ｚｒ：０．０３〜０．２５％、残部が
Ｃｕ及び不可避的不純物からなることを特徴とする請求
項１に記載の半導体パッケージのリードフレーム材。 - 【請求項３】 合金組成が、質量百分率で、Ｃｒ：０．
０４〜０．４％、Ｚｒ：０．０３〜０．２５％、Ｚｎ、
Ｎｉ、Ｓｎ、Ｉｎ、Ｍｎ、Ｐ、ＭｇおよびＳｉより選択
された１または２種以上を総量で０．０１〜１．０％、
残部がＣｕ及び不可避的不純物からなることを特徴とす
る請求項１に記載の半導体パッケージのリードフレーム
材。 - 【請求項４】 合金組成が、質量百分率で、Ｃｒ：０．
０４〜０．４％、Ｚｒ：０．０３〜０．２５％、Ｆｅ：
０．１〜１．８％、Ｔｉ：０．１〜０．８％、残部がＣ
ｕ及び不可避的不純物からなる銅合金製であることを特
徴とする請求項１に記載の半導体パッケージのリードフ
レーム材。 - 【請求項５】 合金組成が、質量百分率で、Ｃｒ：０．
０４〜０．４％、Ｚｒ：０．０３〜０．２５％、Ｆｅ：
０．１〜１．８％、Ｔｉ：０．１〜０．８％、Ｚｎ、Ｎ
ｉ、Ｓｎ、Ｉｎ、Ｍｎ、Ｐ、ＭｇおよびＳｉより選択さ
れた１または２種以上を総量で０．０１〜１．０％、残
部がＣｕ及び不可避的不純物からなることを特徴とする
請求項１に記載の半導体パッケージのリードフレーム
材。 - 【請求項６】 請求項１〜５のいずれかに記載の半導体
パッケージのリードフレーム材を電気めっきにより半田
めっきする方法であって、 めっき浴の温度を３５℃以下、めっき浴中のＳｎイオン
濃度を２５ｇ／Ｌ以下、リードフレーム材とめっき液と
の間に生じさせる相対速度差を２ｍ／ｓｅｃ以下とする
ことを特徴とする半導体パッケージのリードフレーム材
への半田めっき方法。 - 【請求項７】 電気めっきにおける通電パターンを、２
０ｓｅｃ以下の通電と０．０２ｓｅｃ以上の通電停止と
を交互に繰り返すパターンとすることを特徴とする請求
項６に記載の半導体パッケージのリードフレーム材への
半田めっき方法。 - 【請求項８】 請求項６または７に記載の半田めっき方
法により半田めっきが施されたリードフレーム材が組み
込まれてなることを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000053976A JP3434258B2 (ja) | 2000-02-29 | 2000-02-29 | 半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000053976A JP3434258B2 (ja) | 2000-02-29 | 2000-02-29 | 半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244398A true JP2001244398A (ja) | 2001-09-07 |
| JP3434258B2 JP3434258B2 (ja) | 2003-08-04 |
Family
ID=18575292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000053976A Expired - Fee Related JP3434258B2 (ja) | 2000-02-29 | 2000-02-29 | 半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3434258B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6881281B2 (en) * | 2003-01-23 | 2005-04-19 | Nikko Metal Manufacturing Co., Ltd. | High-strength, high conductivity copper alloy excellent in fatigue and intermediate temperature properties |
| JP2018159104A (ja) * | 2017-03-22 | 2018-10-11 | Ｊｘ金属株式会社 | 強度及び導電性に優れる銅合金板 |
| JP7430502B2 (ja) | 2019-09-19 | 2024-02-13 | Ｊｘ金属株式会社 | 銅合金線材及び電子機器部品 |
-
2000
- 2000-02-29 JP JP2000053976A patent/JP3434258B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6881281B2 (en) * | 2003-01-23 | 2005-04-19 | Nikko Metal Manufacturing Co., Ltd. | High-strength, high conductivity copper alloy excellent in fatigue and intermediate temperature properties |
| JP2018159104A (ja) * | 2017-03-22 | 2018-10-11 | Ｊｘ金属株式会社 | 強度及び導電性に優れる銅合金板 |
| JP7430502B2 (ja) | 2019-09-19 | 2024-02-13 | Ｊｘ金属株式会社 | 銅合金線材及び電子機器部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3434258B2 (ja) | 2003-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101137751B1 (ko) | 볼 접합용 피복 구리 와이어 | |
| US20050151253A1 (en) | Bonding wire and an integrated circuit device using the same | |
| US20070015001A1 (en) | Copper alloy for electronic machinery and tools and method of producing the same | |
| JP2008506038A (ja) | スズリッチ堆積層を有する電子部品及びスズリッチ堆積層を堆積させるためのプロセス | |
| EP0198038A1 (en) | BATH AND METHOD FOR PLACING COMPOSITE SUBSTRATES WITH TIN / LEAD ALLOYS. | |
| KR20010012450A (ko) | 블랭킹금형 내마모성이 우수한 동합금 및 동합금박판 | |
| JP2018047500A (ja) | Ｂｉ基はんだ合金及びその製造方法、並びに、そのはんだ合金を用いた電子部品及び電子部品実装基板 | |
| JP2005052869A (ja) | 高温はんだ付用ろう材とそれを用いた半導体装置 | |
| JP3434258B2 (ja) | 半導体パッケージのリードフレーム材およびリードフレーム材への半田めっき方法ならびに半導体パッケージ | |
| JP4654895B2 (ja) | 鉛フリーめっき皮膜の形成方法 | |
| JPH10180480A (ja) | 無鉛半田材料及びそれを用いた電子部品 | |
| JP2005105307A (ja) | リフローＳｎめっき部材、前記部材の製造方法、および前記部材が用いられた電気電子機器用部品 | |
| JP2007100136A (ja) | 均一めっき性に優れたリードフレーム用銅合金 | |
| JP2018047499A (ja) | Ｂｉ基はんだ合金及びその製造方法、並びに、そのはんだ合金を用いた電子部品及び電子部品実装基板 | |
| JP2005029826A (ja) | 電子部品用銅合金箔の製造方法 | |
| US20110111253A1 (en) | Lead-free tin plated member and method of forming plating layer | |
| KR102489331B1 (ko) | 솔더볼 및 그 제조방법 | |
| KR102579478B1 (ko) | 전기접속용 금속핀 | |
| KR102579479B1 (ko) | 접속핀 | |
| JP2018047497A (ja) | Ｂｉ基はんだ合金及びその製造方法、並びに、そのはんだ合金を用いた電子部品及び電子部品実装基板 | |
| JPH11264038A (ja) | 銅合金箔 | |
| JPH0324244A (ja) | フレキシブルプリント用銅合金圧延箔 | |
| JP2000280066A (ja) | 非鉛系接合部材の形成方法 | |
| KR20240033889A (ko) | 접속핀 | |
| JP2003023030A (ja) | ボンディングワイヤ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110530 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110530 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110530 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |