JP3402358B2 - プリント基板 - Google Patents

プリント基板

Info

Publication number
JP3402358B2
JP3402358B2 JP18151699A JP18151699A JP3402358B2 JP 3402358 B2 JP3402358 B2 JP 3402358B2 JP 18151699 A JP18151699 A JP 18151699A JP 18151699 A JP18151699 A JP 18151699A JP 3402358 B2 JP3402358 B2 JP 3402358B2
Authority
JP
Japan
Prior art keywords
pair
strip lines
strip
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18151699A
Other languages
English (en)
Other versions
JP2001015925A (ja
Inventor
和彦 関原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18151699A priority Critical patent/JP3402358B2/ja
Publication of JP2001015925A publication Critical patent/JP2001015925A/ja
Application granted granted Critical
Publication of JP3402358B2 publication Critical patent/JP3402358B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、差動信号を伝送
する複数対のストリップ線路を高密度に配線したプリン
ト基板に関するものである。
【0002】
【従来の技術】図5は、従来の差動伝送回路を実装した
プリント基板の構成を示す断面図である。プリント基板
は、電源層1および多段層の絶縁体2を積層して構成し
た多層プリント基板である。電源層1は、差動伝送回路
への外部からのノイズの影響を遮蔽(シールド)すると
ともに、差動伝送回路の電源を給電するものである。
【0003】絶縁体2は、電源層1間に多段層に形成さ
れ、ストリップ線路40a,40b〜43a,43bが
配線される配線層を構成するものである。ストリップ線
路40a,40b〜43a,43bは、絶縁体2の配線
層に形成され、送信素子(図2参照)から送信される差
動信号を伝送する線路である。2本のストリップ線路
が、それぞれ対をなしており、ストリップ線路の各対
は、同一線路幅かつ同一線路長に形成されている。ま
た、一対のストリップ線路は、他の一対のストリップ線
路よりも近接して配置されている。
【0004】次に、差動伝送の動作について説明する。
1つの信号が、送信素子によって、極性の反転した2つ
の差動信号に変換されて送信される。一の極性の差動信
号が、複数対のストリップ線路40a,40b〜43
a,43bのうちの一方のストリップ線路40a〜43
aで伝送され、他の極性の差動信号が、複数対のストリ
ップ線路40a,40b〜43a,43bのうちの他方
のストリップ線路40b〜43bで伝送される。
【0005】2つの差動信号が伝送される際、各ストリ
ップ線路40a,40b〜43a,43b上で、他の線
路上の信号の影響などによりノイズが発生してしまう。
ここで、上記したように、ストリップ線路の各対は、同
一線路幅かつ同一線路長に形成され、一対のストリップ
線路は、他の一対のストリップ線路よりも近接して配置
されているので、一対のストリップ線路上では、略同量
のノイズが発生する。
【0006】従って、2つの差動信号は、受信素子(図
2参照)で受信されると、略同量のノイズが発生してい
るので、受信素子で2つの差動信号の電圧の差分がとら
れることにより、そのノイズが除去(キャンセル)され
る。
【0007】また、高周波の信号を伝送する各対のスト
リップ線路40a,40b〜43a,43b間には、差
動インピーダンス(ストリップ線路間のインピーダン
ス)が生じる。この差動インピーダンスは、ストリップ
線路と電源層1との距離、ストリップ線路間の距離やス
トリップ線路の線路幅などの要素により決定される。差
動信号は、この差動インピーダンスによって、受信素子
で受信される際に反射が発生してしまう。そこで、差動
伝送回路では、受信素子の前段で、一対のストリップ線
路間に、差動インピーダンスと同一インピーダンスの終
端抵抗(図2参照)を設けておくことにより、差動信号
の反射を吸収している。
【0008】このように、プリント基板に実装された差
動伝送回路では、ストリップ線路上で発生するノイズの
影響や信号の反射を防ぐことにより、信号の品質の劣化
を防止し、安定した回路動作を実現している。
【0009】しかし、近年、電子機器の小型化に対応し
て、ストリップ線路を高密度に配線することが要求され
るが、図5に示したプリント基板では、各ストリップ線
路を同一の配線層上に平行に配置しており、各ストリッ
プ線路が高密度に配線されていない。
【0010】そこで、上記図5に示したプリント基板の
他に、特開平10−303521号公報に開示されてい
るようなプリント基板(以下、従来のプリント基板とい
う)も提案されている。このプリント基板では、一対の
ストリップ線路のうちの一方のストリップ線路と他方の
ストリップ線路とを互いに異なる配線層に、段違いに平
行に配置している。このように各ストリップ線路を配置
することにより、上記図5のプリント基板と比較して、
高密度に複数対のストリップ線路を配線するとともに、
終端抵抗と差動インピーダンスの整合をとり、信号の品
質劣化やノイズの放射を防止している。
【0011】
【発明が解決しようとする課題】しかし、ストリップ線
路では、クロストーク雑音が発生する。このクロストー
ク雑音は、信号線路(ストリップ線路、電源層1など)
間の電磁気的結合による、線路間の好ましくない干渉に
よって発生するノイズである。このクロストーク雑音
は、一般的に、線路間の距離が離れるほど弱くなり、距
離が近くなるほど強くなる。
【0012】ここで、上記の従来のプリント基板では、
各対の2本のストリップ線路が、他の対のストリップ線
路に対して同一距離でなく、電磁気的結合が同一となら
ず、2本のストリップ線路のうち、一方のストリップ線
路に発生するクロストーク雑音の量と、他方のストリッ
プ線路に発生するクロストーク雑音の量が異なる。その
結果、一方のストリップ線路に発生したクロストーク雑
音と他方のストリップ線路に発生したクロストーク雑音
の差分の雑音が差動信号に発生してしまい、信号の品質
が劣化し、回路の誤動作が発生してしまうという課題が
あった。
【0013】また、従来のプリント基板では、差動イン
ピーダンスを一定にするために、各ストリップ線路を等
間隔に配置する構成となっているため、高密度に複数の
ストリップ線路を配線するのに適さないなどの課題があ
った。
【0014】この発明は、上記のような課題を解決する
ためになされたものであり、クロストーク雑音による信
号の伝送品質を劣化することなく、高密度にストリップ
線路を配線することができるプリント基板を得ることを
目的とする。
【0015】
【課題を解決するための手段】請求項1記載の発明に係
るプリント基板は、一対の配線パターンを第2の配線層
に形成するとともに、他の一対の配線パターンを第1の
配線層および第3の配線層に形成し、この二対の配線パ
ターンを、一対の配線パターン間の中心点と他の一対の
配線パターン間の中心点とが一致するように、配置した
ものである。
【0016】請求項2記載の発明に係るプリント基板
は、一対の配線パターンを第2の配線層に形成するとと
もに、他の一対の配線パターンを第1の配線層および第
3の配線層に形成し、この二対の配線パターンを、一対
の配線パターン間の中心点と他の一対の配線パターン間
の中心点とが一致するように、配置して構成した回路を
複数配設し、この回路間の中心位置で、第1の配線層お
よび第3の配線層に、一対の配線パターンを形成したも
のである。
【0017】請求項3記載の発明に係るプリント基板
は、一対の配線パターンを第1の配線層に形成するとと
もに、他の一対の配線パターンを第3の配線層に形成し
て、この二対の配線パターンで方形の回路を構成し、方
形の回路を複数配設し、方形の回路の中心位置で、第2
の配線層に、一対の配線パターンを形成したものであ
る。
【0018】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1は、この発明の実施の形態1による
プリント基板の構成を示す断面図である。図1におい
て、電源層1は、差動伝送回路への外部からのノイズの
影響を遮蔽(シールド)するとともに、差動伝送回路の
電源を給電するものである。絶縁体2は、電源層1間に
多段層に形成され、ストリップ線路10a,10b,1
1a,11bが配線される3つの配線層(第1〜第3の
配線層)2A〜2Cを構成するものである。
【0019】ストリップ線路(配線パターン)10a,
10b,11a,11bは、送信素子(図2参照)から
送信される差動信号を伝送する線路である。ストリップ
線路10a,10bは、配線層2Bに形成され、ストリ
ップ線路11aは、配線層2Aに形成され、ストリップ
線路11bは、配線層2Cに形成されている。ストリッ
プ線路10a,10bとストリップ線路11a,11b
は、それぞれ対をなしており、ストリップ線路の各対
は、同一線路幅かつ同一線路長に形成されている。二対
のストリップ線路10a,10b,11a,11bは、
ストリップ線路10a,10b間の中心点とストリップ
線路11a,11b間の中心点とが一致するように、配
置されている。
【0020】図2は、プリント基板に実装された差動伝
送回路の構成を示す回路図である。図2において、送信
素子3は、1つの信号を極性の反転した2つの差動信号
に変換して送信するものであり、受信素子4は、一対の
ストリップ線路で伝送された2つの差動信号を受信し、
その2つの差動信号の電圧の差分をとるものである。終
端素子5は、受信素子4の前で、各対のストリップ線路
間に接続された、ストリップ線路間の差動インピーダン
スと同一インピーダンスの抵抗である。尚、ストリップ
線路10a,10b,11a,11bは、図1の各スト
リップ線路10a,10b,11a,11bに対応す
る。
【0021】次に、動作について説明する。1つの信号
が、送信素子3によって、極性の反転した2つの差動信
号に変換されて送信される。2つの差動信号は、それぞ
れ、二対のストリップ線路10a,10b,11a,1
1bで伝送される。
【0022】ここで、二対のストリップ線路10a,1
0b,11a,11bは、上記したように、ストリップ
線路10a,10b間の中心点とストリップ線路11
a,11b間の中心点とが一致するように、配置されて
いる。
【0023】従って、ストリップ線路10aからストリ
ップ線路11a,11bまでの距離と、ストリップ線路
10bからストリップ線路11a,11bまでの距離と
が同一となり、逆に、ストリップ線路11aからストリ
ップ線路10a,10bまでの距離と、ストリップ線路
11bからストリップ線路10a,10bまでの距離と
も同一となる。また、一対のストリップ線路10a,1
0bは、上下の電源層1との距離がそれぞれ同一であ
り、一対のストリップ線路11a,11bも、上下の電
源層1との距離がそれぞれ同一である。
【0024】このように、各ストリップ線路が、中心位
置に対して対称位置に配置されているので、各対のスト
リップ線路に発生するクロストーク雑音は同一となる。
即ち、一対のストリップ線路10a,10bには、それ
それ、一対のストリップ線路11a,11bとの距離が
同一であり、かつ、電源層1との距離も同一であるの
で、電磁気的結合が同一となり、同量のクロストーク雑
音が発生する。また、一対のストリップ線路11a,1
1bにも、それぞれ、一対のストリップ線路10a,1
0bとの距離が同一であり、かつ、電源層1との距離も
同一であるので、電磁気的結合が同一となり、同量のク
ロストーク雑音が発生する。
【0025】2つの差動信号は、受信素子4で受信され
ると、同量のクロストーク雑音が各対のストリップ線路
上で発生しているので、受信素子4で2つの差動信号の
電圧の差分がとられることにより、そのクロストーク雑
音が除去(キャンセル)される。従って、二対のストリ
ップ線路が、互いの差動信号に影響を与えない。
【0026】また、図2に示す差動伝送回路では、受信
素子4の前で、各対のストリップ線路間に、差動インピ
ーダンスと同一インピーダンスの終端素子5を接続され
ているので、差動信号の反射が吸収される。
【0027】尚、一対のストリップ線路10a,10b
の差動インピーダンスと他の一対のストリップ線路11
a,11bの差動インピーダンスとは、同一でなくても
よく、また、電源層1との間のインピーダンスも同一に
する必要はない。
【0028】以上のように、この実施の形態1によれ
ば、二対のストリップ線路10a,10b,11a,1
1bを、ストリップ線路10a,10b間の中心点とス
トリップ線路11a,11b間の中心点とが一致するよ
うに、配置したので、各対のストリップ線路に発生する
クロストーク雑音が同量となり、そのクロストーク雑音
を受信素子4で除去することができる。その結果、各ス
トリップ線路上で発生するクロストーク雑音の影響を防
ぐことができ、信号の品質の劣化をなくし、安定した回
路動作を実現することができる。
【0029】また、二対のストリップ線路10a,10
b,11a,11bは、電源層1との距離も同一となる
ように配置したので、EMIなどの外来雑音(ノイズ)
があっても、各対のストリップ線路に等しく雑音が発生
するので、差動信号に影響を与えない。
【0030】さらに、二対のストリップ線路10a,1
0b,11a,11bを、ストリップ線路10a,10
b間の中心点とストリップ線路11a,11b間の中心
点とが一致するように、配置したので、二対のストリッ
プ線路10a,10b,11a,11bを近接して配置
することができ、その結果、ストリップ線路を高密度に
配線することができる。
【0031】実施の形態2.この実施の形態2では、上
記実施の形態1における、二対のストリップ線路10
a,10b,11a,11bで構成された回路を二組配
置するとともに、その二組の回路間に一対のストリップ
線路を配置したものである。
【0032】図3は、そのようなこの発明の実施の形態
2によるプリント基板の構成を示す断面図である。図3
において、ストリップ線路(配線パターン)20a,2
0b,23a,23bは、配線層2Bに形成され、スト
リップ線路(配線パターン)21a,22a,24a
は、配線層2Aに形成され、ストリップ線路(配線パタ
ーン)21b,22b,24bは、配線層2Cに形成さ
れている。ストリップ線路20a,20b、ストリップ
線路21a,21b、ストリップ線路22a,22b、
ストリップ線路23a,23bおよびストリップ線路2
4a,24bは、それぞれ対をなしており、ストリップ
線路の各対は、同一線路幅かつ同一線路長に形成されて
いる。
【0033】二対のストリップ線路20a,20b,2
1a,21bは、ストリップ線路0a,0b間の中
心点とストリップ線路1a,1b間の中心点とが一
致するように配置され、また、二対のストリップ線路2
3a,23b,24a,24bは、ストリップ線路23
a,23b間の中心点とストリップ線路24a,24b
間の中心点とが一致するように配置されている。一対の
ストリップ線路22a,22bは、二対のストリップ線
路20a,20b,21a,21bで構成された回路と
二対のストリップ線路23a,23b,24a,24b
で構成された回路との中心位置に配置されている。
【0034】また、ストリップ線路20bとストリップ
線路23aとの距離よりも、ストリップ線路21a,2
1bとストリップ線路22a,22bとの距離の方が狭
くなるような位置に(同様に、ストリップ線路20bと
ストリップ線路23aとの距離よりも、ストリップ線路
24a,24bとストリップ線路22a,22bとの距
離の方が狭くなるような位置に)、配置されている。
【0035】尚、電源層1および絶縁体2については、
上記図1で説明した構成と同様であるため、重複する説
明を省略する。
【0036】図3に示すように各ストリップ線路を配置
することにより、各ストリップ線路に発生するクロスト
ーク雑音を同量にすることができる。即ち、ストリップ
線路20bとストリップ線路23aとは、クロストーク
雑音の影響がないように、広い間隔をおいて配置されて
いる。
【0037】また、ストリップ線路22aは、配線層2
Aに形成されているので、配線層2Bに形成されたスト
リップ線路20bおよびストリップ線路23aよりも電
源層1に近い層にあるため、電源層1との電磁気的結合
が強くなり、同一配線層2Aに形成された他のストリッ
プ線路21a,24aとの電磁気的結合が弱くなる。従
って、ストリップ線路22aとストリップ線路21aと
の間隔を(同様に、ストリップ線路22aとストリップ
線路24aとの間隔を)、ストリップ線路20bとスト
リップ線路23aとの間隔よりも狭くしても、クロスト
ーク雑音による影響は少ない。
【0038】同様に、ストリップ線路22bは、配線層
2Cに形成されているので、配線層2Bに形成されたス
トリップ線路20bおよびストリップ線路23aよりも
電源層1に近い層にあり、電源層1との電磁気的結合が
強くなり、同一配線層2Cに形成された他のストリップ
線路21b,24bとの電磁気的結合が弱くなるため、
ストリップ線路22bとストリップ線路21bとの間隔
を(同様に、ストリップ線路22bとストリップ線路2
4bとの間隔を)、ストリップ線路20bとストリップ
線路23aとの間隔よりも狭くしても、クロストーク雑
音による影響は少ない。
【0039】さらに、ストリップ線路22aおよびスト
リップ線路22bから発生するクロストーク雑音は、極
性が逆の差動信号によるノイズであるため、極性が逆の
クロストーク雑音が打ち消し合い、ストリップ線路20
bおよびストリップ線路23aでは、クロストーク雑音
が発生しない。
【0040】以上のように、この実施の形態2によれ
ば、一対のストリップ線路22a,22bを、二対のス
トリップ線路20a,20b,21a,21bで構成さ
れた回路と二対のストリップ線路23a,23b,24
a,24bで構成された回路との中心位置に配置して
も、ストリップ線路20bおよびストリップ線路23a
にクロストーク雑音を発生させることがない。従って、
この実施の形態2によるプリント基板では、一層、スト
リップ線路を高密度に配線することができる。
【0041】実施の形態3.図4は、この発明の実施の
形態3によるプリント基板の構成を示す断面図である。
図4において、ストリップ線路(配線パターン)30
a,30b,33a,33bは、配線層2Aに形成さ
れ、ストリップ線路(配線パターン)31a,31b,
34a,34bは、配線層2Cに形成され、ストリップ
線路(配線パターン)32a,32bは、配線層2Bに
形成されている。ストリップ線路30a,30b、スト
リップ線路31a,31b、ストリップ線路32a,3
2b、ストリップ線路33a,33bおよびストリップ
線路34a,34bは、それぞれ対をなしており、スト
リップ線路の各対は、同一線路幅かつ同一線路長に形成
されている。
【0042】ストリップ線路32aは、二対のストリッ
プ線路0a,0b,1a,1bで構成された長
方形(あるいは正方形)の中心位置に配置され、ストリ
ップ線路32bは、二対のストリップ線路33a,33
b,34a,34bで構成された長方形(あるいは正方
形)の中心位置に配置されている。
【0043】尚、電源層1および絶縁体2については、
上記図1で説明した構成と同様であるため、重複する説
明を省略する。
【0044】上記したように、ストリップ線路が電源層
1と近くなるほど電源層1との電磁気的結合が強くな
り、相対的に他のストリップ線路との電磁気的結合が弱
くなって、クロストーク雑音の発生量が少なくなる。こ
こで、ストリップ線路30b,31b,33a,34a
は、電源層1に近い配線層2A,2Cに形成されている
ので、電源層1との電磁気的結合が強くなる。従って、
ストリップ線路30bとストリップ線路33aとの間隔
(同様に、ストリップ線路31bとストリップ線路34
aとの間隔)を、ストリップ線路32aとストリップ線
路32bとの間隔よりも狭くしても、クロストーク雑音
による影響は少ない。
【0045】また、ストリップ線路30a,31aおよ
びストリップ線路30b,31bから発生するクロスト
ーク雑音は、極性が逆の差動信号によるノイズであるた
め、極性が逆のクロストーク雑音が打ち消し合い、スト
リップ線路32aでは、クロストーク雑音が発生しな
い。同様に、ストリップ線路33a,34aおよびスト
リップ線路33b,34bから発生するクロストーク雑
音は、極性が逆の差動信号によるノイズであるため、極
性が逆のクロストーク雑音が打ち消し合い、ストリップ
線路32bでは、クロストーク雑音が発生しない。
【0046】さらに、ストリップ線路32aから発生す
るクロストーク雑音は、一対のストリップ線路30a,
30bおよび一対のストリップ線路31a,31bに等
しくクロストーク雑音を発生させるので、差動信号が差
分されることにより除去される。同様に、ストリップ線
路32bから発生するクロストーク雑音は、一対のスト
リップ線路33a,33bおよび一対のストリップ線路
34a,34bに等しくクロストーク雑音を発生させる
ので、差動信号が差分されることにより除去される。
【0047】以上のように、この実施の形態3によれ
ば、一対のストリップ線路32a,32bを、二対のス
トリップ線路20a,20b,21a,21bで構成さ
れた長方形(あるいは正方形)の中心位置、および二対
のストリップ線路33a,33b,34a,34bで構
成された長方形(あるいは正方形)の中心位置に配置し
たので、各ストリップ線路にクロストーク雑音の影響を
与えることなく、一層、各ストリップ線路を高密度に配
線することができる。
【0048】
【発明の効果】以上のように、請求項1記載の発明によ
れば、一対の配線パターンを第2の配線層に形成すると
ともに、他の一対の配線パターンを第1の配線層および
第3の配線層に形成し、この二対の配線パターンを、一
対の配線パターン間の中心点と他の一対の配線パターン
間の中心点とが一致するように、配置したので、クロス
トーク雑音による信号の伝送品質を劣化することなく、
高密度にストリップ線路を配線することができるという
効果を得られる。
【0049】請求項2記載の発明によれば、一対の配線
パターンを第2の配線層に形成するとともに、他の一対
の配線パターンを第1の配線層および第3の配線層に形
成し、この二対の配線パターンを、一対の配線パターン
間の中心点と他の一対の配線パターン間の中心点とが一
致するように、配置して構成した回路を複数配設し、こ
の回路間の中心位置で、第1の配線層および第3の配線
層に、一対の配線パターンを形成したので、クロストー
ク雑音による信号の伝送品質を劣化することなく、一
層、高密度にストリップ線路を配線することができると
いう効果を得られる。
【0050】請求項3記載の発明によれば、一対の配線
パターンを第1の配線層に形成するとともに、他の一対
の配線パターンを第3の配線層に形成して、この二対の
配線パターンで方形の回路を構成し、方形の回路を複数
配設し、方形の回路の中心位置で、第2の配線層に、一
対の配線パターンを形成したので、クロストーク雑音に
よる信号の伝送品質を劣化することなく、高密度にスト
リップ線路を配線することができるという効果を得られ
る。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるプリント基板
の構成を示す断面図である。
【図2】 プリント基板に実装された差動伝送回路の構
成を示す回路図である。
【図3】 この発明の実施の形態2によるプリント基板
の構成を示す断面図である。
【図4】 この発明の実施の形態3によるプリント基板
の構成を示す断面図である。
【図5】 従来の差動伝送回路を実装したプリント基板
の構成を示す断面図である。
【符号の説明】
1 電源層 2 絶縁体 2A 配線層(第1の配線層) 2B 配線層(第2の配線層) 2C 配線層(第3の配線層) 10a,10b,11a,11b,20a,20b〜2
4a,24b,30a,30b〜34a,34b スト
リップ線路(配線パターン)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 電源層および多段層の絶縁体を積層して
    構成したプリント基板において、 一対の配線パターン第2の配線層に形成されるととも
    に、他の一対の配線パターン第1の配線層および第3
    の配線層に形成され、前記一対の配線パターン間の中心
    点と前記他の一対の配線パターン間の中心点とが一致す
    るように、前記二対の配線パターンが配置されたことを
    特徴とするプリント基板。
  2. 【請求項2】 電源層および多段層の絶縁体を積層して
    構成したプリント基板において、 一対の配線パターン第2の配線層に形成されるととも
    に、他の一対の配線パターン第1の配線層および第3
    の配線層に形成され、前記一対の配線パターン間の中心
    点と前記他の一対の配線パターン間の中心点とが一致す
    るように、前記二対の配線パターンが配置されて構成さ
    た回路複数配設され、 前記回路間の中心位置で、前記第1の配線層および前記
    第3の配線層に、一対の配線パターン形成されたこと
    を特徴とするプリント基板。
  3. 【請求項3】 電源層および多段層の絶縁体を積層して
    構成したプリント基板において、 一対の配線パターン第1の配線層に形成されるととも
    に、他の一対の配線パターン第3の配線層に形成され
    て、前記二対の配線パターンにより方形の回路構成
    、 前記方形の回路複数配設され、 前記方形の回路の中心位置で、第2の配線層に、一対の
    配線パターン形成されたことを特徴とするプリント基
    板。
JP18151699A 1999-06-28 1999-06-28 プリント基板 Expired - Fee Related JP3402358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18151699A JP3402358B2 (ja) 1999-06-28 1999-06-28 プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18151699A JP3402358B2 (ja) 1999-06-28 1999-06-28 プリント基板

Publications (2)

Publication Number Publication Date
JP2001015925A JP2001015925A (ja) 2001-01-19
JP3402358B2 true JP3402358B2 (ja) 2003-05-06

Family

ID=16102131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18151699A Expired - Fee Related JP3402358B2 (ja) 1999-06-28 1999-06-28 プリント基板

Country Status (1)

Country Link
JP (1) JP3402358B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753490B (zh) * 2008-12-18 2013-03-27 株式会社电装 用于乘员保护系统的传感器设备

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258510A (ja) * 2002-02-26 2003-09-12 Matsushita Electric Ind Co Ltd 有線伝送路
US7176383B2 (en) * 2003-12-22 2007-02-13 Endicott Interconnect Technologies, Inc. Printed circuit board with low cross-talk noise
CN100377626C (zh) * 2003-09-27 2008-03-26 鸿富锦精密工业(深圳)有限公司 印刷电路板及其布线方法
TWI237536B (en) * 2003-09-30 2005-08-01 Hon Hai Prec Ind Co Ltd PCB and layout thereof
JP4820985B2 (ja) * 2005-08-30 2011-11-24 国立大学法人東京工業大学 差動並走線路
JP4848490B2 (ja) * 2006-10-25 2011-12-28 日本電気株式会社 伝送線路及びこれを有する配線基板並びに半導体装置
JP5180634B2 (ja) * 2007-04-24 2013-04-10 パナソニック株式会社 差動伝送線路
JP2009033710A (ja) * 2007-06-28 2009-02-12 Panasonic Corp 差動伝送線路用コネクタ
US7859356B2 (en) * 2008-03-21 2010-12-28 Qualcomm Incorporated Transmission line system having high common mode impedance
JP5477041B2 (ja) * 2010-02-22 2014-04-23 住友ベークライト株式会社 光素子搭載基板、光電気混載基板および電子機器
JP5494264B2 (ja) * 2010-06-14 2014-05-14 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
JP5297432B2 (ja) * 2010-09-28 2013-09-25 旭化成エレクトロニクス株式会社 伝送線路および伝送装置
US9462677B2 (en) * 2011-12-21 2016-10-04 Intel Corporation Minimizing crosstalk in a data transfer device
US9232645B2 (en) 2013-11-22 2016-01-05 International Business Machines Corporation High speed differential wiring in glass ceramic MCMS
KR102350739B1 (ko) * 2017-03-06 2022-01-13 삼성전자주식회사 복수의 신호선들을 포함하는 기판 및 이를 포함하는 전자 장치
JP7200723B2 (ja) * 2019-02-08 2023-01-10 住友電気工業株式会社 コネクタ付き多心ケーブル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753490B (zh) * 2008-12-18 2013-03-27 株式会社电装 用于乘员保护系统的传感器设备

Also Published As

Publication number Publication date
JP2001015925A (ja) 2001-01-19

Similar Documents

Publication Publication Date Title
JP3402358B2 (ja) プリント基板
JP3206561B2 (ja) 多層配線基板
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
US7999192B2 (en) Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards
CN106537683B (zh) 多层基板上信号的耦合
US7193324B2 (en) Circuit structure of package substrate
US11057986B2 (en) Printed circuit board and optical transceiver with the printed circuit board
US9560758B2 (en) Uniform impedance circuit board
JPH07326833A (ja) Emi放射を抑止する配線パターン
JPH09199818A (ja) グランド間接続構造
US6995629B2 (en) Center-tap termination circuit and printed circuit board having the same
US20020036099A1 (en) Circuit board for transmitting signals, method for producing the same, and electronic device having the same
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP4371766B2 (ja) プリント配線板
CN111818724A (zh) 一种用于静电防护器件布线的pcb板结构及信号测试设备
WO2004051789A1 (en) A circuit that taps a differential signal
US6417460B1 (en) Multi-layer circuit board having signal, ground and power layers
US6384340B1 (en) Multi-layer circuit board
JP2846803B2 (ja) 多層配線基板
JPH0951208A (ja) 多層基板
JPH05275862A (ja) 高周波回路用配線板
JP2500155B2 (ja) 多層回路基板
US10952313B1 (en) Via impedance matching
US20230276567A1 (en) Multilayer circuit board having signal and power isolation circuit
CN220455785U (zh) 背板、机箱及量子测控系统

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees