JP3389899B2 - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JP3389899B2 JP3389899B2 JP31613599A JP31613599A JP3389899B2 JP 3389899 B2 JP3389899 B2 JP 3389899B2 JP 31613599 A JP31613599 A JP 31613599A JP 31613599 A JP31613599 A JP 31613599A JP 3389899 B2 JP3389899 B2 JP 3389899B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- circuit
- clock signal
- liquid crystal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は，液晶駆動回路にお
いて，特に双方向走査回路を用いた液晶駆動回路に関す
る。
いて，特に双方向走査回路を用いた液晶駆動回路に関す
る。
【０００２】
【従来の技術】液晶プロジェクタにおいては，液晶ライ
トバルブを通過した光の反射，屈折回数の違いから赤，
青，緑に対応する３枚の液晶ライトバルブのうち，１枚
の液晶ライトバルブの表示画像をミラー反転する必要が
ある。この目的のために，垂直走査回路の走査方向を反
転させる，又は液晶ライトバルブを１８０度回転させか
つ水平走査回路の走査方向を反転させる必要がある。こ
のためには，走査方向の切り替え可能な走査回路が必要
である。走査方向の切り替え可能な走査回路としては例
えば，図８に示す双方向走査回路が従来用いられてい
る。この双方向走査回路は（Ｎ＋１）個のパストランジ
スタと，Ｎ個のクロックドインバータと，インバータ１
３−１，１３−２，………，１３−（Ｎ−１），１３−
（Ｎ）と，バッファであるＮ個のインバータと，から構
成される。（Ｎ＋１）個のパストランジスタ（１１−
１，１１−２，………，１１−Ｎ，１１―（Ｎ＋１））
はスタートパルスが入力される入力端子ＳＴＬに対応し
て，前段からのパルス信号を，クロック信号Ａ，Ｂによ
り次段に逐次転送する。Ｎ個のクロックドインバータ
（１２−１，１２−２，………，１２−（Ｎ−１），１
２−（Ｎ））は，クロック信号Ｃ，Ｄによって制御さ
れ，次段への転送信号の減衰を防止するフィードバック
回路を構成する。バッファであるＮ個のインバータ（１
４−１，１４−２，………，１４−（Ｎ−１），１４−
Ｎ）は，転送された信号を取り出すバッファである。
トバルブを通過した光の反射，屈折回数の違いから赤，
青，緑に対応する３枚の液晶ライトバルブのうち，１枚
の液晶ライトバルブの表示画像をミラー反転する必要が
ある。この目的のために，垂直走査回路の走査方向を反
転させる，又は液晶ライトバルブを１８０度回転させか
つ水平走査回路の走査方向を反転させる必要がある。こ
のためには，走査方向の切り替え可能な走査回路が必要
である。走査方向の切り替え可能な走査回路としては例
えば，図８に示す双方向走査回路が従来用いられてい
る。この双方向走査回路は（Ｎ＋１）個のパストランジ
スタと，Ｎ個のクロックドインバータと，インバータ１
３−１，１３−２，………，１３−（Ｎ−１），１３−
（Ｎ）と，バッファであるＮ個のインバータと，から構
成される。（Ｎ＋１）個のパストランジスタ（１１−
１，１１−２，………，１１−Ｎ，１１―（Ｎ＋１））
はスタートパルスが入力される入力端子ＳＴＬに対応し
て，前段からのパルス信号を，クロック信号Ａ，Ｂによ
り次段に逐次転送する。Ｎ個のクロックドインバータ
（１２−１，１２−２，………，１２−（Ｎ−１），１
２−（Ｎ））は，クロック信号Ｃ，Ｄによって制御さ
れ，次段への転送信号の減衰を防止するフィードバック
回路を構成する。バッファであるＮ個のインバータ（１
４−１，１４−２，………，１４−（Ｎ−１），１４−
Ｎ）は，転送された信号を取り出すバッファである。
【０００３】従来の双方向走査回路の動作を図８から図
１０を参照して説明する。図９は，図８でＳＴＲからＳ
ＴＬ方向にパルスがシフト（以下右シフトと称する）す
る場合を示す図であり，図１０は図８でＳＴＬからＳＴ
Ｒ方向にパルスがシフト（以下左シフトと称する）する
場合のタイミングチャートを示す図である。図８におい
て右シフト動作を行う場合，入力端子ＳＴＲよりスター
トパルスが入力されて，パストランジスタ１１−１にス
タートパルスが入力される。このとき入力端子ＳＴＬは
開放状態にする。また，クロック信号Ａとクロック信号
Ｄの位相を等しくし，クロック信号Ｂとクロック信号Ｃ
の位相を等しくする。更に，クロック信号Ａ（及びクロ
ック信号Ｄ）と，クロック信号Ｂ（及びクロック信号
Ｄ）と，は互いに反転した信号とする。これにより右方
向にシフトする走査回路が形成される。出力バッファで
あるインバータ１４−１，１４−２，………，１４−
（Ｎ−１），１４−Ｎからは，それぞれ出力信号ＯＵＴ
１，ＯＵＴ２，………，ＯＵＴ（Ｎ−１），ＯＵＴＮの
順に，逐次シフトされたパルス信号が出力される。
１０を参照して説明する。図９は，図８でＳＴＲからＳ
ＴＬ方向にパルスがシフト（以下右シフトと称する）す
る場合を示す図であり，図１０は図８でＳＴＬからＳＴ
Ｒ方向にパルスがシフト（以下左シフトと称する）する
場合のタイミングチャートを示す図である。図８におい
て右シフト動作を行う場合，入力端子ＳＴＲよりスター
トパルスが入力されて，パストランジスタ１１−１にス
タートパルスが入力される。このとき入力端子ＳＴＬは
開放状態にする。また，クロック信号Ａとクロック信号
Ｄの位相を等しくし，クロック信号Ｂとクロック信号Ｃ
の位相を等しくする。更に，クロック信号Ａ（及びクロ
ック信号Ｄ）と，クロック信号Ｂ（及びクロック信号
Ｄ）と，は互いに反転した信号とする。これにより右方
向にシフトする走査回路が形成される。出力バッファで
あるインバータ１４−１，１４−２，………，１４−
（Ｎ−１），１４−Ｎからは，それぞれ出力信号ＯＵＴ
１，ＯＵＴ２，………，ＯＵＴ（Ｎ−１），ＯＵＴＮの
順に，逐次シフトされたパルス信号が出力される。
【０００４】また図８において左シフト動作を行う場
合，入力端子ＳＴＬよりスタートパルスが入力されて，
パストランジスタ１１−（Ｎ＋１）にスタートパルスが
入力される。このとき入力端子ＳＴＲは開放状態にす
る。また，クロック信号Ａとクロック信号Ｃの位相を等
しくし，クロック信号Ｂとクロック信号Ｄの位相を等し
くする。更に，クロック信号Ａ及びクロック信号Ｃと，
クロック信号Ｂ及びクロック信号Ｄと，は互いに反転し
た信号とする。これにより左方向にシフトする走査回路
が形成される。出力バッファであるインバータ１４−
Ｎ，１４−（Ｎ−１），………，１４−２，１４−１か
らは，それぞれ出力信号ＯＵＴＮ，ＯＵＴ（Ｎ−１），
………，ＯＵＴ２，ＯＵＴ１の順に，逐次シフトされた
パルス信号が出力される。
合，入力端子ＳＴＬよりスタートパルスが入力されて，
パストランジスタ１１−（Ｎ＋１）にスタートパルスが
入力される。このとき入力端子ＳＴＲは開放状態にす
る。また，クロック信号Ａとクロック信号Ｃの位相を等
しくし，クロック信号Ｂとクロック信号Ｄの位相を等し
くする。更に，クロック信号Ａ及びクロック信号Ｃと，
クロック信号Ｂ及びクロック信号Ｄと，は互いに反転し
た信号とする。これにより左方向にシフトする走査回路
が形成される。出力バッファであるインバータ１４−
Ｎ，１４−（Ｎ−１），………，１４−２，１４−１か
らは，それぞれ出力信号ＯＵＴＮ，ＯＵＴ（Ｎ−１），
………，ＯＵＴ２，ＯＵＴ１の順に，逐次シフトされた
パルス信号が出力される。
【０００５】このように従来の双方向走査回路は，パス
トランジスタに入力されるクロックと，フィードバック
回路のクロックドインバータに入力されるクロックの組
合せと，を変更しかつ走査方向からみて最終段の入力端
子を開放状態にすることにより双方向走査を実現してい
る。
トランジスタに入力されるクロックと，フィードバック
回路のクロックドインバータに入力されるクロックの組
合せと，を変更しかつ走査方向からみて最終段の入力端
子を開放状態にすることにより双方向走査を実現してい
る。
【０００６】
【発明が解決しようとする課題】この従来の双方向走査
回路では走査方向からみて最終段になる端子を開放状態
とするために，ＳＴＲとＳＴＬとの２系統のスタートパ
ルスを用意する必要がある。このため，接続点数の増加
や外部回路が複雑化するという問題があった。信号線数
を削減するためには，ＳＴＲとＳＴＬとを共通化してス
タートパルスを１本にすることが望ましい。しかし従来
の双方向走査回路の例えば右方向シフトをする場合に
は，トランスファゲート１１−（Ｎ＋１）とクロックド
インバータ１２−Ｎが同時にオン状態となるため、外部
回路と短絡状態となる。これはトランスファゲート１１
−（Ｎ＋１）と，双方向走査回路Ｎ段目のフィードバッ
ク回路を形成するクロックドインバータ１２−Ｎと，が
同じタイミングのクロックで制御されているからであ
る。このときＮ段目に転送された信号とスタートパルス
の電位が異なると、大電流が流れ発熱や信頼性の低下等
の問題が生じてしまい，スタートパルスを共有化するこ
とが困難であった。
回路では走査方向からみて最終段になる端子を開放状態
とするために，ＳＴＲとＳＴＬとの２系統のスタートパ
ルスを用意する必要がある。このため，接続点数の増加
や外部回路が複雑化するという問題があった。信号線数
を削減するためには，ＳＴＲとＳＴＬとを共通化してス
タートパルスを１本にすることが望ましい。しかし従来
の双方向走査回路の例えば右方向シフトをする場合に
は，トランスファゲート１１−（Ｎ＋１）とクロックド
インバータ１２−Ｎが同時にオン状態となるため、外部
回路と短絡状態となる。これはトランスファゲート１１
−（Ｎ＋１）と，双方向走査回路Ｎ段目のフィードバッ
ク回路を形成するクロックドインバータ１２−Ｎと，が
同じタイミングのクロックで制御されているからであ
る。このときＮ段目に転送された信号とスタートパルス
の電位が異なると、大電流が流れ発熱や信頼性の低下等
の問題が生じてしまい，スタートパルスを共有化するこ
とが困難であった。
【０００７】以上の従来技術における問題に鑑み本発明
は，スタートパルスの入力信号線を共通にすることが可
能となり，外部からの入力信号を付加すること無しに走
査方向と反対側に存在するスタートパルス信号を開放状
態にすることができ，また外部回路との短絡状態をなく
すことができ，更に液晶ライトバルブに入力する信号線
数が削減され，液晶ライトバルブの小型化，外部駆動回
路の低コスト化を可能にする液晶駆動回路を提供するこ
とを目的とする。
は，スタートパルスの入力信号線を共通にすることが可
能となり，外部からの入力信号を付加すること無しに走
査方向と反対側に存在するスタートパルス信号を開放状
態にすることができ，また外部回路との短絡状態をなく
すことができ，更に液晶ライトバルブに入力する信号線
数が削減され，液晶ライトバルブの小型化，外部駆動回
路の低コスト化を可能にする液晶駆動回路を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】前記課題を解決する本出
願第１の発明の液晶駆動回路は，クロック信号の組合せ
によって走査方向を制御する双方向走査回路の両端に，
スイッチ機構とこのスイッチ機構を制御する制御回路と
を設け，前記制御回路を走査方向に対応するクロック信
号で制御し前記スイッチ機構をオンオフすることによ
り，一のスタートパルスによって前記双方向走査回路の
一端を導通状態とし他端を非導通状態とする信号を生成
することを特徴とする。
願第１の発明の液晶駆動回路は，クロック信号の組合せ
によって走査方向を制御する双方向走査回路の両端に，
スイッチ機構とこのスイッチ機構を制御する制御回路と
を設け，前記制御回路を走査方向に対応するクロック信
号で制御し前記スイッチ機構をオンオフすることによ
り，一のスタートパルスによって前記双方向走査回路の
一端を導通状態とし他端を非導通状態とする信号を生成
することを特徴とする。
【０００９】したがって，本出願第１の発明の液晶駆動
回路によれば，スタートパルスの入力信号線を共通とし
て，走査方向からみて双方向走査回路の最終段の入力部
を開放状態とすることができるため，従来の右シフト用
と左シフト用のスタートパルスを共通にすることが可能
となる。これによって，入力信号線数を削減することが
でき，液晶ライトバルブの小型化，外部駆動回路の低コ
スト化が可能になる。更に，スタートパルスと内部回路
の電位関係に関わらず，外部信号と短絡状態になること
を防ぐことができる。
回路によれば，スタートパルスの入力信号線を共通とし
て，走査方向からみて双方向走査回路の最終段の入力部
を開放状態とすることができるため，従来の右シフト用
と左シフト用のスタートパルスを共通にすることが可能
となる。これによって，入力信号線数を削減することが
でき，液晶ライトバルブの小型化，外部駆動回路の低コ
スト化が可能になる。更に，スタートパルスと内部回路
の電位関係に関わらず，外部信号と短絡状態になること
を防ぐことができる。
【００１０】本出願第２の発明の液晶駆動回路は，走査
方向に対応するクロック信号により制御され前段からの
パルス信号を次段に逐次転送するパストランジスタと，
走査方向に対応するクロック信号によって制御され次段
への転送信号の減衰を防止するフィードバック回路を構
成するクロックドインバータと，転送された信号を取り
出すバッファであるインバータと，を有して成る双方向
走査回路の両端に，スイッチ機構とこのスイッチ機構を
制御する制御回路とを設け，前記制御回路を走査方向に
対応するクロック信号で制御し前記スイッチ機構をオン
オフすることにより，一のスタートパルスによって前記
双方向走査回路の一端を導通状態とし他端を非導通状態
とする信号を生成することを特徴とする。
方向に対応するクロック信号により制御され前段からの
パルス信号を次段に逐次転送するパストランジスタと，
走査方向に対応するクロック信号によって制御され次段
への転送信号の減衰を防止するフィードバック回路を構
成するクロックドインバータと，転送された信号を取り
出すバッファであるインバータと，を有して成る双方向
走査回路の両端に，スイッチ機構とこのスイッチ機構を
制御する制御回路とを設け，前記制御回路を走査方向に
対応するクロック信号で制御し前記スイッチ機構をオン
オフすることにより，一のスタートパルスによって前記
双方向走査回路の一端を導通状態とし他端を非導通状態
とする信号を生成することを特徴とする。
【００１１】したがって，本出願第２の発明の液晶駆動
回路によれば，スタートパルスの入力信号線を共通とし
て，走査方向からみて最終段となるパストランジスタの
入力部を開放状態とすることができるため，従来の右シ
フト用と左シフト用のスタートパルスを共通にすること
が可能となる。これによって，最終段側のスタートパル
スを開放状態にすることができ，入力信号線数を削減す
ることができ，液晶ライトバルブの小型化，外部駆動回
路の低コスト化が可能になる。更に，スタートパルスと
内部回路の電位関係に関わらず，外部信号と短絡状態に
なることを防ぐことができる。
回路によれば，スタートパルスの入力信号線を共通とし
て，走査方向からみて最終段となるパストランジスタの
入力部を開放状態とすることができるため，従来の右シ
フト用と左シフト用のスタートパルスを共通にすること
が可能となる。これによって，最終段側のスタートパル
スを開放状態にすることができ，入力信号線数を削減す
ることができ，液晶ライトバルブの小型化，外部駆動回
路の低コスト化が可能になる。更に，スタートパルスと
内部回路の電位関係に関わらず，外部信号と短絡状態に
なることを防ぐことができる。
【００１２】本出願第３の発明の液晶駆動回路は，走査
方向に対応するクロック信号により制御され前段からの
パルス信号を次段に逐次転送するパストランジスタと，
走査方向に対応するクロック信号によって制御され次段
への転送信号の減衰を防止するフィードバック回路を構
成するクロックドインバータと，転送された信号を取り
出すバッファであるインバータと，を有して成る双方向
走査回路の一端とその一端から電気的に最も近いパスト
ランジスタとの間及び他端とその他端から電気的に最も
近いパストランジスタとの間にそれぞれ，スイッチ機構
とこのスイッチ機構を制御する制御回路とが設けられ，
これら二のスイッチ機構の入力はそれぞれ一の入力端子
に接続することを特徴とする。
方向に対応するクロック信号により制御され前段からの
パルス信号を次段に逐次転送するパストランジスタと，
走査方向に対応するクロック信号によって制御され次段
への転送信号の減衰を防止するフィードバック回路を構
成するクロックドインバータと，転送された信号を取り
出すバッファであるインバータと，を有して成る双方向
走査回路の一端とその一端から電気的に最も近いパスト
ランジスタとの間及び他端とその他端から電気的に最も
近いパストランジスタとの間にそれぞれ，スイッチ機構
とこのスイッチ機構を制御する制御回路とが設けられ，
これら二のスイッチ機構の入力はそれぞれ一の入力端子
に接続することを特徴とする。
【００１３】したがって，本出願第３の発明の液晶駆動
回路によれば，スタートパルスの入力信号線を共通とし
て一の入力端子に接続し，走査方向からみて最終段とな
るパストランジスタの入力部を開放状態とすることがで
きるため，従来の右シフト用と左シフト用のスタートパ
ルスを共通にすることが可能となる。このため最終段側
のスタートパルスを開放状態にすることができ，入力信
号線数を削減することができ，液晶ライトバルブの小型
化，外部駆動回路の低コスト化が可能になる。更に，ス
タートパルスと内部回路の電位関係に関わらず，外部信
号と短絡状態になることを防ぐことができる。
回路によれば，スタートパルスの入力信号線を共通とし
て一の入力端子に接続し，走査方向からみて最終段とな
るパストランジスタの入力部を開放状態とすることがで
きるため，従来の右シフト用と左シフト用のスタートパ
ルスを共通にすることが可能となる。このため最終段側
のスタートパルスを開放状態にすることができ，入力信
号線数を削減することができ，液晶ライトバルブの小型
化，外部駆動回路の低コスト化が可能になる。更に，ス
タートパルスと内部回路の電位関係に関わらず，外部信
号と短絡状態になることを防ぐことができる。
【００１４】本出願第４の発明の液晶駆動回路は，本出
願第１から本出願第３のいずれか一の発明の液晶駆動回
路において，前記制御回路は，二のクロック信号を入力
して排他的論理和を出力するイクスクルーシブルオアゲ
ートと，このイクスクルーシブルオアゲートの出力信号
を入力し反転して出力するインバータと，から成り，前
記イクスクルーシブルオアゲートと前記インバータの出
力とは，前記スイッチ機構に入力されることを特徴とす
る。
願第１から本出願第３のいずれか一の発明の液晶駆動回
路において，前記制御回路は，二のクロック信号を入力
して排他的論理和を出力するイクスクルーシブルオアゲ
ートと，このイクスクルーシブルオアゲートの出力信号
を入力し反転して出力するインバータと，から成り，前
記イクスクルーシブルオアゲートと前記インバータの出
力とは，前記スイッチ機構に入力されることを特徴とす
る。
【００１５】したがって，本出願第４の発明の液晶駆動
回路によれば，２種類のクロック信号を入力することに
よってスイッチ機構をオンオフさせることが可能にな
る。
回路によれば，２種類のクロック信号を入力することに
よってスイッチ機構をオンオフさせることが可能にな
る。
【００１６】本出願第５の発明の液晶駆動回路は，本出
願第１から本出願第４のいずれか一の発明の液晶駆動回
路において，前記スイッチ機構は，ＣＭＯＳ構成のスイ
ッチであり，前記制御回路からの二の信号をＣＭＯＳス
イッチのゲートが入力することを特徴とする。
願第１から本出願第４のいずれか一の発明の液晶駆動回
路において，前記スイッチ機構は，ＣＭＯＳ構成のスイ
ッチであり，前記制御回路からの二の信号をＣＭＯＳス
イッチのゲートが入力することを特徴とする。
【００１７】したがって，本出願第５の発明の液晶駆動
回路によれば，制御回路からの２種類の制御信号により
ＣＭＯＳスイッチをオンオフさせることができる。
回路によれば，制御回路からの２種類の制御信号により
ＣＭＯＳスイッチをオンオフさせることができる。
【００１８】本出願第６の発明の液晶駆動回路は，本出
願第１から本出願第４のいずれか一の発明の液晶駆動回
路において，前記スイッチ機構は，インバータとクロッ
クドインバータとから成り，前記インバータと前記クロ
ックドインバータとは直列に接続され，前記インバータ
の出力が前記クロックドインバータに入力し，前記制御
回路からの信号をクロックドインバータが入力すること
を特徴とする。
願第１から本出願第４のいずれか一の発明の液晶駆動回
路において，前記スイッチ機構は，インバータとクロッ
クドインバータとから成り，前記インバータと前記クロ
ックドインバータとは直列に接続され，前記インバータ
の出力が前記クロックドインバータに入力し，前記制御
回路からの信号をクロックドインバータが入力すること
を特徴とする。
【００１９】したがって，本出願第６の液晶駆動回路に
よれば，制御回路からの制御信号をクロックドインバー
タが入力して，インバータとクロックドインバータによ
り入力信号線を導通又は非導通にすることが可能にな
る。
よれば，制御回路からの制御信号をクロックドインバー
タが入力して，インバータとクロックドインバータによ
り入力信号線を導通又は非導通にすることが可能にな
る。
【００２０】本出願第７の発明の液晶駆動回路は，走査
方向に対応するクロック信号により制御され前段からの
パルス信号を次段に逐次転送するパストランジスタと，
走査方向に対応するクロック信号によって制御され次段
への転送信号の減衰を防止するフィードバック回路を構
成するクロックドインバータと，転送された信号を取り
出すバッファであるインバータと，を有して成る双方向
走査回路の一端とその一端から電気的に最も近いパスト
ランジスタとの間及び他端とその他端から電気的に最も
近いパストランジスタとの間にそれぞれ，クロック信号
を入力することによってオンオフするスイッチ機構が設
けられ，この二のスイッチ機構の入力はそれぞれ一の入
力端子に接続することを特徴とする。
方向に対応するクロック信号により制御され前段からの
パルス信号を次段に逐次転送するパストランジスタと，
走査方向に対応するクロック信号によって制御され次段
への転送信号の減衰を防止するフィードバック回路を構
成するクロックドインバータと，転送された信号を取り
出すバッファであるインバータと，を有して成る双方向
走査回路の一端とその一端から電気的に最も近いパスト
ランジスタとの間及び他端とその他端から電気的に最も
近いパストランジスタとの間にそれぞれ，クロック信号
を入力することによってオンオフするスイッチ機構が設
けられ，この二のスイッチ機構の入力はそれぞれ一の入
力端子に接続することを特徴とする。
【００２１】したがって，本出願第７の液晶駆動回路に
よれば，スタートパルスの入力信号線を共通として一の
入力端子に接続し，走査方向からみて最終段となるパス
トランジスタの入力部を開放状態とすることができるた
め，従来の右シフト用と左シフト用のスタートパルスを
共通にすることが可能となる。このため最終段側のスタ
ートパルスを開放状態にすることができ，入力信号線数
を削減することができ，液晶ライトバルブの小型化，外
部駆動回路の低コスト化が可能になる。更に，スタート
パルスと内部回路の電位関係に関わらず，外部信号と短
絡状態になることを防ぐことができる。また，スイッチ
機構を制御する制御回路を設けず，クロック信号を入力
することによってスイッチ機構をオンオフするため，よ
り少ない素子数で回路を構成することが可能になる。
よれば，スタートパルスの入力信号線を共通として一の
入力端子に接続し，走査方向からみて最終段となるパス
トランジスタの入力部を開放状態とすることができるた
め，従来の右シフト用と左シフト用のスタートパルスを
共通にすることが可能となる。このため最終段側のスタ
ートパルスを開放状態にすることができ，入力信号線数
を削減することができ，液晶ライトバルブの小型化，外
部駆動回路の低コスト化が可能になる。更に，スタート
パルスと内部回路の電位関係に関わらず，外部信号と短
絡状態になることを防ぐことができる。また，スイッチ
機構を制御する制御回路を設けず，クロック信号を入力
することによってスイッチ機構をオンオフするため，よ
り少ない素子数で回路を構成することが可能になる。
【００２２】本出願第８の発明の液晶駆動回路は，本出
願第７の発明の液晶駆動回路において，前記スイッチ機
構は，ＣＭＯＳ構成のスイッチであり，走査方向に対応
する二のクロック信号をＣＭＯＳスイッチのゲートがそ
れぞれ入力することを特徴とする。
願第７の発明の液晶駆動回路において，前記スイッチ機
構は，ＣＭＯＳ構成のスイッチであり，走査方向に対応
する二のクロック信号をＣＭＯＳスイッチのゲートがそ
れぞれ入力することを特徴とする。
【００２３】したがって，本出願第８の液晶駆動回路に
よれば，２種類のクロック信号によりＣＭＯＳスイッチ
をオンオフさせることができる。
よれば，２種類のクロック信号によりＣＭＯＳスイッチ
をオンオフさせることができる。
【００２４】本出願第９の発明の液晶駆動回路は，本出
願第７の発明の液晶駆動回路において，前記スイッチ機
構は，インバータとクロックドインバータとから成り，
前記インバータと前記クロックドインバータとは直列に
接続され，前記インバータの出力が前記クロックドイン
バータに入力し，走査方向に対応するクロック信号をク
ロックドインバータが入力することを特徴とする。
願第７の発明の液晶駆動回路において，前記スイッチ機
構は，インバータとクロックドインバータとから成り，
前記インバータと前記クロックドインバータとは直列に
接続され，前記インバータの出力が前記クロックドイン
バータに入力し，走査方向に対応するクロック信号をク
ロックドインバータが入力することを特徴とする。
【００２５】したがって，本出願第９の液晶駆動回路に
よれば，クロック信号をクロックドインバータが入力し
て，インバータとクロックドインバータにより入力信号
線を導通又は非導通にすることが可能になる。
よれば，クロック信号をクロックドインバータが入力し
て，インバータとクロックドインバータにより入力信号
線を導通又は非導通にすることが可能になる。
【００２６】
【発明の実施の形態】第一の実施の形態
本発明における第一の実施の形態の液晶駆動回路を図１
から図４を参照して説明する。図１は本発明における第
一の実施の形態の液晶駆動回路の回路図である。本実施
の形態の液晶駆動回路は，双方向走査回路１０１の入力
端子ＳＴとパストランジスタ１１−１との間にスイッチ
２１と，スイッチ２１を制御する制御回路３１と，を有
し，双方向走査回路１０１の入力端子ＳＴとパストラン
ジスタ１１−（Ｎ＋１）との間にスイッチ２２と，スイ
ッチ２２を制御する制御回路３２と，を有して成る。ス
イッチ２１は，入力端子ＳＴとパストランジスタ１１−
１の間に直列に配置され，双方向走査回路１０１のスタ
ートパルスを導通，非導通状態とする。制御回路３１
は，スイッチ２１を制御する信号を生成する。スイッチ
２２は，入力端子ＳＴとパストランジスタ１１−（Ｎ＋
１）の間に直列に配置され，スタートパルスを導通，非
導通状態とする。制御回路３２は，スイッチ２２を制御
する信号を生成する。なお，双方向走査回路１０１は，
従来の技術に記載される双方向走査回路１０１と同様で
ある。
から図４を参照して説明する。図１は本発明における第
一の実施の形態の液晶駆動回路の回路図である。本実施
の形態の液晶駆動回路は，双方向走査回路１０１の入力
端子ＳＴとパストランジスタ１１−１との間にスイッチ
２１と，スイッチ２１を制御する制御回路３１と，を有
し，双方向走査回路１０１の入力端子ＳＴとパストラン
ジスタ１１−（Ｎ＋１）との間にスイッチ２２と，スイ
ッチ２２を制御する制御回路３２と，を有して成る。ス
イッチ２１は，入力端子ＳＴとパストランジスタ１１−
１の間に直列に配置され，双方向走査回路１０１のスタ
ートパルスを導通，非導通状態とする。制御回路３１
は，スイッチ２１を制御する信号を生成する。スイッチ
２２は，入力端子ＳＴとパストランジスタ１１−（Ｎ＋
１）の間に直列に配置され，スタートパルスを導通，非
導通状態とする。制御回路３２は，スイッチ２２を制御
する信号を生成する。なお，双方向走査回路１０１は，
従来の技術に記載される双方向走査回路１０１と同様で
ある。
【００２７】制御回路３１は，クロック信号Ａとクロッ
ク信号Ｄの排他的論理和を出力するイクスクルーシブル
オアゲート４１と，イクスクルーシブルオアゲート４１
の信号を反転出力するインバータ１５と，から構成され
る。イクスクルーシブルオアゲート４１の出力はＣＭＯ
Ｓのスイッチ２１のｐ型トランジスタのゲートに，イン
バータ１５の出力はＣＭＯＳのスイッチ２１のｎ型トラ
ンジスタのゲートにそれぞれ接続される。制御回路３２
は，クロック信号Ａとクロック信号Ｃの排他的論理和を
出力するイクスクルーシブルオアゲート４２と，イクス
クルーシブルオアゲート４２の信号を反転出力するイン
バータ１６と，から構成される。イクスクルーシブルオ
アゲート４２の出力はＣＭＯＳのスイッチ２２のｐ型ト
ランジスタのゲートに，インバータ１６の出力はＣＭＯ
Ｓのスイッチ２２のｎ型トランジスタのゲートにそれぞ
れ接続される。その他の回路の構成要素は従来の双方向
走査回路と同様である。すなわち，（Ｎ＋１）個のパス
トランジスタと，Ｎ個のクロックドインバータと，Ｎ個
のインバータ１３−１，１３−２，………，１３−（Ｎ
−１），１３−（Ｎ）と，バッファであるＮ個のインバ
ータと，から構成される。（Ｎ＋１）個のパストランジ
スタ（１１−１，１１−２，………，１１−Ｎ，１１―
（Ｎ＋１））は，スタートパルスが入力される入力端子
ＳＴに対応して，クロック信号Ａ，Ｂにより制御され，
前段からのパルス信号を次段に逐次転送する。また，Ｎ
個のクロックドインバータ（１２−１，１２−２，……
…，１２−（Ｎ−１），１２−（Ｎ））は，クロック信
号Ｃ，Ｄによって制御され，次段への転送信号の減衰を
防止するフィードバック回路を構成する。更に，バッフ
ァであるＮ個のインバータ（１４−１，１４−２，……
…，１４−（Ｎ−１），１４−Ｎ）は，転送された信号
を取り出すバッファである。
ク信号Ｄの排他的論理和を出力するイクスクルーシブル
オアゲート４１と，イクスクルーシブルオアゲート４１
の信号を反転出力するインバータ１５と，から構成され
る。イクスクルーシブルオアゲート４１の出力はＣＭＯ
Ｓのスイッチ２１のｐ型トランジスタのゲートに，イン
バータ１５の出力はＣＭＯＳのスイッチ２１のｎ型トラ
ンジスタのゲートにそれぞれ接続される。制御回路３２
は，クロック信号Ａとクロック信号Ｃの排他的論理和を
出力するイクスクルーシブルオアゲート４２と，イクス
クルーシブルオアゲート４２の信号を反転出力するイン
バータ１６と，から構成される。イクスクルーシブルオ
アゲート４２の出力はＣＭＯＳのスイッチ２２のｐ型ト
ランジスタのゲートに，インバータ１６の出力はＣＭＯ
Ｓのスイッチ２２のｎ型トランジスタのゲートにそれぞ
れ接続される。その他の回路の構成要素は従来の双方向
走査回路と同様である。すなわち，（Ｎ＋１）個のパス
トランジスタと，Ｎ個のクロックドインバータと，Ｎ個
のインバータ１３−１，１３−２，………，１３−（Ｎ
−１），１３−（Ｎ）と，バッファであるＮ個のインバ
ータと，から構成される。（Ｎ＋１）個のパストランジ
スタ（１１−１，１１−２，………，１１−Ｎ，１１―
（Ｎ＋１））は，スタートパルスが入力される入力端子
ＳＴに対応して，クロック信号Ａ，Ｂにより制御され，
前段からのパルス信号を次段に逐次転送する。また，Ｎ
個のクロックドインバータ（１２−１，１２−２，……
…，１２−（Ｎ−１），１２−（Ｎ））は，クロック信
号Ｃ，Ｄによって制御され，次段への転送信号の減衰を
防止するフィードバック回路を構成する。更に，バッフ
ァであるＮ個のインバータ（１４−１，１４−２，……
…，１４−（Ｎ−１），１４−Ｎ）は，転送された信号
を取り出すバッファである。
【００２８】図２，図３はそれぞれ，図１で紙面に沿っ
て左側から右側に信号が転送される場合（右シフト）
と，紙面に沿って右側から左側に信号が転送される場合
（左シフト）における動作信号を示すタイミング図であ
る。右シフトの場合の動作について図１と図２とを参照
して説明する。右シフトの場合には，それぞれクロック
信号Ａとクロック信号Ｄ，クロック信号Ｂとクロック信
号Ｃが同じタイミングで動作するクロック信号であるも
のとする。またクロック信号Ａ（及びクロック信号Ｄ）
と，クロック信号Ｂ（及びクロック信号Ｃ）と，は互い
に反転関係にあるものとする。このようなクロック信号
を入力したとき，シフト方向制御回路３１内のイクスク
ルーシブルオアゲート４１の出力は常にローレベルに，
インバータ１５の出力はハイレベルとなる。このため，
ＣＭＯＳ構成のスイッチ２１は常に導通状態となる。ま
た，シフト方向制御回路３２内のイクスクルーシブルオ
アゲート４２の出力は常にハイレベルに，インバータ１
６の出力はローレベルとなる。このときスイッチ２２は
常に非導通状態となるため，入力端子ＳＴからスタート
パルスが双方向走査回路１０１のパストランジスタ１１
−１に供給され，パストランジスタ１１−（Ｎ＋１）は
開放状態となる。このように設定することにより双方向
走査回路１０１に右シフト回路が形成される。すなわ
ち，走査回路１０１の出力バッファであるインバータ１
４−１，１４−２，………，１４−（Ｎ−１），１４−
Ｎからは，それぞれ出力信号ＯＵＴ１，ＯＵＴ２，……
…，ＯＵＴ（Ｎ−１），ＯＵＴＮの順に，逐次シフトさ
れた走査パルス信号が出力される。
て左側から右側に信号が転送される場合（右シフト）
と，紙面に沿って右側から左側に信号が転送される場合
（左シフト）における動作信号を示すタイミング図であ
る。右シフトの場合の動作について図１と図２とを参照
して説明する。右シフトの場合には，それぞれクロック
信号Ａとクロック信号Ｄ，クロック信号Ｂとクロック信
号Ｃが同じタイミングで動作するクロック信号であるも
のとする。またクロック信号Ａ（及びクロック信号Ｄ）
と，クロック信号Ｂ（及びクロック信号Ｃ）と，は互い
に反転関係にあるものとする。このようなクロック信号
を入力したとき，シフト方向制御回路３１内のイクスク
ルーシブルオアゲート４１の出力は常にローレベルに，
インバータ１５の出力はハイレベルとなる。このため，
ＣＭＯＳ構成のスイッチ２１は常に導通状態となる。ま
た，シフト方向制御回路３２内のイクスクルーシブルオ
アゲート４２の出力は常にハイレベルに，インバータ１
６の出力はローレベルとなる。このときスイッチ２２は
常に非導通状態となるため，入力端子ＳＴからスタート
パルスが双方向走査回路１０１のパストランジスタ１１
−１に供給され，パストランジスタ１１−（Ｎ＋１）は
開放状態となる。このように設定することにより双方向
走査回路１０１に右シフト回路が形成される。すなわ
ち，走査回路１０１の出力バッファであるインバータ１
４−１，１４−２，………，１４−（Ｎ−１），１４−
Ｎからは，それぞれ出力信号ＯＵＴ１，ＯＵＴ２，……
…，ＯＵＴ（Ｎ−１），ＯＵＴＮの順に，逐次シフトさ
れた走査パルス信号が出力される。
【００２９】つぎに，左シフトの場合の動作について図
１と図３を参照して説明する。左シフトの場合には，そ
れぞれクロック信号Ａとクロック信号Ｃ，クロック信号
Ｂとクロック信号Ｄが同じタイミングで動作するクロッ
ク信号であるものとする。またクロック信号Ａ（及びク
ロック信号Ｃ）と，クロック信号Ｂ（及びクロック信号
Ｄ）と，は互いに反転関係にあるものとする。このよう
なクロック信号を入力したとき，シフト方向制御回路３
１内のイクスクルーシブルオアゲート４１の出力は常に
ハイレベルに，インバータ１５の出力はローレベルとな
る。このため，ＣＭＯＳ構成のスイッチ２１は常に非導
通状態となる。また，シフト方向制御回路３２内のイク
スクルーシブルオアゲート４２の出力は常にローレベル
に，インバータ１６の出力はハイレベルとなる。このと
きスイッチ２２は常に導通状態となるため，入力端子Ｓ
Ｔからスタートパルスが双方向走査回路１０１のパスト
ランジスタ１１−（Ｎ＋１）に供給され，パストランジ
スタ１１−１は開放状態となる。このように設定するこ
とにより双方向走査回路１０１に左シフト回路が形成さ
れる。すなわち，双方向走査回路１０１の出力バッファ
であるインバータ１４−Ｎ，１４−（Ｎ＋１），……
…，１４−２，１４−１からは，それぞれ出力信号ＯＵ
ＴＮ，ＯＵＴ（Ｎ−１），………，ＯＵＴ２，ＯＵＴ１
の順に，逐次シフトされた走査パルス信号が出力され
る。
１と図３を参照して説明する。左シフトの場合には，そ
れぞれクロック信号Ａとクロック信号Ｃ，クロック信号
Ｂとクロック信号Ｄが同じタイミングで動作するクロッ
ク信号であるものとする。またクロック信号Ａ（及びク
ロック信号Ｃ）と，クロック信号Ｂ（及びクロック信号
Ｄ）と，は互いに反転関係にあるものとする。このよう
なクロック信号を入力したとき，シフト方向制御回路３
１内のイクスクルーシブルオアゲート４１の出力は常に
ハイレベルに，インバータ１５の出力はローレベルとな
る。このため，ＣＭＯＳ構成のスイッチ２１は常に非導
通状態となる。また，シフト方向制御回路３２内のイク
スクルーシブルオアゲート４２の出力は常にローレベル
に，インバータ１６の出力はハイレベルとなる。このと
きスイッチ２２は常に導通状態となるため，入力端子Ｓ
Ｔからスタートパルスが双方向走査回路１０１のパスト
ランジスタ１１−（Ｎ＋１）に供給され，パストランジ
スタ１１−１は開放状態となる。このように設定するこ
とにより双方向走査回路１０１に左シフト回路が形成さ
れる。すなわち，双方向走査回路１０１の出力バッファ
であるインバータ１４−Ｎ，１４−（Ｎ＋１），……
…，１４−２，１４−１からは，それぞれ出力信号ＯＵ
ＴＮ，ＯＵＴ（Ｎ−１），………，ＯＵＴ２，ＯＵＴ１
の順に，逐次シフトされた走査パルス信号が出力され
る。
【００３０】ここでは，スイッチ２１が制御される信号
を生成するシフト方向制御回路３１にクロック信号Ａと
クロック信号Ｄを入力した。しかし，この入力方法にこ
だわることはなく，スイッチ２１が制御される信号を生
成するシフト方向制御回路３１にクロック信号Ｂ，クロ
ック信号Ｃを入力してもよい。これは，クロック信号
Ａ，Ｄとクロック信号Ｂ，Ｃが等しいタイミングの時
に，スイッチ２１が導通状態となり，クロック信号Ａ，
Ｃとクロック信号Ｂ，Ｄが等しいタイミングの時に非導
通状態となる信号を生成すればよいからである。また，
クロック信号Ａ，クロック信号Ｃ若しくはクロック信号
Ｂ，クロック信号Ｄの排他的論理和を反転した信号を用
いても良い。同様にスイッチ２２を制御する信号を生成
するシフト方向制御回路３２に入力するクロック信号と
して，クロック信号Ｂとクロック信号Ｄを用いてもよ
い。更に，クロック信号Ａ，クロック信号Ｄ若しくはク
ロック信号Ｂ，クロック信号Ｃの排他的論理和を反転し
た信号としても良い。
を生成するシフト方向制御回路３１にクロック信号Ａと
クロック信号Ｄを入力した。しかし，この入力方法にこ
だわることはなく，スイッチ２１が制御される信号を生
成するシフト方向制御回路３１にクロック信号Ｂ，クロ
ック信号Ｃを入力してもよい。これは，クロック信号
Ａ，Ｄとクロック信号Ｂ，Ｃが等しいタイミングの時
に，スイッチ２１が導通状態となり，クロック信号Ａ，
Ｃとクロック信号Ｂ，Ｄが等しいタイミングの時に非導
通状態となる信号を生成すればよいからである。また，
クロック信号Ａ，クロック信号Ｃ若しくはクロック信号
Ｂ，クロック信号Ｄの排他的論理和を反転した信号を用
いても良い。同様にスイッチ２２を制御する信号を生成
するシフト方向制御回路３２に入力するクロック信号と
して，クロック信号Ｂとクロック信号Ｄを用いてもよ
い。更に，クロック信号Ａ，クロック信号Ｄ若しくはク
ロック信号Ｂ，クロック信号Ｃの排他的論理和を反転し
た信号としても良い。
【００３１】本実施の形態では，回路の両端とスタート
パルス供給端子ＳＴの間のスイッチとしてトランスファ
ゲートを用いたが，インバータとクロックドインバータ
とを用いても同様の効果が得られる。すなわち，図４に
示す様にＣＭＯＳのスイッチ２１（図１）を，インバー
タ１７及びクロックドインバータ５１に置換する。クロ
ックドインバータの制御信号にクロック信号を用いるこ
とにより，トランスファゲートを用いる場合と同様の効
果が得られる。
パルス供給端子ＳＴの間のスイッチとしてトランスファ
ゲートを用いたが，インバータとクロックドインバータ
とを用いても同様の効果が得られる。すなわち，図４に
示す様にＣＭＯＳのスイッチ２１（図１）を，インバー
タ１７及びクロックドインバータ５１に置換する。クロ
ックドインバータの制御信号にクロック信号を用いるこ
とにより，トランスファゲートを用いる場合と同様の効
果が得られる。
【００３２】以上本発明の第一の実施の形態の液晶駆動
回路によれば，走査方向に対応するクロック信号（Ａ又
はＢ又はＣ又はＤ）により制御され前段からのパルス信
号を次段に逐次転送するパストランジスタ（１１−１，
１１−２，………，１１−Ｎ，１１―（Ｎ＋１））と，
走査方向に対応するクロック信号（Ａ又はＢ又はＣ又は
Ｄ）によって制御され次段への転送信号の減衰を防止す
るフィードバック回路を構成するクロックドインバータ
（１２−１，１２−２，………，１２−（Ｎ−１），１
２−（Ｎ））と，転送された信号を取り出すバッファで
あるインバータ（１４−１，１４−２，………，１４−
（Ｎ−１），１４−Ｎ）と，を有して成る双方向走査回
路１０１の一端とその一端から電気的に最も近いパスト
ランジスタ（１１−１又は１１−（Ｎ＋１））との間及
び他端とその他端から電気的に最も近いパストランジス
タ（１１−（Ｎ＋１）又は１１−１）との間にそれぞ
れ，スイッチ機構（スイッチ２１又はスイッチ２２）と
スイッチ機構（スイッチ２１又はスイッチ２２）を制御
する制御回路（制御回路３１又は制御回路３２）とが設
けられ，これら二のスイッチ機構（スイッチ２１及びス
イッチ２２）の入力はそれぞれ一の入力端子ＳＴに接続
することにより，スタートパルスの入力信号線を共通と
しても，走査方向からみて最終段となるパストランジス
タ（１１−（Ｎ＋１）又は１１−１）の入力部を開放状
態とすることができるため，従来の右シフト用と左シフ
ト用のスタートパルスを共通にすることが可能となる。
また，最終段側のスタートパルスを開放状態にすること
ができ，液晶ライトバルブにおいて，入力信号線数を削
減することができ，液晶ライトバルブの小型化，外部駆
動回路の低コスト化が可能になる。更に，スタートパル
スと内部回路の電位関係に関わらず，外部信号と短絡状
態になることを防ぐことができる。
回路によれば，走査方向に対応するクロック信号（Ａ又
はＢ又はＣ又はＤ）により制御され前段からのパルス信
号を次段に逐次転送するパストランジスタ（１１−１，
１１−２，………，１１−Ｎ，１１―（Ｎ＋１））と，
走査方向に対応するクロック信号（Ａ又はＢ又はＣ又は
Ｄ）によって制御され次段への転送信号の減衰を防止す
るフィードバック回路を構成するクロックドインバータ
（１２−１，１２−２，………，１２−（Ｎ−１），１
２−（Ｎ））と，転送された信号を取り出すバッファで
あるインバータ（１４−１，１４−２，………，１４−
（Ｎ−１），１４−Ｎ）と，を有して成る双方向走査回
路１０１の一端とその一端から電気的に最も近いパスト
ランジスタ（１１−１又は１１−（Ｎ＋１））との間及
び他端とその他端から電気的に最も近いパストランジス
タ（１１−（Ｎ＋１）又は１１−１）との間にそれぞ
れ，スイッチ機構（スイッチ２１又はスイッチ２２）と
スイッチ機構（スイッチ２１又はスイッチ２２）を制御
する制御回路（制御回路３１又は制御回路３２）とが設
けられ，これら二のスイッチ機構（スイッチ２１及びス
イッチ２２）の入力はそれぞれ一の入力端子ＳＴに接続
することにより，スタートパルスの入力信号線を共通と
しても，走査方向からみて最終段となるパストランジス
タ（１１−（Ｎ＋１）又は１１−１）の入力部を開放状
態とすることができるため，従来の右シフト用と左シフ
ト用のスタートパルスを共通にすることが可能となる。
また，最終段側のスタートパルスを開放状態にすること
ができ，液晶ライトバルブにおいて，入力信号線数を削
減することができ，液晶ライトバルブの小型化，外部駆
動回路の低コスト化が可能になる。更に，スタートパル
スと内部回路の電位関係に関わらず，外部信号と短絡状
態になることを防ぐことができる。
【００３３】第二の実施の形態
本発明における第二の実施の形態の液晶駆動回路を図５
から図７を参照して説明する。本発明の第二の実施の形
態の液晶駆動回路を図５を参照して説明する。図５は，
本発明における第二の実施の形態の液晶駆動回路の回路
図である。本発明における第二の実施の形態の液晶駆動
回路は，第一の実施の形態の液晶駆動回路のスイッチ
（図１の２１及び２２）を制御回路（図１の３１及び３
２）を用いることなく，クロック信号によって制御する
ものである。本実施の形態の液晶駆動装置は，双方向走
査回路１０１を構成するトランスファゲート１１−１と
ＳＴとの間に直列にＣＭＯＳのスイッチ２１と，トラン
スファゲート１１−（Ｎ＋１）の間に直列にＣＭＯＳの
スイッチ２２と，を設ける。ＣＭＯＳのスイッチ２１の
ｎ型トランジスタにクロック信号Ｄ，ｐ型トランジスタ
にクロック信号Ｃを入力する。また，ＣＭＯＳのスイッ
チ２２のｎ型トランジスタにクロック信号Ｃ，ｐ型トラ
ンジスタにクロック信号Ｄを入力する。その他の構成
は，第一の実施の形態の液晶駆動回路の構成と同様であ
る。
から図７を参照して説明する。本発明の第二の実施の形
態の液晶駆動回路を図５を参照して説明する。図５は，
本発明における第二の実施の形態の液晶駆動回路の回路
図である。本発明における第二の実施の形態の液晶駆動
回路は，第一の実施の形態の液晶駆動回路のスイッチ
（図１の２１及び２２）を制御回路（図１の３１及び３
２）を用いることなく，クロック信号によって制御する
ものである。本実施の形態の液晶駆動装置は，双方向走
査回路１０１を構成するトランスファゲート１１−１と
ＳＴとの間に直列にＣＭＯＳのスイッチ２１と，トラン
スファゲート１１−（Ｎ＋１）の間に直列にＣＭＯＳの
スイッチ２２と，を設ける。ＣＭＯＳのスイッチ２１の
ｎ型トランジスタにクロック信号Ｄ，ｐ型トランジスタ
にクロック信号Ｃを入力する。また，ＣＭＯＳのスイッ
チ２２のｎ型トランジスタにクロック信号Ｃ，ｐ型トラ
ンジスタにクロック信号Ｄを入力する。その他の構成
は，第一の実施の形態の液晶駆動回路の構成と同様であ
る。
【００３４】図６，図７はそれぞれ右シフト時と，左シ
フト時のタイミング図である。右シフト時の動作につい
て図５と図６を参照して説明する。右シフトの場合に
は，それぞれクロック信号Ａとクロック信号Ｄ，クロッ
ク信号Ｂとクロック信号Ｃが同じタイミングで動作する
クロック信号であるものとする。またクロック信号Ａ
（及びクロック信号Ｄ）と，クロック信号Ｂ（及びクロ
ック信号Ｃ）と，は互いに反転関係にあるものとする。
このように設定することによりスイッチ２１とトランス
ファゲート１１−１とは同期して導通，非導通状態が切
り替わるため，スタートパルスは次段へと右へと転送さ
れていく。一方，スイッチ２２とトランスファゲート１
１−（Ｎ＋１）はクロックＡとクロックＤがハイレベル
となるタイミングでは，１１−（Ｎ＋１）が導通，スイ
ッチ２２は非導通状態になる。また，クロックＢとクロ
ックＤがハイレベルとなるタイミングではスイッチ２２
が導通状態，トランスファゲート１１−（Ｎ＋１）が非
導通状態になる。このように，スイッチ２２とトランス
ファゲート１１−（Ｎ＋１）とはどちらか片方しか導通
状態とならない。
フト時のタイミング図である。右シフト時の動作につい
て図５と図６を参照して説明する。右シフトの場合に
は，それぞれクロック信号Ａとクロック信号Ｄ，クロッ
ク信号Ｂとクロック信号Ｃが同じタイミングで動作する
クロック信号であるものとする。またクロック信号Ａ
（及びクロック信号Ｄ）と，クロック信号Ｂ（及びクロ
ック信号Ｃ）と，は互いに反転関係にあるものとする。
このように設定することによりスイッチ２１とトランス
ファゲート１１−１とは同期して導通，非導通状態が切
り替わるため，スタートパルスは次段へと右へと転送さ
れていく。一方，スイッチ２２とトランスファゲート１
１−（Ｎ＋１）はクロックＡとクロックＤがハイレベル
となるタイミングでは，１１−（Ｎ＋１）が導通，スイ
ッチ２２は非導通状態になる。また，クロックＢとクロ
ックＤがハイレベルとなるタイミングではスイッチ２２
が導通状態，トランスファゲート１１−（Ｎ＋１）が非
導通状態になる。このように，スイッチ２２とトランス
ファゲート１１−（Ｎ＋１）とはどちらか片方しか導通
状態とならない。
【００３５】右シフト時の動作と同様に，左シフト時に
は図５及び図７に示すようにスイッチ２２とトランスフ
ァゲート１１−（Ｎ＋１）が同期して導通，非導通状態
が切り替わり右にスタートパルスが入力され，スイッチ
２１とトランスファゲート１１−１はどちらか片方しか
導通状態とならない。
は図５及び図７に示すようにスイッチ２２とトランスフ
ァゲート１１−（Ｎ＋１）が同期して導通，非導通状態
が切り替わり右にスタートパルスが入力され，スイッチ
２１とトランスファゲート１１−１はどちらか片方しか
導通状態とならない。
【００３６】本実施の形態では走査方向からみて最終段
側のスイッチとトランスファゲートの片方しか導通状態
とならない。このためスタートパルスと内部回路の電位
関係に関わらず，外部信号と短絡状態になることがなく
なる。本実施の形態では，第一の実施の形態で示したよ
うな制御回路３１，３２がなくてもよいため，より少な
い素子数で回路を構成することができる。
側のスイッチとトランスファゲートの片方しか導通状態
とならない。このためスタートパルスと内部回路の電位
関係に関わらず，外部信号と短絡状態になることがなく
なる。本実施の形態では，第一の実施の形態で示したよ
うな制御回路３１，３２がなくてもよいため，より少な
い素子数で回路を構成することができる。
【００３７】本実施の形態でも第一の実施の形態と同様
に，回路の両端とスタートパルス供給端子ＳＴの間のス
イッチとしてトランスファゲートを用いたが，インバー
タとクロックドインバータを用いても同様の効果が得ら
れる。すなわち，図４に示す様にＣＭＯＳのスイッチ２
１（図１）を，インバータ１７及びクロックドインバー
タ５１に置換する。クロックドインバータの制御信号に
クロック信号を用いることにより，トランスファゲート
を用いる場合と同様の効果が得られる。
に，回路の両端とスタートパルス供給端子ＳＴの間のス
イッチとしてトランスファゲートを用いたが，インバー
タとクロックドインバータを用いても同様の効果が得ら
れる。すなわち，図４に示す様にＣＭＯＳのスイッチ２
１（図１）を，インバータ１７及びクロックドインバー
タ５１に置換する。クロックドインバータの制御信号に
クロック信号を用いることにより，トランスファゲート
を用いる場合と同様の効果が得られる。
【００３８】以上本発明の第二の実施の形態の液晶駆動
回路によれば，走査方向に対応するクロック信号（Ａ又
はＢ又はＣ又はＤ）により制御され前段からのパルス信
号を次段に逐次転送するパストランジスタ（１１−１，
１１−２，………，１１−Ｎ，１１―（Ｎ＋１））と，
走査方向に対応するクロック信号（Ａ又はＢ又はＣ又は
Ｄ）によって制御され次段への転送信号の減衰を防止す
るフィードバック回路を構成するクロックドインバータ
（１２−１，１２−２，………，１２−（Ｎ−１），１
２−（Ｎ））と，転送された信号を取り出すバッファで
あるインバータ（１４−１，１４−２，………，１４−
（Ｎ−１），１４−Ｎ）と，を有して成る双方向走査回
路１０１の一端とその一端から電気的に最も近いパスト
ランジスタ（１１−１又は１１−（Ｎ＋１））との間及
び他端とその他端から電気的に最も近いパストランジス
タ（１１−（Ｎ＋１）又は１１−１）との間にそれぞ
れ，クロック信号を入力することによってオンオフする
スイッチ機構（スイッチ２１又はスイッチ２２）が設け
られ，これら二のスイッチ機構（スイッチ２１及びスイ
ッチ２２）の入力はそれぞれ一の入力端子ＳＴに接続す
ることにより，第一の実施の形態で示したような制御回
路３１，３２がなくてもよいため，より少ない素子数で
回路を構成することができる。更に第一の実施の形態と
同様にスタートパルスの入力信号線を共通としても，走
査方向からみて最終段となるパストランジスタ（１１−
（Ｎ＋１）又は１１−１）の入力部を開放状態とするこ
とができるため，従来の右シフト用と左シフト用のスタ
ートパルスを共通にすることが可能となる。また，最終
段側のスタートパルスを開放状態にすることができ，液
晶ライトバルブにおいて，入力信号線数を削減すること
ができ，液晶ライトバルブの小型化，外部駆動回路の低
コスト化が可能になる。更に，スタートパルスと内部回
路の電位関係に関わらず，外部信号と短絡状態になるこ
とを防ぐことができる。
回路によれば，走査方向に対応するクロック信号（Ａ又
はＢ又はＣ又はＤ）により制御され前段からのパルス信
号を次段に逐次転送するパストランジスタ（１１−１，
１１−２，………，１１−Ｎ，１１―（Ｎ＋１））と，
走査方向に対応するクロック信号（Ａ又はＢ又はＣ又は
Ｄ）によって制御され次段への転送信号の減衰を防止す
るフィードバック回路を構成するクロックドインバータ
（１２−１，１２−２，………，１２−（Ｎ−１），１
２−（Ｎ））と，転送された信号を取り出すバッファで
あるインバータ（１４−１，１４−２，………，１４−
（Ｎ−１），１４−Ｎ）と，を有して成る双方向走査回
路１０１の一端とその一端から電気的に最も近いパスト
ランジスタ（１１−１又は１１−（Ｎ＋１））との間及
び他端とその他端から電気的に最も近いパストランジス
タ（１１−（Ｎ＋１）又は１１−１）との間にそれぞ
れ，クロック信号を入力することによってオンオフする
スイッチ機構（スイッチ２１又はスイッチ２２）が設け
られ，これら二のスイッチ機構（スイッチ２１及びスイ
ッチ２２）の入力はそれぞれ一の入力端子ＳＴに接続す
ることにより，第一の実施の形態で示したような制御回
路３１，３２がなくてもよいため，より少ない素子数で
回路を構成することができる。更に第一の実施の形態と
同様にスタートパルスの入力信号線を共通としても，走
査方向からみて最終段となるパストランジスタ（１１−
（Ｎ＋１）又は１１−１）の入力部を開放状態とするこ
とができるため，従来の右シフト用と左シフト用のスタ
ートパルスを共通にすることが可能となる。また，最終
段側のスタートパルスを開放状態にすることができ，液
晶ライトバルブにおいて，入力信号線数を削減すること
ができ，液晶ライトバルブの小型化，外部駆動回路の低
コスト化が可能になる。更に，スタートパルスと内部回
路の電位関係に関わらず，外部信号と短絡状態になるこ
とを防ぐことができる。
【００３９】
【発明の効果】スタートパルスの入力信号線を共通とし
ても，走査方向からみて最終段となるパストランジスタ
の入力部を開放状態とすることができるため，右シフト
用と左シフト用のスタートパルスを共通にすることが可
能となる。
ても，走査方向からみて最終段となるパストランジスタ
の入力部を開放状態とすることができるため，右シフト
用と左シフト用のスタートパルスを共通にすることが可
能となる。
【００４０】最終段側のスタートパルスを開放状態にす
ることができ，液晶ライトバルブにおいて，入力信号線
数を削減することが可能となる。また，スタートパルス
と内部回路の電位関係に関わらず，外部信号と短絡状態
になることを防ぐことができる。
ることができ，液晶ライトバルブにおいて，入力信号線
数を削減することが可能となる。また，スタートパルス
と内部回路の電位関係に関わらず，外部信号と短絡状態
になることを防ぐことができる。
【図１】 本発明における第一の実施の形態の液晶駆動
回路の回路図である。
回路の回路図である。
【図２】 本発明における第一の実施の形態の液晶駆動
回路の右シフトでの動作信号を示すタイミング図であ
る。
回路の右シフトでの動作信号を示すタイミング図であ
る。
【図３】 本発明における第一の実施の形態の液晶駆動
回路の左シフトでの動作信号を示すタイミング図であ
る。
回路の左シフトでの動作信号を示すタイミング図であ
る。
【図４】 本発明における第一の実施の形態の液晶駆動
回路のスイッチとしてインバータとクロックドインバー
タとを用いる回路図である。
回路のスイッチとしてインバータとクロックドインバー
タとを用いる回路図である。
【図５】 本発明における第二の実施の形態の液晶駆動
回路の回路図である。
回路の回路図である。
【図６】 本発明における第二の実施の形態の液晶駆動
回路の右シフトでの動作信号を示すタイミング図であ
る。
回路の右シフトでの動作信号を示すタイミング図であ
る。
【図７】 本発明における第二の実施の形態の液晶駆動
回路の左シフトでの動作信号を示すタイミング図であ
る。
回路の左シフトでの動作信号を示すタイミング図であ
る。
【図８】 従来の液晶駆動回路の回路図である。
【図９】 従来の液晶駆動回路の右シフトでの動作信号
を示すタイミング図である。
を示すタイミング図である。
【図１０】 従来の液晶駆動回路の左シフトでの動作信
号を示すタイミング図である。
号を示すタイミング図である。
１５ インバータ
１６ インバータ
２１ スイッチ
２２ スイッチ
４１ イクスクルーシブルオアゲート
４２ イクスクルーシブルオアゲート
１０１ 双方向走査回路
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/36
G02F 1/133 550
G09G 3/20 622
G09G 3/20 623
G11C 19/00
Claims (9)
- 【請求項１】 クロック信号の組合せによって走査方向
を制御する双方向走査回路の両端に，スイッチ機構とこ
のスイッチ機構を制御する制御回路とを設け，前記制御
回路を走査方向に対応するクロック信号で制御し前記ス
イッチ機構をオンオフすることにより，一のスタートパ
ルスによって前記双方向走査回路の一端を導通状態とし
他端を非導通状態とする信号を生成することを特徴とす
る液晶駆動回路。 - 【請求項２】 走査方向に対応するクロック信号により
制御され前段からのパルス信号を次段に逐次転送するパ
ストランジスタと，走査方向に対応するクロック信号に
よって制御され次段への転送信号の減衰を防止するフィ
ードバック回路を構成するクロックドインバータと，転
送された信号を取り出すバッファであるインバータと，
を有して成る双方向走査回路の両端に，スイッチ機構と
このスイッチ機構を制御する制御回路とを設け，前記制
御回路を走査方向に対応するクロック信号で制御し前記
スイッチ機構をオンオフすることにより，一のスタート
パルスによって前記双方向走査回路の一端を導通状態と
し他端を非導通状態とする信号を生成することを特徴と
する液晶駆動回路。 - 【請求項３】 走査方向に対応するクロック信号により
制御され前段からのパルス信号を次段に逐次転送するパ
ストランジスタと，走査方向に対応するクロック信号に
よって制御され次段への転送信号の減衰を防止するフィ
ードバック回路を構成するクロックドインバータと，転
送された信号を取り出すバッファであるインバータと，
を有して成る双方向走査回路の一端とその一端から電気
的に最も近いパストランジスタとの間及び他端とその他
端から電気的に最も近いパストランジスタとの間にそれ
ぞれ，スイッチ機構とこのスイッチ機構を制御する制御
回路とが設けられ，これら二のスイッチ機構の入力はそ
れぞれ一の入力端子に接続することを特徴とする液晶駆
動回路。 - 【請求項４】 前記制御回路は，二のクロック信号を入
力して排他的論理和を出力するイクスクルーシブルオア
ゲートと，このイクスクルーシブルオアゲートの出力信
号を入力し反転して出力するインバータと，から成り，
前記イクスクルーシブルオアゲートと前記インバータの
出力とは，前記スイッチ機構に入力されることを特徴と
する請求項１から請求項３のいずれか一に記載の液晶駆
動回路。 - 【請求項５】 前記スイッチ機構は，ＣＭＯＳであり，
前記制御回路からの二の信号をＣＭＯＳが入力すること
を特徴とする請求項１から請求項４のいずれか一に記載
の液晶駆動回路。 - 【請求項６】 前記スイッチ機構は，インバータとクロ
ックドインバータとから成り，前記インバータと前記ク
ロックドインバータとは直列に接続され，前記インバー
タの出力が前記クロックドインバータに入力し，前記制
御回路からの信号をクロックドインバータが入力するこ
とを特徴とする請求項１から請求項４のいずれか一に記
載の液晶駆動回路。 - 【請求項７】 走査方向に対応するクロック信号により
制御され前段からのパルス信号を次段に逐次転送するパ
ストランジスタと，走査方向に対応するクロック信号に
よって制御され次段への転送信号の減衰を防止するフィ
ードバック回路を構成するクロックドインバータと，転
送された信号を取り出すバッファであるインバータと，
を有して成る双方向走査回路の一端とその一端から電気
的に最も近いパストランジスタとの間及び他端とその他
端から電気的に最も近いパストランジスタとの間にそれ
ぞれ，クロック信号を入力することによってオンオフす
るスイッチ機構が設けられ，この二のスイッチ機構の入
力はそれぞれ一の入力端子に接続することを特徴とする
液晶駆動回路。 - 【請求項８】 前記スイッチ機構は，ＣＭＯＳであり，
走査方向に対応する二のクロック信号をＣＭＯＳがそれ
ぞれ入力することを特徴とする請求項７に記載の液晶駆
動回路。 - 【請求項９】 前記スイッチ機構は，インバータとクロ
ックドインバータとから成り，前記インバータと前記ク
ロックドインバータとは直列に接続され，前記インバー
タの出力が前記クロックドインバータに入力し，走査方
向に対応するクロック信号をクロックドインバータが入
力することを特徴とする請求項７に記載の液晶駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31613599A JP3389899B2 (ja) | 1999-11-05 | 1999-11-05 | 液晶駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31613599A JP3389899B2 (ja) | 1999-11-05 | 1999-11-05 | 液晶駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001134240A JP2001134240A (ja) | 2001-05-18 |
| JP3389899B2 true JP3389899B2 (ja) | 2003-03-24 |
Family
ID=18073654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31613599A Expired - Lifetime JP3389899B2 (ja) | 1999-11-05 | 1999-11-05 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3389899B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003345312A (ja) | 2002-05-28 | 2003-12-03 | Seiko Epson Corp | 半導体集積回路 |
| JP4010229B2 (ja) * | 2002-11-22 | 2007-11-21 | ソニー株式会社 | 双方向信号伝送回路 |
| KR101481675B1 (ko) * | 2011-10-04 | 2015-01-22 | 엘지디스플레이 주식회사 | 양 방향 쉬프트 레지스터 |
| CN107978277B (zh) * | 2018-01-19 | 2019-03-26 | 昆山国显光电有限公司 | 扫描驱动器及其驱动方法、有机发光显示器 |
-
1999
- 1999-11-05 JP JP31613599A patent/JP3389899B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001134240A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664943B1 (en) | Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same | |
| KR100381064B1 (ko) | 시프트 레지스터 및 화상표시장치 | |
| KR0176986B1 (ko) | 데이타 구동기 | |
| JP4693424B2 (ja) | 双方向シフトレジスタの駆動回路、双方向シフトレジスタ | |
| KR100411333B1 (ko) | 액티브 매트릭스 표시 장치 | |
| US6963327B2 (en) | Shift register circuit including first shift register having plurality of stages connected in cascade and second shift register having more stages | |
| KR20070073634A (ko) | 시프트 레지스터 회로 및 그것을 구비한 화상표시장치 | |
| US6876352B1 (en) | Scanning circuit | |
| JP3364114B2 (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| US6788757B1 (en) | Bi-directional shift-register circuit | |
| US20020075222A1 (en) | Display device | |
| JP3389899B2 (ja) | 液晶駆動回路 | |
| JPH07134277A (ja) | 走査回路およびその駆動方法 | |
| TW578138B (en) | Integrated circuit free from accumulation of duty ratio errors | |
| JPH11176186A (ja) | 双方向シフトレジスタ | |
| KR100608975B1 (ko) | 게이트 구동회로 | |
| JP3063568B2 (ja) | 半導体装置およびこれを用いた表示駆動装置 | |
| JPH08286643A (ja) | 液晶駆動装置 | |
| JP3506222B2 (ja) | 論理回路及び画像表示装置 | |
| CN112289251B (zh) | Goa电路及显示面板 | |
| JP2752555B2 (ja) | 表示装置の駆動回路 | |
| US6249168B1 (en) | Clock pulse generator | |
| JP3993270B2 (ja) | シフトレジスタ回路 | |
| TWI335564B (en) | Shift register and liquid crystal display device | |
| JP2001324951A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3389899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140117 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140117 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |