JP3380446B2 - Ｃｄｍａ通信システム用受信装置 - Google Patents

Ｃｄｍａ通信システム用受信装置

Info

Publication number
JP3380446B2
JP3380446B2 JP30488797A JP30488797A JP3380446B2 JP 3380446 B2 JP3380446 B2 JP 3380446B2 JP 30488797 A JP30488797 A JP 30488797A JP 30488797 A JP30488797 A JP 30488797A JP 3380446 B2 JP3380446 B2 JP 3380446B2
Authority
JP
Japan
Prior art keywords
circuit
output
analog
detection circuit
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30488797A
Other languages
English (en)
Other versions
JPH11127132A (ja
Inventor
長明 周
旭平 周
国梁 寿
衛 佐和橋
文幸 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Original Assignee
NTT Docomo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Docomo Inc filed Critical NTT Docomo Inc
Priority to JP30488797A priority Critical patent/JP3380446B2/ja
Priority to US09/174,910 priority patent/US6263012B1/en
Priority to EP19980119887 priority patent/EP0911990A3/en
Priority to KR1019980043919A priority patent/KR19990037235A/ko
Publication of JPH11127132A publication Critical patent/JPH11127132A/ja
Application granted granted Critical
Publication of JP3380446B2 publication Critical patent/JP3380446B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radio Relay Systems (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、スペクトル拡散通信に
おけるＣＤＭＡ通信システムのための受信装置に係り、
特にアナログ・マッチドフィルタによる復調と、マルチ
パスのレーク合成を行う受信装置に関する。
【０００２】
【従来の技術】スペクトル拡散通信はその周波数効率の
高さ、守秘性等多くの優れた特長を持ち、移動体通信や
無線ＬＡＮ等の分野において有望視されている。
【０００３】ＣＤＭＡ通信システムでは、送信データに
拡散符号を乗じ、受信装置側では同一の拡散符号による
逆拡散を行う。逆拡散を高速で行うためにマッチドフィ
ルタが使用されるが、多くの積和演算回路を必要とする
ためデジタル回路による従来マッチドフィルタでは回路
規模、電力消費が大であった。そこで本願出願人は特開
平０６−１６４３２１号、特開平０６−１６４３２０
号、特願平０７−２１２４３８号等においてアナログ積
和演算によるマッチドフィルタを提案し、高速の逆拡散
を低消費電力で実現した。
【０００４】ここにＣＤＭＡ通信の電波は建物等への反
射によりマルチパスを生じることがあり、逆拡散をマッ
チドフィルタで行ったときには、１シンボル周期中に複
数の相関ピークのパスが生じる。そこでマッチドフィル
タの複素成分それぞれについて、相関ピークの高いパス
から所定数のパスを選択し、これらの位相補正した後に
合成するレーク合成が行われる。ここにパス選択および
レーク合成は一般にデジタル回路で処理されるため、前
記アナログ・マッチドフィルタ出力の複素成分（同相成
分と直交成分）出力はＡ／Ｄ変換回路によりデジタル化
する必要がある。このため２個のＡ／Ｄ変換回路を要
し、さらにオーバーサンプリングを考慮すればその変換
速度はチップレート以上の高速となる。これは省電力化
の大きな障害である。
【０００５】
【発明が解決しようとする課題】本発明はこのような背
景のもとに創案されたもので、アナログ・マッチドフィ
ルタの出力をレーク合成する際に、マルチパス選択およ
び位相補正のための回路を小型し、かつ省電力化するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明に係るＣＤＭＡ通
信システム用受信装置は、複素マッチドフィルタの出力
をアナログ処理により信号レベルの1種の信号に変換
し、この信号レベルに基づいてマルチパス検出を行い、
一方マッチドフィルタの複素成分についてはピークのみ
をアナログ・サンプルホールド回路で保持し、保持され
たピークをＡ／Ｄ変換する。
【０００７】
【発明の実施の形態】次に本発明に係るＣＤＭＡ通信シ
ステム用受信装置の一実施例を図面に基づいて説明す
る。
【０００８】
【実施例】図１において、アンテナおよびＲＦ受信部に
よって受信された受信信号Ａｉｎ１（中間周波ＩＦ信
号）は分配器Ｄによって２系統の信号に分離され、直交
検波器を経てＩ成分とＱ成分に分離される。さらに、こ
れら成分はローパスフィルタＬＰＦ１、ＬＰＦ２によっ
て搬送波成分が除去されて、Ｉ成分（実部：同相成分）
Ｒｉ、Ｑ成分（虚部：直交成分）Ｒｑが抽出され、マッ
チドフィルタＭＦに入力される。マッチドフィルタＭＦ
には、拡散符号生成回路ＰＮＧからショートコードの拡
散符号ＳＰＮまたはロングコードの拡散符号ＬＰＮが入
力され、これらの拡散符号との乗算が実行される。
【０００９】マッチドフィルタＭＦの出力はフレーム同
期回路ＦＳＣ、マルチパス検出回路ＭＰＳ、位相補正回
路ＰＣＢに並列に入力され、フレーム同期回路ＦＳＣで
は最大信号レベルのパスに基づいてフレーム同期が検出
される。一方位相補正回路ＰＣＢは、マルチパス検出回
路ＭＰＳの出力に基づいたマルチパスタイミングでマッ
チドフィルタ出力の中から複数の信号を保持し、これら
の信号の位相を合わせる。
【００１０】位相補正回路ＰＣＢの出力はレーク合成回
路ＲＡＫＥに入力され、レーク合成される。レーク合成
回路ＲＡＫＥにはマルチパス検出回路からパス数とそれ
らの遅延情報が入力され、これに基づいたレーク合成が
行われる。レーク合成回路ＲＡＫＥは、Ｉ成分出力Ｄｉ
およびＱ成分出力Ｄｑをデータ判定回路ＤＪに入力し、
ここで送信されたデータが復元される。
【００１１】前記マルチパス検出回路ＭＰＳはマッチド
フィルタＭＦの出力に基づいて適宜間欠動作モードとな
る。一旦マルチパスが確定した後には、同期のずれが所
定レベル以上になるまで、マルチパス検出は不要であ
り、同期のずれだけを適時監視する。この状態を間欠動
作モードといい、例えば数シンボル周期に1回だけＭＰ
Ｓは動作する。
【００１２】図２において、マルチパス検出回路ＭＰＳ
はアナログ・信号レベル検出回路としてアナログ・信号
電力検出回路ＰＷＲを採用しており、マッチドフィルタ
ＭＦの複素成分出力がこのアナログ・信号電力検出回路
ＰＷＲに入力されている。アナログ・信号電力検出回路
の出力はＡ／Ｄ変換回路（Ａ／Ｄで示す。）によりデジ
タル化され、その後段には、Ａ／Ｄ変換回路の出力を巡
回積分する巡回積分回路ＩＮＴ、この巡回積分回路の出
力から所定値以上のピークを検出するピーク検出回路Ｐ
Ｄを順次直列に接続されている。アナログ・信号電力検
出回路ＰＷＲはマッチドフィルタのアナログ出力Ｄｉ、
Ｄｑをそのまま用いてその信号電力、すなわち２乗和の
平方根
【外１】 を算出する。このように信号電力の算出を最初に行うの
で、Ａ／Ｄ変換回路以降の処理系は１系統で足り、回路
規模の縮小および省電力化が図られる。
【００１３】巡回積分回路は複数シンボル周期に渡って
各パスの出力を積算し、ノイズの影響を除去する。また
ピーク検出回路ＰＤは算出された信号電力を所定の閾値
と比較し、所定個数またはそれ以下の個数のパスを選択
する。この選択結果は位相補正回路ＰＣＢにおける制御
回路ＣＴＲＬに入力される。位相補正回路ＰＣＢは、パ
スごとに、マッチドフィルタの前記出力Ｄｉ、Ｄｑがそ
れぞれ入力されるサンプルホールド回路Ｓ／Ｈ１、Ｓ／
Ｈ２を有し、これらサンプルホールド回路は制御回路Ｃ
ＴＲＬによって制御されて、ピークのタイミングのみで
マッチドフィルタ出力を保持する。サンプルホールド回
路Ｓ／Ｈ１、Ｓ／Ｈ２の出力はＡ／Ｄ変換回路Ａ／Ｄ
１、Ａ／Ｄ２にそれぞれ入力され、ここでデジタル信号
に変換される。このデジタル信号は同期検波回路ＳＤに
より同期検波された後に前記レーク合成回路に入力され
る。ここにＡ／Ｄ変換の前段でピーク抽出が完了してい
るのでＡ／Ｄ変換の処理速度を著しく低下でき、マッチ
ドフィルタ出力全てをＡ／Ｄ変換する場合の数分の１〜
数10分の１程度の速度で足りる。例えば、拡散率１２
８、オーバーサンプリング倍数２、マルチパス数４とす
ればＡ／Ｄ変換の速度は２６４／５１２に低下する。こ
れによって回路規模縮小および省電力化が図られてい
る。
【００１４】図３は本発明の第２実施例におけるマルチ
パス検出回路を示し、図２におけるアナログ・信号電力
検出回路ＰＷＲに替えて絶対値レベル検出回路ＡＬＤが
設けられている。絶対値レベル検出回路ＡＬＤはマッチ
ドフィルタ出力Ｄｉ、Ｄｑの絶対値の和、すなわち
【外２】 を算出する。これによって図２よりも単純な回路で、以
後の処理系を１系統とし得る。但し、図２の構成に比較
して検出精度は低い。
【００１５】図４は本発明の第３実施例におけるマルチ
パス検出回路を示し、図２におけるＡ／Ｄ変換回路が省
略され、巡回積分回路、ピーク検出回路はアナログ信号
をそのまま処理するようになっている。このような構成
により、マルチパス検出回路は単純化される。
【００１６】前記アナログ・信号電力検出回路ＰＷＲは
複素数の絶対値を算出する回路であり、複素数の実部
Ｉ、虚部Ｑとすると、例えば式（１）により良好な近似
において信号電力Ｍａｇの演算を実行し得る。
【数１】
【００１７】図５はアナログ・信号電力検出回路の１実
施例を示すものであり、式（１）の演算を実行する。本
実施例は実部Ｉ、虚部Ｑにそれぞれ接続された第１、第
２絶対値回路Ａｂｓ１、Ａｂｓ２を有し、これら絶対値
回路Ａｂｓ１、Ａｂｓ２の出力は比較回路ＣＯＭＰ１に
入力されている。さらに絶対値回路Ａｂｓ１、Ａｂｓ２
の出力は２入力マルチプレクサＭＵＸ１、ＭＵＸ２にそ
れぞれ並列入力され、これらマルチプレクサは比較回路
ＣＯＭＰ１の出力に基づいて入力の一方を出力する。マ
ルチプレクサＭＵＸ１、ＭＵＸ２は相互に反対の入力を
選択し、Ａｂｓ１の出力がＡｂｓ２の出力以上の場合、
ＭＵＸ１はＡｂｓ１の出力を選択しＭＵＸ２はＡｂｓ２
の出力を選択する。Ａｂｓ１の出力がＡｂｓ２の出力よ
り小のとき、ＭＵＸ１はＡｂｓ２の出力を選択し、ＭＵ
Ｘ２はＡｂｓ１の出力を選択する。ＭＵＸ１、ＭＵＸ２
の出力はキャパシタンスＣ４１、Ｃ４２の出力を統合し
てなる容量結合に入力され、この容量結合の出力は反転
増幅回路ＩＮＶ４に入力されている。反転増幅回路ＩＮ
Ｖ４の出力は帰還キャパシタンスＣ４３によってその入
力に接続され、（Ｃ４１／Ｃ４３）＝（１０／１１）、
（Ｃ４２／Ｃ４３）＝（５／１１）と設定されている。
これによって、ＩＮＶ４の出力Ｍａｇに関し、Ｉ≧Ｑの
とき式（２）が成立し、Ｉ＜Ｑのとき式（３）が成立す
る。
【数２】
【００１８】図６において、前記絶対値回路Ａｂｓ１は
ＣＭＯＳインバータＩ５によって入力電圧Ｖｉｎ５（図
４のＩに対応）がそのスレッショルド（Ｖｄｄ／２）を
越えたか否かを判断する。インバータＩ５はＶｉｎ５が
スレッショルド以下のときにＶｄｄを出力し、スレッシ
ョルドを越えると０［Ｖ］に反転する。
【００１９】さらにＶｉｎ５はキャパシタンスＣ５１を
介して前記と同様のインバータ回路ＩＮＶ５に入力さ
れ、インバータ回路ＩＮＶ５の出力は帰還キャパシタン
スＣ５２によってその入力に接続されている。キャパシ
タンスＣ５１、Ｃ５２は同一容量であり、インバータ回
路ＩＮＶ５はＶｉｎ５の反転出力を安定かつ高精度に生
成する。Ｖｉｎ５自体およびその反転出力はマルチプレ
クサＭＵＸ５に入力され、ＭＵＸ５はＩ５の出力によっ
て切替制御されている。ＭＵＸ５はＶｉｎ５≧Ｖｄｄ／
２のとき、Ｖｉｎ５を出力し、Ｖｉｎ５＜Ｖｄｄ／２の
とき反転出力（Ｖｄｄ−Ｖｉｎ５）を出力する。
【００２０】なお絶対値回路Ａｂｓ２はＡｂｓ１と同様
に構成されているので説明を省略する。
【００２１】図７において、ＭＵＸ１は一対のＭＯＳス
イッチＴ９１、Ｔ９２を有し、それぞれの入力には入力
電圧Ｖｉｎ９１、Ｖｉｎ９２が接続されている。ＭＯＳ
スイッチＴ９１は、ｎＭＯＳのゲートコントロール信号
Ｃ８がｐＭＯＳのゲートにその反転（インバータＩ９に
よる）が入力され、一方Ｔ９２は、ｐＭＯＳのゲートに
Ｃ８、ｎＭＯＳのゲートにその反転が入力されている。
すなわちＴ９１、Ｔ９２は２者択一的に閉成され、Ｖｉ
ｎ９１またはＶｉｎ９２を出力Ｖｏｕｔ９として出力す
る。
【００２２】なおマルチプレクサＭＵＸ２、ＭＵＸ５は
ＭＵＸ１と同様に構成されているので説明を省略する。
【００２３】
【発明の効果】前述のとおり、本発明に係るＣＤＭＡ通
信システム用受信装置は、複素マッチドフィルタの出力
をアナログ処理により信号レベルの1種の信号に変換
し、この信号に基づいてマルチパス検出を行い、一方マ
ッチドフィルタの複素成分についてはピークのみをアナ
ログ・サンプルホールド回路で保持し、保持されたピー
クをＡ／Ｄ変換するので、マルチパス選択および位相補
正のための回路を小型し、かつ省電力化し得るという優
れた効果を有する。
【図面の簡単な説明】
【図１】 本発明に係るＣＤＭＡ通信システム用受信装
置の第１実施例を示すブロック図である。
【図２】 同実施例のマルチパス検出回路を示すブロッ
ク図である。
【図３】 マルチパス検出回路の第1変形例を示すブロ
ック図である。
【図４】 マルチパス検出回路の第２変形例を示すブロ
ック図である。
【図５】 図２のマルチパス検出回路におけるアナログ
・信号電力検出回路を示す回路図である。
【図６】 同アナログ・信号電力検出回路における絶対
値回路を示す回路図である
【図７】 同絶対値回路におけるマルチプレクサを示す
回路図である。
【符号の説明】
Ａｉｎ１．．．受信信号 Ｓ／Ｈ１、Ｓ／Ｈ２ ．．． サンプルホールド回路 Ｄ ．．． 分配器 ＬＰＦ１、ＬＰＦ２ ．．． ローパスフィルタ ＰＷＲ ．．． アナログ・信号電力検出回路 ＰＤ ．．． パス検出部 Ａ／Ｄ、Ａ／Ｄ１、Ａ／Ｄ２．．． Ａ／Ｄ変換回路ＳＤ ．．． 同期検波回路 ＭＦ ．．．アナログ・マッチドフィルタ ＭＰＳ ．．．マルチパス検出回路 ＲＡＫＥ ．．． レーク合成復調部 ＤＪ ．．．データ判定回路 ＦＳＣ ．．．フレーム同期検出回路 ＰＮＧ ．．．拡散符号生成回路 ＰＣＢ ．．．位相補正回路 ＡＬＤ ．．． 絶対値検出回路 Ａｂｓ１、Ａｂｓ２… 絶対値回路 ＣＯＭＰ１ … 比較回路 ＭＵＸ１、ＭＵＸ２ … マルチプレクサ ＩＮＶ４、ＩＮＶ８ … インバータ回路 Ｃ４１、Ｃ４２、Ｃ５１、Ｃ５２、Ｃ６１、Ｃ６２ …
キャパシタンス Ｉ５、Ｉ６１、Ｉ６２ … ＣＭＯＳインバータ Ｔ９１、Ｔ９２ … ＭＯＳスイッチ Ｉ … 実部 Ｑ … 虚部
フロントページの続き (72)発明者 寿 国梁 東京都世田谷区北沢３−５−18鷹山ビル 株式会社鷹山内 (72)発明者 佐和橋 衛 東京都港区虎ノ門二丁目10番１号 エ ヌ・ティ・ティ移動通信網株式会社内 (72)発明者 安達 文幸 東京都港区虎ノ門二丁目10番１号 エ ヌ・ティ・ティ移動通信網株式会社内 (56)参考文献 特開 平９−83486（ＪＰ，Ａ) 特開 平９−46173（ＪＰ，Ａ) 特開 平９−231334（ＪＰ，Ａ) 特開 平８−331098（ＪＰ，Ａ) 特開 平９−321667（ＪＰ，Ａ) 特開 平10−313291（ＪＰ，Ａ) 特開 平11−98116（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 13/00 - 13/06 H04J 1/69 - 1/713

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力信号を時系列で保持するとともに、
    この入力信号にＰＮ符号を乗じ、その乗算結果の総和を
    算出するアナログ複素マッチドフィルタと； このアナログ複素マッチドフィルタの出力に基づいて所
    定数またはそれ以下のマルチパスを検出するマルチパス
    検出回路と； このマルチパス検出回路の出力に基づいた適正なタイミ
    ングでアナログ複素マッチドフィルタの出力を保持し、
    この保持された信号の位相を補正する位相補正回路と； この位相補正回路の出力をレーク合成するレーク合成回
    路と； を備えたＣＤＭＡ通信システム用受信装置であって、 前記マルチパス検出回路は、アナログ複素マッチドフィ
    ルタの出力の信号レベルを検出するアナログ・信号レベ
    ル検出回路と、このアナログ・信号レベル検出回路の出
    力に基づいて位相補正回路の保持のタイミングを設定す
    るためにマルチパスの位相を検出する位相検出回路とを
    備え； 前記位相補正回路は、マルチパス検出回路の出力に基づ
    いてアナログ複素マッチドフィルタの各複素成分におけ
    るピークを保持する１対のサンプルホールド回路と、こ
    れらサンプルホールド回路の出力をＡ／Ｄ変換するＡ／
    Ｄ変換回路とを備えている、 ことを特徴とするＣＤＭＡ通信システム用受信装置。
  2. 【請求項２】 信号レベルは同相成分および直交成分の
    2乗和の平方根であることを特徴とする請求項１記載の
    ＣＤＭＡ通信システム用受信装置。
  3. 【請求項３】 信号レベルは同相成分および直交成分の
    絶対値の和であることを特徴とする請求項１記載のＣＤ
    ＭＡ通信システム用受信装置。
  4. 【請求項４】 アナログ・信号レベル検出回路の出力は
    巡回積分回路により各パスの信号を複数回積算されるこ
    とを特徴とする請求項１記載のＣＤＭＡ通信システム用
    受信装置。
  5. 【請求項５】 アナログ・信号レベル検出回路は、複素
    数の実部に対応する第１入力電圧が接続された第１絶対
    値回路と、複素数の虚部に対応する第２電圧が接続され
    た第２絶対値回路と、これら第１、第２絶対値回路の出
    力が接続されかつこれら出力の大小に応じた２値出力を
    生成する比較回路と、前記第１、第２絶対値回路の出力
    にそれぞれ接続されたキャパシタンスの出力を相互に接
    続してなりかつ第１、第２絶対値回路の出力に所定の重
    み付けをしつつ統合する容量結合と、この容量結合の出
    力が接続された反転増幅回路と、この反転増幅回路の出
    力をその入力に接続する帰還キャパシタンスとを備えて
    いることを特徴とする請求項２記載のＣＤＭＡ通信シス
    テム用受信装置。
  6. 【請求項６】 巡回積分回路はアナログ回路よりな
    り、巡回積分回路の出力はピーク検出回路により位相検
    出されることを特徴とする請求項４記載のＣＤＭＡ通信
    システム用受信装置。
  7. 【請求項７】 巡回積分回路はデジタル回路よりな
    り、巡回積分回路の出力はピーク検出回路により位相検
    出されることを特徴とする請求項４記載のＣＤＭＡ通信
    システム用受信装置。
  8. 【請求項８】 マルチパス検出回路はアナログ複素マ
    ッチドフィルタの出力に基づいて適宜間欠動作とされる
    ことを特徴とする請求項１記載のＣＤＭＡ通信システム
    用受信装置。
JP30488797A 1997-10-20 1997-10-20 Ｃｄｍａ通信システム用受信装置 Expired - Fee Related JP3380446B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP30488797A JP3380446B2 (ja) 1997-10-20 1997-10-20 Ｃｄｍａ通信システム用受信装置
US09/174,910 US6263012B1 (en) 1997-10-20 1998-10-19 Receiver apparatus for CDMA communication system
EP19980119887 EP0911990A3 (en) 1997-10-20 1998-10-20 Receiver apparatus for CDMA communication system
KR1019980043919A KR19990037235A (ko) 1997-10-20 1998-10-20 부호분할 다중접속 통신시스템용 수신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30488797A JP3380446B2 (ja) 1997-10-20 1997-10-20 Ｃｄｍａ通信システム用受信装置

Publications (2)

Publication Number Publication Date
JPH11127132A JPH11127132A (ja) 1999-05-11
JP3380446B2 true JP3380446B2 (ja) 2003-02-24

Family

ID=17938484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30488797A Expired - Fee Related JP3380446B2 (ja) 1997-10-20 1997-10-20 Ｃｄｍａ通信システム用受信装置

Country Status (4)

Country Link
US (1) US6263012B1 (ja)
EP (1) EP0911990A3 (ja)
JP (1) JP3380446B2 (ja)
KR (1) KR19990037235A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3570671B2 (ja) 1999-07-12 2004-09-29 富士通株式会社 無線通信装置
FI119011B (fi) * 1999-10-13 2008-06-13 U Nav Microelectronics Corp Sovitettu suodatin ja hajaspektrivastaanotin
FI114887B (fi) * 1999-10-13 2005-01-14 U Nav Microelectronics Corp Hajaspektrivastaanottimen signaalinhakujärjestelmä
JP3427381B2 (ja) * 2001-06-20 2003-07-14 富士通株式会社 雑音キャンセル方法及び装置
KR20030005700A (ko) * 2001-07-10 2003-01-23 한기열 채널등화 전처리 시스템
US7103090B2 (en) * 2001-08-13 2006-09-05 Mediatek Inc. Timing estimation of direct sequence spread spectrum communications systems over frequency-selective, slowly fading channels
WO2004052030A1 (en) 2002-11-27 2004-06-17 U-Nav Microelectronics Corporation System and method for networking a plurality of nodes
EP1724940A1 (de) * 2005-05-18 2006-11-22 Siemens Aktiengesellschaft Rake-Empfängeranordnung für Mobilfunkgeräte

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888782B2 (ja) * 1995-09-08 1999-05-10 エヌ・ティ・ティ移動通信網株式会社 通信のためのフィルタ回路
US5132986A (en) * 1989-12-22 1992-07-21 Nec Home Electronics Ltd. Csk communication system
JP2764153B2 (ja) * 1993-10-13 1998-06-11 エヌ・ティ・ティ移動通信網株式会社 スペクトル拡散通信受信機
US5666379A (en) * 1993-11-01 1997-09-09 Omnipoint Corporation Best-of-M pulse position modulation detector
US5596601A (en) * 1994-08-30 1997-01-21 Lucent Technologies Inc. Method and apparatus for spread spectrum code pulse position modulation
US5574747A (en) * 1995-01-04 1996-11-12 Interdigital Technology Corporation Spread spectrum adaptive power control system and method
JPH08331098A (ja) * 1995-06-05 1996-12-13 Sharp Corp Ｐｄｉ受信機
JP3390762B2 (ja) * 1995-07-28 2003-03-31 シャープ株式会社 マッチドフィルタ回路
JPH09231334A (ja) * 1996-02-21 1997-09-05 Tokimec Inc 受信装置
JPH09321667A (ja) * 1996-05-29 1997-12-12 Yozan:Kk Ｃｄｍａ通信システム用受信機
JP3253560B2 (ja) * 1997-05-13 2002-02-04 株式会社鷹山 信号受信装置およびスペクトラム拡散通信システム
US6064690A (en) * 1997-05-13 2000-05-16 Yozan Inc. Spread spectrum communication system
JPH1198116A (ja) * 1997-09-18 1999-04-09 Takatori Ikueikai:Kk Ｃｄｍａ通信システム用受信装置

Also Published As

Publication number Publication date
EP0911990A2 (en) 1999-04-28
KR19990037235A (ko) 1999-05-25
JPH11127132A (ja) 1999-05-11
EP0911990A3 (en) 2002-07-24
US6263012B1 (en) 2001-07-17

Similar Documents

Publication Publication Date Title
US6459883B2 (en) Generic finger architecture for spread spectrum applications
CA2263676C (en) Symbol-matched filter having a low silicon and power requirement
JP2800796B2 (ja) Ｃｄｍａ同期捕捉回路
RU2248105C2 (ru) Система автономного контролирования поискового вызова
US5627855A (en) Programmable two-part matched filter for spread spectrum
JP3441301B2 (ja) 受信装置および同期捕捉回路
EP0690588A2 (en) RAKE receiver combining all the useful multipath components of a spread spectrum signal
US7289475B2 (en) High-speed cell search system for CDMA
US5956367A (en) Rake receiving apparatus for direct sequence code division multiple access system
JPH10200447A (ja) Ｄｓ−ｃｄｍａ基地局間非同期セルラ方式における初期同期方法および受信機
US7609785B2 (en) Mitigation of interference in cell search by wireless transmit and receive units
JPH11312952A (ja) マッチドフィルタおよび信号受信装置
JP3380446B2 (ja) Ｃｄｍａ通信システム用受信装置
JP2000082973A (ja) パスサーチ装置及び該装置を用いたｃｄｍａ受信機
JP2001094468A (ja) 相関器
JP2001211102A (ja) レイク受信機
JP2000216709A (ja) Ｃｄｍａ受信機におけるフィルタ及びフィルタ処理方法
JP2000244378A (ja) スペクトラム拡散通信用相関回路及び復調回路及び受信装置
KR20010028099A (ko) 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법
US6400757B1 (en) Symbol-matched filter having a low silicon and power management
JPH1056442A (ja) スペクトル拡散通信のパスダイバシティ受信方式および装置
JP3465015B2 (ja) スペクトル拡散通信方式及びスペクトル拡散受信装置
CN1222798A (zh) 用于cdma通信系统的接收装置
JP2003037523A (ja) 受信装置、受信方法、および、半導体装置
JPH1198116A (ja) Ｃｄｍａ通信システム用受信装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111213

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees