KR19990037235A - 부호분할 다중접속 통신시스템용 수신장치 - Google Patents

부호분할 다중접속 통신시스템용 수신장치 Download PDF

Info

Publication number
KR19990037235A
KR19990037235A KR1019980043919A KR19980043919A KR19990037235A KR 19990037235 A KR19990037235 A KR 19990037235A KR 1019980043919 A KR1019980043919 A KR 1019980043919A KR 19980043919 A KR19980043919 A KR 19980043919A KR 19990037235 A KR19990037235 A KR 19990037235A
Authority
KR
South Korea
Prior art keywords
circuit
output
complex
analog
detection circuit
Prior art date
Application number
KR1019980043919A
Other languages
English (en)
Inventor
쪼오메이 슈우
쿄쿠헤이 슈우
코쿠료오 쥬
마모루 사와하시
후미유키 아다찌
Original Assignee
다까또리 스나오
카부시키가이샤 요잔
타치카와 케이지
엔티티 이도오쯔우신모우 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다까또리 스나오, 카부시키가이샤 요잔, 타치카와 케이지, 엔티티 이도오쯔우신모우 카부시키가이샤 filed Critical 다까또리 스나오
Publication of KR19990037235A publication Critical patent/KR19990037235A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radio Relay Systems (AREA)
  • Noise Elimination (AREA)

Abstract

본 발명의 목적은 부호분할 다중접속 통신시스템에 있어서, 멀티패스검출을 위한 회로구성을 단순화하는 것이다. 복소매치드필터의 출력을 아날로그처리에 의해서 파워 등 제1파라미터로 변환하고, 이 파라미터에 기초해서 멀티패스검출을 실시하고, 한쪽 매치드필터의 복소성분에 대해서는 피크만을 아날로그·샘플홀드회로에서 유지하고, 유지된 피크를 A/D변환한다.

Description

부호분할 다중접속 통신시스템용 수신장치
본 발명은 스펙트럼확산통신에 있어서의 부호분할 다중접속(CDMA) 통신시스템을 위한 수신장치로서, 특히 아날로그·매치드필터에 의한 복조와, 멀티패스의 레이크합성을 행하는 수신장치에 관한 것이다.
스펙트럼확산통신은 그 주파수효율의 높음, 수비성(守秘性)이 많은 것의 우수한 특징을 가지고 있어서 이동체통신이나 무선LAN등의 분야에 있어서 유망하게 보여지고 있다.
부호분할 다중접속 통신시스템에서는 송신데이터에 확산부호를 곱하고, 수신장치측에서는 동일한 확산부호에 의한 역확산을 실시한다. 역확산을 고속으로 실행하기 위해 매치드필터가 사용되어지지만, 많은 적화연산(積和演算)회로를 필요로 하기 때문에 디지털회로에 의한 종래 매치드필터에서는 회로 규모, 전력 소비가 커지게 된다. 그래서 본 출원인은 특개평 06-164321호, 특개평 06-164320호, 특원평 07-212438호 등에 있어서 아날로그 적화연산에 의한 매치드필터를 제안하여 고속의 역확산을 낮은 소비전력으로 실현하였다.
여기에 부호분할 다중접속 통신의 전파는 건물등으로의 반사에 의해 멀티패스를 발생하는 것이 있고, 역확산을 매치드필터에서 실행할 수 있게 한 것에는 1심볼 주기중에 복수의 상관피크의 패스가 발생한다. 그래서, 매치드필터의 복소성분 각각에 대해서, 상관피크의 높은 패스로부터 소정수의 패스를 선택하고, 이들의 위상을 보정한 후에 합성하는 레이크합성이 실시된다. 여기에 패스선택 및 레이크합성은 일반적으로 디지털회로에서 처리되기 때문에, 상기한 아날로그·매치드필터 출력의 복소성분(동상성분과 직교성분)출력은 A/D변환회로에 의해서 디지털화할 필요가 있다. 이 때문에 2개의 A/D변환회로를 필요로 하고, 더욱이 오버샘풀링을 고려하면 그 변환속도는 칩레이트 이상의 고속으로 된다. 이것은 전력절약화에 큰 장해가 된다.
본 발명은 이와 같은 배경에 의해 창안된 것으로서, 아날로그·매치드필터의 출력을 레이크합성할 때에 멀티패스선택 및 위상보정을 위한 회로를 소형화하고, 또한 전력절약화하는 것을 목적으로 한다.
본 발명에 관한 부호분할 다중접속 통신시스템용 수신장치는 복소매치드필터의 출력을 아날로그처리에 의해 신호레벨의 1종의 신호로 변환하고, 이 신호레벨에 기초해서 멀티패스검출을 실시하고, 한편 매치드필터의 복소성분에 대해서는 피크만을 아날로그·샘플홀드회로에서 유지하고, 유지된 피크를 A/D변환한다.
도 1은 본 발명에 관한 부호분할 다중접속 통신시스템용 수신장치의 제1실시예를 표시한 블록도이다.
도 2는 동일한 실시예의 멀티패스검출회로를 표시한 블록도이다.
도 3는 멀티패스검출회로의 제1변형예를 표시한 블록도이다.
도 4는 멀티패스검출회로의 제2변형예를 표시한 블록도이다.
도 5는 도2의 멀티패스검출회로에 있어서의 아날로그·신호전력검출회로를 표시한 회로도이다.
도6은 동일한 아날로그·신호전력검출회로에 있어서의 절대치회로를 표시한 회로도이다.
도7은 동일한 절대치회로에 있어서의 멀티플렉서를 표시한 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
Ain1 … 수신신호 S/H1, S/H2 … 샘플홀드회로
D … 분배기 LPF1, LPF2 … 로우패스필터
PWR … 아날로그·신호전력검출회로 PD … 패스검출부
A/D, A/D1, A/D2 … A/D변환회로 SC, SC1~SCn … 슬라이딩 상관기
MF … 아날로그·매치드필터 MPS… 멀티패스검출회로
RAKE … RAKE합성복조부 DJ … 데이터판정회로
FSC … 프레임동기검출회로 PNG … 확산부호생성회로
PCB … 위상보정회로 ALD … 절대치검출회로
Abs1, Abs2 … 절대치회로 COMP1 … 비교회로
MUX1, MUX2 … 멀티플렉서 INV4, INV8 … 인버터회로
C41, C42, C51, C52, C61, C62 … 캐패시턴스
I5, I61, I62 … CMOS인버터 T91, T92 …MOS스위치
I … 실수부 Q … 허수부
Mag … 복소수절대치출력
Vin5, Vin6, Vin91, Vin92 … 입력전압
Vout5, Vout61, Vout62, Vout9 … 출력전압
다음에 본 발명에 관한 부호분할 다중접속 통신시스템용 수신장치의 일실시예를 도면에 기초하여 설명한다.
도1에 있어서, 안테나 및 RF수신부에 의해서 수신된 수신신호(Ain1)(중간주파 IF신호)는 분배기(D)에 의해서 2계통의 신호로 분리되고, 직교검파기를 거쳐서 I성분과 Q성분으로 분리된다. 또한, 이들 성분은 로우패스필터(LPF1, LPF2)에 의해서 반송파성분이 제거되어서 I성분(실수부:동상성분)(Ri), Q성분(허수부: 직교성분)(Rq)이 추출되고, 매치드필터(MF)에 입력된다. 매치드필터(MF)에는 확산부호생성회로(PNG)로부터 쇼트코드의 확산부호(SPN) 또는 롱코드의 확산부호(LPN)가 입력되고, 이들의 확산부호와 승산이 실행된다.
매치드필터(MF)의 출력은 프레임동기회로(FSC), 멀티패스검출회로(MPS), 위상보정블록(PCB)에 병렬로 입력되고, 프레임동기회로(FSC)에서는 최대신호레벨의 패스에 기초하여 프레임동기가 검출된다. 한편, 위상보정블록(PCB)은 멀티패스검출회로(MPS)의 출력에 기초한 멀티패스 타이밍에서 매치드필터 출력의 안으로부터 복수의 신호를 유지하고, 이들 신호의 위상을 합한다.
위상보정회로(PCB)의 출력은 레이크합성회로(RAKE)에 입력되고 레이크합성된다. 레이크합성회로(RAKE)에는 멀티패스검출회로로부터 패스수와 이들의 지연정보가 입력되고, 이것에 기초한 레이크합성이 행해진다. 레이크합성회로(RAKE)는 I성분출력(Di) 및 Q성분출력(Dq)을 데이터판정회로(DJ)에 입력하고, 여기에서 송신된 데이터가 복원된다.
상기한 멀티패스검출회로(MPS)는 매치드필터(MF)의 출력에 기초하여 적당한 간헐동작모드로 된다. 일단, 멀티패스가 확정된 후에는 동기의 어긋남이 소정레벨이상으로 될 때까지 멀티패스검출은 불필요하게 되고, 동기의 어긋남만을 적당한 시간 감시한다. 이 상태를 간헐동작모드라 하고, 예컨대 수(數) 심볼주기에 1회만큼 MPS는 동작한다.
도2에 있어서, 멀티패스검출회로(MPS)는 아날로그·신호레벨검출회로로서 아날로그·신호전력검출회로(PWR)를 채용하고 있고, 매치드필터(MF)의 복소성분출력이 그 아날로그·신호전력검출회로(PWR)에 입력되어 있다. 아날로그·신호전력검출회로의 출력은 A/D변환회로(A/D로 표시된다.)에 의해서 디지털화되고, 그 후단에는 A/D변환회로의 출력을 순회적분하는 순회적분회로(INT), 그 순회적분회로의 출력으로부터 소정치이상의 피크를 검출하는 피크검출회로(PD)를 순차직렬로 접속하고 있다. 아날로그·신호전력검출회로(PWR)는 매치드필터의 아날로그출력(Di, Dq)을 그대로 사용하여 그 신호전력, 즉 2제곱 합의 평방근 을 산출한다. 이와 같이 신호전력의 산출을 최초에 행함으로서, A/D변환회로이하의 처리계는 1계통으로 족하고, 회로규모의 축소 및 전력절감화가 도모된다.
순회적분회로는 복수 심볼주기에 따라서 각 패스의 출력을 적산하고, 노이즈의 영향을 제거한다. 또한 피크검출회로(PD)는 산출된 신호전력화를 소정의 문턱값과 비교하고, 소정갯수 또는 그 이하의 갯수의 패스를 선택한다. 이 선택결과는 위상보정블록(PCB)에 있어서의 제어회로(CTRL)에 입력된다. 위상보정회로(PCB)는 패스마다에 매치드필터의 상기한 출력(Di, Dq)이 각각 입력되는 샘플홀드회로(S/H1, S/H2)를 보유하고, 이들 샘플홀드회로는 제어회로(CTRL)에 의해서 제어되어서, 피크의 타이밍만으로 매치드필터출력을 유지한다. 샘플홀드회로(S/H1, S/H2)의 출력은 A/D변환회로(A/D1, A/D2)에 각각 입력되고, 여기에서 디지털신호로 변환된다. 이 디지털신호는 동기검파회로(SD)에 의해서 동기검파된 후에 상기한 레이크합성회로에 입력된다. 여기에 A/D변환의 전단에서 피크추출이 완료됨으로서 A/D변환의 처리속도를 현저하게 낮출 수 있고, 매치드필터출력 전부를 A/D변환하는 경우의 수분의 1∼수10분의 1정도의 속도로 족하다. 예컨대, 확산률 128, 오버샘플링(over-sampling)배수 2, 멀티패스수 4로 하면, A/D변환의 속도는 264/512 로 낮아진다. 이것에 의해서 회로규모 축소 및 전력절약화가 도모된다.
도3은 본 발명의 제2실시예에 있어서의 멀티패스검출회로를 표시하고, 도2에 있어서의 아날로그·신호전력검출회로(PWR)에 대신해서 절대치레벨검출회로(ALD)가 설치되어 있다. 절대치레벨검출회로(ALD)는 매치드필터출력(Di, Dq)의 절대치의 합, 즉 를 산출한다. 이것에 의해서 도2보다도 단순한 회로에서 이후의 처리계를 1계통으로서 얻을 수 있다. 단, 도2의 구성에 비교해서 검출정밀도는 낮다.
도4는 본 발명의 제3실시예에 있어서의 멀티패스검출회로를 표시하고, 도2에 있어서의 A/D변환회로가 생략되고, 순회적분회로, 피크검출회로는 아날로그신호를 그대로 처리하도록 되어 있다. 이와 같은 구성에 의해서 멀티패스검출회로는 단순화된다.
상기한 아날로그·신호전력검출회로(PWR)는 복소수의 절대치를 산출하는 회로이고, 복소수의 실수부(I), 허수부(Q)로 되는 것과, 예컨대 식(1)에 의해서 양호한 근사에 있어서 신호전력(Mag)의 연산을 실행할 수 있다.
도5는 아날로그·신호전력검출회로의 1실시예를 표시하는 것이고, 식(1)의 연산을 실행한다. 본 실시예는 실수부(I), 허수부(Q)에 각각 접속된 제1, 제2절대치회로(Abs1, Abs2)를 보유하고, 이들 절대치회로(Abs1, Abs2)의 출력은 비교회로(COMP1)에 입력되어 있다. 또한, 절대치회로(Abs1, Abs2)의 출력은 2입력 멀티플렉서(MUX1, MUX2)에 각각 병렬입력되고, 더욱이 멀티플렉서는 비교회로(COMP1)의 출력에 기초하여 입력의 한쪽을 출력한다. 멀티플렉서(MUX1, MUX2)는 서로 반대의 입력을 선택받고, Abs1의 출력이 Abs2의 출력이상의 경우, MUX1은 Abs1의 출력을 선택하고 MUX2는 Abs2의 출력을 선택한다. Abs1의 출력이 Abs2의 출력보다 작은 때, MUX1은 Abs2의 출력을 선택하고 MUX2는 Abs1의 출력을 선택한다. MUX1, MUX2의 출력은 캐패시턴스(C41, C42)의 출력을 통합하는 용량결합에 입력되고, 이 용량결합의 출력은 반전증폭회로(INV4)에 입력되고 있다. 반전증폭회로(INV4)의 출력은 귀환캐패시턴스(C43)에 의해서 그 입력에 접속되고, (C41/C43)=(10/11), (C42/C43)=(5/11)으로 설정되어 있다. 이것에 의해서 INV4의 출력(Mag)에 관련되고, I ≥ Q 인 때 식(2)가 성립하고, I＜Q 인 때 식(3)이 성립한다.
도6에 있어서, 상기한 절대치회로(Abs1)는 CMOS인버터(I5)에 의해서 입력전압(Vin5)(도4의 I에 대응)이 문턱값(Vdd/2)을 초월하는지 아닌지를 판단한다. INV51은 Vin5가 문턱값이하인 때에 Vdd를 출력하고, 문턱값을 초월하면 0[V]로 반전한다.
또한, Vin5는 캐패시턴스(C51)를 통해서 상기한 것과 동일한 양상의 인버터회로(INV5)에 입력되고, INV5의 출력은 귀환캐패시턴스(C52)에 의해서 그 입력에 접속되어 있다. 캐패시턴스(C51, C52)는 동일한 용량이고, 인버터회로(INV5)는 Vin5의 반전출력을 안정하게 높은 정밀도로 생성한다. Vin5 자체 및 그 반전출력은 멀티플렉서(MUX5)에 입력되고, MUX5는 I5의 출력에 의해서 전환제어되고 있다. MUX5는 Vin5 ≥ Vdd/2 인 때 Vin5을 출력하고, Vin5＜Vdd/2 인 때 반전출력(Vdd-Vin5)을 출력한다.
그리고, 절대치회로(Abs2)는 Abs1과 동일한 양상으로 구성되어 있으므로 설명을 생략한다.
도7에 있어서, MUX1은 한쌍의 MOS스위치(T91, T92)를 보유하고, 각각의 입력에는 입력전압(Vin91, Vin92)이 접속되어 있다. MOS스위치(T91)는 nMOS의 게이트콘트롤신호(C8)가, pMOS의 게이트에 그 반전(인버터(I9)에 의한)이 입력되고, 한쪽(T92)은 pMOS의 게이트에 C8, nMOS의 게이트에 그 반전이 입력되어 있다. 즉, (T91), (T92)는 2개가 교대로 폐쇄되고, Vin91 또는 Vin92를 출력(Vout9)으로서 출력한다.
그리고 멀티플렉서(MUX2, MUX5)는 MUX1과 동일한 양상으로 구성되어 있으므로 설명을 생략한다.
상술한 바와 같이, 본 발명에 관한 부호분할 다중접속 통신시스템용 수신장치는 복소매치드필터의 출력을 아날로그처리에 의해서 신호레벨의 1종의 신호로 변환하고, 이 신호에 기초하여 멀티패스검출을 행하고, 한쪽 매치드필터의 복소성분에 대해서는 피크만을 아날로그·샘플홀드회로에서 유지하고, 유지된 피크를 A/D변환함으로서 멀티패스선택 및 위상보정을 위한 회로를 소형으로 하고 또한 전력절약화를 얻을 수 있다고 하는 우수한 효과를 보유한다.

Claims (10)

  1. 부호분할 다중접속 통신시스템용 수신장치에 있어서, 입력신호를 연속적으로 유지하는 것과 동시에 그 입력신호의 복소성분에 PN부호를 곱하고, 상기한 복소성분의 곱셈결과를 더하여 그 출력을 복소성분으로서 출력하는 아날로그복소매치드필터와,
    아날로그복소매치드필터의 출력의 신호레벨을 계산하는 아날로그·신호레벨검출회로와 상기한 하나의 신호레벨의 피크의 위상을 검출하고 출력하는 위상검출회로를 구비하여, 상기한 아날로그복소매치드필터의 출력에 기초하여 소정수의 멀티패스를 검출하는 멀티패스검출회로와,
    상기한 위상검출회로에 의해서 검출된 위상에 응답하여 아날로그복소매치드필터의 출력의 복소성분의 피크를 유지하는 샘플홀드회로를 포함하는 위상보정회로와,
    상기한 위상보정회로의 출력을 레이크합성하는 레이크합성회로를 구비하는 것을 특징으로 하는 부호분할 다중접속 통신시스템용 수신장치.
  2. 제1항에 있어서, 상기한 위상보정회로는 상기한 아날로그복소매치드필터의 출력의 복소성분의 피크를 변환하는 한쌍의 A/D변환회로를 더 구비하는 것을 특징으로 하는 부호분할 다중접속 통신시스템용 수신장치.
  3. 제1항에 있어서, 상기한 아날로그신호레벨검출회로에 의해서 계산된 하나의 신호레벨은 상기한 복소성분의 2제곱의 합의 평방근인 것을 특징으로 하는 부호분할 다중접속 통신시스템용 수신장치.
  4. 제1항에 있어서, 상기한 아날로그신호레벨검출회로에 의해서 계산된 하나의 신호레벨은 상기한 복소성분의 절대치의 합인 것을 특징으로 하는 부호분할 다중접속 통신시스템용 수신장치.
  5. 제2항에 있어서, 상기한 멀티패스검출회로는 복수의 심볼주기의 타이밍에 대응하는 상기한 위상보정회로의 A/D변환회로의 출력을 순회적분하여, 그 결과를 PN코드의 곱셈에 의해서 정의된 상기한 심볼주기로 상기한 위상검출회로에 출력하는 순회적분회로를 더 포함하는 것을 특징으로 하는 부호분할 다중접속 통신시스템용 수신장치.
  6. 제1항에 있어서, 아날로그·신호레벨검출회로는 복소수의 실수부에 대응하는 제1입력전압이 접속된 제1절대치회로와, 복소수의 허수부에 대응하는 제2전압이 접속된 제2절대치회로와, 이들 제1, 제2절대치회로의 출력이 접속되고 또한 이들의 출력의 대소에 대응된 실수 또는 허수성분을 교대로 출력하는 비교회로와, 상기한 제1, 제2절대치회로의 출력에 각각 접속된 캐패시턴스의 출력을 서로 접속하고 또한 제1, 제2절대치회로의 출력에 소정의 가중치를 붙여가며 결합하는 용량결합과, 그 용량결합의 출력이 접속된 반전증폭회로와, 그 반전증폭회로의 출력을 그 입력에 접속하는 귀환캐패시턴스를 구비하고 있는 것을 특징으로 하는 부호분할 다중접속 통신시스템용 수신장치.
  7. 제5항에 있어서, 상기한 순회적분회로는 아날로그회로로 구성되는 것을 특징으로 하는 부호분할 다중접속 통신시스템용 수신장치.
  8. 제5항에 있어서, 순회적분회로는 디지털회로로 구성되는 것을 특징으로 하는 부호분할 다중접속 통신시스템용 수신장치.
  9. 제1항에 있어서, 멀티패스검출회로는 아날로그복소매치드필터의 출력에 기초하여 적당한 간헐동작으로 되는 것을 특징으로 하는 부호분할 다중접속 통신시스템용 수신장치.
  10. 제9항에 있어서, 아날로그복소매치드필터는 아날로그복소매치드필터의 출력에 기초하여 적당한 간헐동작으로 되는 것을 특징으로 하는 부호분할 다중접속 통신시스템용 수신장치.
KR1019980043919A 1997-10-20 1998-10-20 부호분할 다중접속 통신시스템용 수신장치 KR19990037235A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30488797A JP3380446B2 (ja) 1997-10-20 1997-10-20 Ｃｄｍａ通信システム用受信装置
JP97-304887 1997-10-20

Publications (1)

Publication Number Publication Date
KR19990037235A true KR19990037235A (ko) 1999-05-25

Family

ID=17938484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980043919A KR19990037235A (ko) 1997-10-20 1998-10-20 부호분할 다중접속 통신시스템용 수신장치

Country Status (4)

Country Link
US (1) US6263012B1 (ko)
EP (1) EP0911990A3 (ko)
JP (1) JP3380446B2 (ko)
KR (1) KR19990037235A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005700A (ko) * 2001-07-10 2003-01-23 한기열 채널등화 전처리 시스템

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3570671B2 (ja) 1999-07-12 2004-09-29 富士通株式会社 無線通信装置
FI119011B (fi) * 1999-10-13 2008-06-13 U Nav Microelectronics Corp Sovitettu suodatin ja hajaspektrivastaanotin
FI114887B (fi) * 1999-10-13 2005-01-14 U Nav Microelectronics Corp Hajaspektrivastaanottimen signaalinhakujärjestelmä
JP3427381B2 (ja) * 2001-06-20 2003-07-14 富士通株式会社 雑音キャンセル方法及び装置
US7103090B2 (en) * 2001-08-13 2006-09-05 Mediatek Inc. Timing estimation of direct sequence spread spectrum communications systems over frequency-selective, slowly fading channels
US7126535B2 (en) 2002-11-27 2006-10-24 U-Nav Microelectronics Corporation System and method of utilizing positioning receiver hardware for network-based transceiver applications
EP1724940A1 (de) * 2005-05-18 2006-11-22 Siemens Aktiengesellschaft Rake-Empfängeranordnung für Mobilfunkgeräte

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888782B2 (ja) * 1995-09-08 1999-05-10 エヌ・ティ・ティ移動通信網株式会社 通信のためのフィルタ回路
DE69033552T2 (de) * 1989-12-22 2001-02-08 Nippon Denki Home Electronics Übertragungssystem mit Kodeverschiebungsmodulation
DE69429715T2 (de) * 1993-10-13 2002-08-08 Ntt Docomo Inc Empfänger für spreizspektrumübertragung
US5666379A (en) * 1993-11-01 1997-09-09 Omnipoint Corporation Best-of-M pulse position modulation detector
US5596601A (en) * 1994-08-30 1997-01-21 Lucent Technologies Inc. Method and apparatus for spread spectrum code pulse position modulation
US5574747A (en) * 1995-01-04 1996-11-12 Interdigital Technology Corporation Spread spectrum adaptive power control system and method
JPH08331098A (ja) * 1995-06-05 1996-12-13 Sharp Corp Ｐｄｉ受信機
JP3390762B2 (ja) * 1995-07-28 2003-03-31 シャープ株式会社 マッチドフィルタ回路
JPH09231334A (ja) * 1996-02-21 1997-09-05 Tokimec Inc 受信装置
JPH09321667A (ja) * 1996-05-29 1997-12-12 Yozan:Kk Ｃｄｍａ通信システム用受信機
US6064690A (en) * 1997-05-13 2000-05-16 Yozan Inc. Spread spectrum communication system
JP3253560B2 (ja) * 1997-05-13 2002-02-04 株式会社鷹山 信号受信装置およびスペクトラム拡散通信システム
JPH1198116A (ja) * 1997-09-18 1999-04-09 Takatori Ikueikai:Kk Ｃｄｍａ通信システム用受信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005700A (ko) * 2001-07-10 2003-01-23 한기열 채널등화 전처리 시스템

Also Published As

Publication number Publication date
EP0911990A3 (en) 2002-07-24
EP0911990A2 (en) 1999-04-28
JPH11127132A (ja) 1999-05-11
US6263012B1 (en) 2001-07-17
JP3380446B2 (ja) 2003-02-24

Similar Documents

Publication Publication Date Title
CA2263676C (en) Symbol-matched filter having a low silicon and power requirement
US5627855A (en) Programmable two-part matched filter for spread spectrum
EP0690588A2 (en) RAKE receiver combining all the useful multipath components of a spread spectrum signal
US5894494A (en) Parallel correlator architecture for synchronizing direct sequence spread-spectrum signals
US6363108B1 (en) Programmable matched filter searcher
JP2800796B2 (ja) Ｃｄｍａ同期捕捉回路
US5675616A (en) Apparatus for use in equipment providing a digital radio link between a fixed and a mobile radio unit
US5956367A (en) Rake receiving apparatus for direct sequence code division multiple access system
JP3411505B2 (ja) スペクトル拡散通信装置
EP0939500A2 (en) Matched filter and signal reception apparatus
Povey et al. Simplified matched filter receiver designs for spread spectrum communications applications
US7003022B2 (en) Matched filter and receiver for mobile radio communication system
JP2004515105A (ja) レイク受信機
KR19990037235A (ko) 부호분할 다중접속 통신시스템용 수신장치
US5764688A (en) Apparatus for use in equipment providing a digital radio link between a fixed and a mobile radio unit
JP3296341B2 (ja) 相関器
EP1443671B1 (en) Cell search method and apparatus in a WCDMA System
JP3503433B2 (ja) スペクトル拡散受信機
US6400757B1 (en) Symbol-matched filter having a low silicon and power management
JP3240018B2 (ja) スペクトラム拡散通信用受信機の同期装置
KR100346827B1 (ko) 코드분할다중접속 통신 시스템용 고속 병렬 코드 검색기
CN1222798A (zh) 用于cdma通信系统的接收装置
JPH1198116A (ja) Ｃｄｍａ通信システム用受信装置
JPH11331039A (ja) スペクトラム拡散受信装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid