JP3364541B2 - 絶縁ゲ−ト型電界効果トランジスタ - Google Patents
絶縁ゲ−ト型電界効果トランジスタInfo
- Publication number
- JP3364541B2 JP3364541B2 JP24458894A JP24458894A JP3364541B2 JP 3364541 B2 JP3364541 B2 JP 3364541B2 JP 24458894 A JP24458894 A JP 24458894A JP 24458894 A JP24458894 A JP 24458894A JP 3364541 B2 JP3364541 B2 JP 3364541B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- effect transistor
- field effect
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する分野の説明】本発明はスイッチング電源
等に利用される絶縁ゲ−ト型電界効果トランジスタの構
造に関するものである。
等に利用される絶縁ゲ−ト型電界効果トランジスタの構
造に関するものである。
【０００２】
【従来技術】従来から絶縁ゲ−ト型電界効果トランジス
タ（所謂縦型ＭＯＳＦＥＴ）について性能改善の面で種
々の構造が提案されている。例えばゲ−ト入力容量は
（Ｃｉｓｓ）はゲ−ト絶縁膜の厚さに逆比例するためゲ
−ト電極直下のドレイン領域と （２） 対面する絶縁膜部分（フィ−ルド絶縁膜）を厚くするゲ
−ト入力容量低減手段がとられている。
タ（所謂縦型ＭＯＳＦＥＴ）について性能改善の面で種
々の構造が提案されている。例えばゲ−ト入力容量は
（Ｃｉｓｓ）はゲ−ト絶縁膜の厚さに逆比例するためゲ
−ト電極直下のドレイン領域と （２） 対面する絶縁膜部分（フィ−ルド絶縁膜）を厚くするゲ
−ト入力容量低減手段がとられている。
【０００３】図３は従来の絶縁ゲ−ト型電界効果トラン
ジスタの平面図（４つの単位セルＣｅ1〜Ｃｅ4を図
示）、図４（ａ）及び（ｂ）は夫々図３におけるＡ−
Ａ′断面構造図及びＢ−Ｂ′断面構造図である。１は導
電型（例えばＮ型）高濃度ドレイン領域、２は一導電型
低濃度ドレイン領域、３は逆導電型（例えばＰ型）高濃
度チャネル領域（バックゲ−ト部分）、４は逆導電型低
濃度チャネル領域、５は一導電型ソ−ス領域、６はドレ
イン領域と対面する部分に設けた厚い絶縁膜、７は厚い
絶縁膜６とソ−ス領域５間のチャネル領域４を覆うゲ−
ト絶縁膜、８は厚い絶縁膜６及びゲ−ト絶縁膜７上に跨
って設けたポリシリコン等のゲ−ト電極、９はゲ−ト電
極８を覆う層間絶縁膜（ＰＳＧ）、１０は層間絶縁膜９
に開けられたコンタクトホ−ル、１１はソ−ス電極で高
濃度チャネル領域３およびソ−ス領域５に接触してい
る。１２はパッシベ−ションＰＳＧ膜である。
ジスタの平面図（４つの単位セルＣｅ1〜Ｃｅ4を図
示）、図４（ａ）及び（ｂ）は夫々図３におけるＡ−
Ａ′断面構造図及びＢ−Ｂ′断面構造図である。１は導
電型（例えばＮ型）高濃度ドレイン領域、２は一導電型
低濃度ドレイン領域、３は逆導電型（例えばＰ型）高濃
度チャネル領域（バックゲ−ト部分）、４は逆導電型低
濃度チャネル領域、５は一導電型ソ−ス領域、６はドレ
イン領域と対面する部分に設けた厚い絶縁膜、７は厚い
絶縁膜６とソ−ス領域５間のチャネル領域４を覆うゲ−
ト絶縁膜、８は厚い絶縁膜６及びゲ−ト絶縁膜７上に跨
って設けたポリシリコン等のゲ−ト電極、９はゲ−ト電
極８を覆う層間絶縁膜（ＰＳＧ）、１０は層間絶縁膜９
に開けられたコンタクトホ−ル、１１はソ−ス電極で高
濃度チャネル領域３およびソ−ス領域５に接触してい
る。１２はパッシベ−ションＰＳＧ膜である。
【０００４】
【従来技術の問題点】係る従来構造においては各セル
（Ｃｅ1〜Ｃｅ4）部分のゲ−ト絶縁膜７の長さ（巾）が
ほぼ一定であり、パタ−ン配置上、対面部の距離ｌに比
に対角部の距離Ｌは長い配置となる。このためゲ−ト電
極直下のドレイン領域に広がる空間電荷層は対面部でつ
ながり易く（ピンチオフし易い）、対角部でつながり難
くなり、この対角直下でのドレイン・ソ−ス間の逆方向
電圧（Ｖｄｓ）を高くすることが困難である。
（Ｃｅ1〜Ｃｅ4）部分のゲ−ト絶縁膜７の長さ（巾）が
ほぼ一定であり、パタ−ン配置上、対面部の距離ｌに比
に対角部の距離Ｌは長い配置となる。このためゲ−ト電
極直下のドレイン領域に広がる空間電荷層は対面部でつ
ながり易く（ピンチオフし易い）、対角部でつながり難
くなり、この対角直下でのドレイン・ソ−ス間の逆方向
電圧（Ｖｄｓ）を高くすることが困難である。
【０００５】
【発明の目的】フィ−ルド絶縁膜の形成による低入力容
量化の効果を保持し、且つ高耐圧特性の絶縁ゲ−ト型電
界効果トランジスタを簡単かつ製造容易な構造を提供す
る。
量化の効果を保持し、且つ高耐圧特性の絶縁ゲ−ト型電
界効果トランジスタを簡単かつ製造容易な構造を提供す
る。
【０００６】
（３）
本発明は複数個の単位セルから成る絶縁ゲ−ト型電界効
果トランジスタにおいて、ゲ−ト電極直下のゲ−ト絶縁
膜の距離（長さ）を隣接するセル間の対面位置に比し対
角位置間に長く延在せしめるように構成し、ゲ−ト低入
力容量特性と、高逆耐圧特性を得るようにしたものであ
る。
果トランジスタにおいて、ゲ−ト電極直下のゲ−ト絶縁
膜の距離（長さ）を隣接するセル間の対面位置に比し対
角位置間に長く延在せしめるように構成し、ゲ−ト低入
力容量特性と、高逆耐圧特性を得るようにしたものであ
る。
【０００７】
【実施例】図１は本発明の一実施例を示す平面構造図、
図２（ａ）及び（ｂ）は同図１のＡ−Ａ′断面図、及び
Ｂ−Ｂ′断面図で従来例と同一符号は同等部分を示す。
本発明の構造は従来例と対比して明確なようにゲ−ト電
極８の直下において、対角位置に相対向するセル間距離
Ｌに応じてゲ−ト絶縁膜７とし、フィ−ルドプレ−ト効
果を利用して空乏層を広がりやすくさせ、ドレイン・ソ
−ス間逆方向電圧を高めるようにしたものである。相対
向するセル間距離Ｌが長い場合には、ゲ−ト酸化膜７と
して機能せしめ絶縁膜を薄くしてより大きなフィ−ルド
プレ−ト効果によって空乏層を広げ、ドレイン・ソ−ス
間逆方向電圧を高めるようにしている。各セルの相対す
る対面距離に比し対角距離が長い場合にはゲ−ト絶縁膜
の割合を多くして空乏層を広がりやすくしたものであ
る。この時、ゲ−ト絶縁膜７はセル対角位置より相対向
するセルの方向へ延在するように形成すれば良い。即ち
図１、図２（ａ）（ｂ）から明らかなように対向する各
セルＣｅ1〜Ｃｅ2において、対面方向のゲ−ト絶縁膜７
は従来と同様に図２（ａ）にしてドレイン領域２上の厚
い酸化膜６の存在により低入力容量を可能にし、対角方
向のゲ−ト絶縁膜７は図２（ｂ）に示すように厚い絶縁
膜６の部分を少なく、ゲ−ト絶縁膜７で連接もしくは一
部に厚い絶縁膜６を介在させている。
図２（ａ）及び（ｂ）は同図１のＡ−Ａ′断面図、及び
Ｂ−Ｂ′断面図で従来例と同一符号は同等部分を示す。
本発明の構造は従来例と対比して明確なようにゲ−ト電
極８の直下において、対角位置に相対向するセル間距離
Ｌに応じてゲ−ト絶縁膜７とし、フィ−ルドプレ−ト効
果を利用して空乏層を広がりやすくさせ、ドレイン・ソ
−ス間逆方向電圧を高めるようにしたものである。相対
向するセル間距離Ｌが長い場合には、ゲ−ト酸化膜７と
して機能せしめ絶縁膜を薄くしてより大きなフィ−ルド
プレ−ト効果によって空乏層を広げ、ドレイン・ソ−ス
間逆方向電圧を高めるようにしている。各セルの相対す
る対面距離に比し対角距離が長い場合にはゲ−ト絶縁膜
の割合を多くして空乏層を広がりやすくしたものであ
る。この時、ゲ−ト絶縁膜７はセル対角位置より相対向
するセルの方向へ延在するように形成すれば良い。即ち
図１、図２（ａ）（ｂ）から明らかなように対向する各
セルＣｅ1〜Ｃｅ2において、対面方向のゲ−ト絶縁膜７
は従来と同様に図２（ａ）にしてドレイン領域２上の厚
い酸化膜６の存在により低入力容量を可能にし、対角方
向のゲ−ト絶縁膜７は図２（ｂ）に示すように厚い絶縁
膜６の部分を少なく、ゲ−ト絶縁膜７で連接もしくは一
部に厚い絶縁膜６を介在させている。
【０００８】図５は従来例と比較した本発明実施例の特
性図で縦軸は耐圧（ＶDSS）、横軸はゲ−ト絶縁膜の長
さ（Ｌμｍ）を示す。即ち従来例では各セル間（対角位
置Ｌ）は厚い絶縁膜で覆われているためゲ−ト絶縁膜の
長さはゼロ（０）、この時の耐圧は約６００Ｖを示す。
一方本発明の如くゲ−ト絶縁膜を長く、換言すれば厚い
酸化膜の部分を少なくすることにより耐圧は徐々に増加
傾向にあることを示す。 （４） 図中Ｍａｘ（例えば２０μｍ）は対角部が全部ゲ−ト絶
縁膜で連接された状態を示す。
性図で縦軸は耐圧（ＶDSS）、横軸はゲ−ト絶縁膜の長
さ（Ｌμｍ）を示す。即ち従来例では各セル間（対角位
置Ｌ）は厚い絶縁膜で覆われているためゲ−ト絶縁膜の
長さはゼロ（０）、この時の耐圧は約６００Ｖを示す。
一方本発明の如くゲ−ト絶縁膜を長く、換言すれば厚い
酸化膜の部分を少なくすることにより耐圧は徐々に増加
傾向にあることを示す。 （４） 図中Ｍａｘ（例えば２０μｍ）は対角部が全部ゲ−ト絶
縁膜で連接された状態を示す。
【０００９】図６、図７は本発明の他の実施例構造を示
す平面パタ−ン図で図６は各セル（Ｃe1〜Ｃe4）のパタ
−ンは厳密に角状でなく多少曲面(Ｒ)をもたせた例を示
す。又図７はゲ−ト絶縁膜を対角位置に連接させること
なくほぼ中間部に厚い絶縁膜６が介在したパタ−ンの例
を示し、これらによってもほぼ同様な効果を奏する。
す平面パタ−ン図で図６は各セル（Ｃe1〜Ｃe4）のパタ
−ンは厳密に角状でなく多少曲面(Ｒ)をもたせた例を示
す。又図７はゲ−ト絶縁膜を対角位置に連接させること
なくほぼ中間部に厚い絶縁膜６が介在したパタ−ンの例
を示し、これらによってもほぼ同様な効果を奏する。
【００１０】上述の実施例は、Ｎチャネル絶縁ゲ−ト型
電界効果トランジスタだけでなく、Ｐチャネル絶縁ゲ−
ト型電界効果トランジスタに適用しても、同様な効果が
得られる。また単位セル構造も、実施例のような四角形
だけではなく、円形、六角形、八角形などに適用出来、同
様な効果が得られる。
電界効果トランジスタだけでなく、Ｐチャネル絶縁ゲ−
ト型電界効果トランジスタに適用しても、同様な効果が
得られる。また単位セル構造も、実施例のような四角形
だけではなく、円形、六角形、八角形などに適用出来、同
様な効果が得られる。
【００１１】
【発明の効果】本発明は上記実施例より明らかなよう
に、セル対角ポリシリコン電極直下の厚い絶縁膜を、相
対向するセルのセル間距離に応じてゲ−ト絶縁膜として
設ける事により、低入力容量特性を犠牲にすることなく
高耐圧化かつ低オン抵抗化する事が出来る絶縁ゲ−ト型
電界効果トランジスタを提供出来、産業上利用効果は大
なるものである。
に、セル対角ポリシリコン電極直下の厚い絶縁膜を、相
対向するセルのセル間距離に応じてゲ−ト絶縁膜として
設ける事により、低入力容量特性を犠牲にすることなく
高耐圧化かつ低オン抵抗化する事が出来る絶縁ゲ−ト型
電界効果トランジスタを提供出来、産業上利用効果は大
なるものである。
【図面の簡単な説明】
【図１】本発明の一実施例構造図（平面図）
【図２】（ａ）本発明実施例（図１）のＢ−Ｂ′断面図
（ｂ）本発明実施例（図１）のＡ−Ａ′断面図
【図３】従来構造図（平面図）
【図４】（ａ）従来構造（図３）のＡ−Ａ′断面図
（ｂ）従来構造（図３）のＢ−Ｂ′断面図
【図５】従来例と比較した本発明実施例の特性図
【図６】本発明の他の実施例構造図（平面図）
【図７】本発明の他の実施例構造図（平面図）
１ 一導電型高濃度ドレイン領域
２ 一導電型低濃度ドレイン領域
３ 逆導電型高濃度チャネル領域（バックゲ−ト部）
４ 逆導電型低濃度チャネル領域
５ 一導電型ソ−ス領域
６ 厚い絶縁膜（フィ−ルド絶縁膜）
７ ゲ−ト絶縁膜（薄い絶縁膜）
８ ポリシリコンゲ−ト電極
９ 層間絶縁膜（ＰＳＧ）
１１ ソ−ス電極
１２ パシベ−ションＰＳＧ（表面保護膜）
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/78
H01L 21/336
Claims (3)
- 【請求項１】 ドレイン領域となる一導電型半導体基体
１の主表面に形成した逆導電型のチャネル領域３、４及
びチャネル領域に形成した一導電型のソ−ス領域５より
成る平面多角状の（単位）セルｃｅを複数個有し、隣接
する前記セル間のドレイン領域の主表面に設けた厚い絶
縁膜６（フィ−ルド絶縁膜）と前記厚い絶縁膜６とソ−
ス領域間を前記主表面上でつなぐように延在するゲ−ト
絶縁膜７と、前記厚い絶縁膜６とゲ−ト絶縁膜上に跨っ
て設けたゲ−ト電極８、及びソ−ス電極１１から成る絶
縁ゲ−ト型電界効果トランジスタにおいて、 前記ゲート絶縁膜の対角部を対角方向に延ばすようにし
たことを特徴とする絶縁ゲ−ト型電界効果トランジス
タ。 - 【請求項２】 隣接する前記セル間の前記対角部のゲ−
ト絶縁膜を互いに連接せしめたことを特徴とする請求項
１記載の絶縁ゲ−ト電界効果トランジスタ。 - 【請求項３】 隣接する前記セル間の前記対角部のゲ−
ト絶縁膜間に前記厚い絶縁膜を介在せしめたことを特徴
とする請求項１記載の絶縁ゲ−ト型電界効果トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24458894A JP3364541B2 (ja) | 1994-09-13 | 1994-09-13 | 絶縁ゲ−ト型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24458894A JP3364541B2 (ja) | 1994-09-13 | 1994-09-13 | 絶縁ゲ−ト型電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0883908A JPH0883908A (ja) | 1996-03-26 |
| JP3364541B2 true JP3364541B2 (ja) | 2003-01-08 |
Family
ID=17120961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24458894A Expired - Fee Related JP3364541B2 (ja) | 1994-09-13 | 1994-09-13 | 絶縁ゲ−ト型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3364541B2 (ja) |
-
1994
- 1994-09-13 JP JP24458894A patent/JP3364541B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0883908A (ja) | 1996-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100652449B1 (ko) | 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스 | |
| JPS63314869A (ja) | 高電圧ｍｏｓトランジスタ | |
| JPH06244412A (ja) | 高耐圧ｍｉｓ電界効果トランジスタ | |
| JP3016298B2 (ja) | 半導体装置 | |
| JPH0334466A (ja) | 縦形二重拡散ｍｏｓｆｅｔ | |
| US5291050A (en) | MOS device having reduced gate-to-drain capacitance | |
| US5420450A (en) | Semiconductor device having stable breakdown voltage in wiring area | |
| JP3364541B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPS61281554A (ja) | Ｍｉｓ型半導体装置 | |
| JPH1174511A (ja) | 半導体装置 | |
| JPH0349266A (ja) | Ｍｏｓ型半導体装置 | |
| JP3137840B2 (ja) | 半導体装置 | |
| JP3217488B2 (ja) | 高耐圧半導体装置 | |
| JP2650456B2 (ja) | Ｍｏｓ半導体装置 | |
| US20030030105A1 (en) | Semiconductor device | |
| US10957791B2 (en) | Power device with low gate charge and low figure of merit | |
| JPH08167720A (ja) | 半導体装置 | |
| JP3430920B2 (ja) | 半導体装置 | |
| US6707119B2 (en) | Polygonal structure semiconductor device | |
| JP2955900B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH09283747A (ja) | 横型電界効果トランジスタ | |
| JPH01207977A (ja) | 半導体装置 | |
| JPH05198803A (ja) | 二重拡散型電界効果半導体装置 | |
| JPH0334467A (ja) | 縦形二重拡散ｍｏｓｆｅｔ | |
| JPH09153615A (ja) | 高耐圧半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |