JP3363360B2 - センサ調整回路 - Google Patents
センサ調整回路Info
- Publication number
- JP3363360B2 JP3363360B2 JP27589697A JP27589697A JP3363360B2 JP 3363360 B2 JP3363360 B2 JP 3363360B2 JP 27589697 A JP27589697 A JP 27589697A JP 27589697 A JP27589697 A JP 27589697A JP 3363360 B2 JP3363360 B2 JP 3363360B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- sensor
- digital converter
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Volume Flow (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、各種の物理量を電
気信号として検出するセンサに組み合わされ、その出力
信号を処理する回路に係り、特に静電容量式加速度セン
サや熱式空気流量センサに好適なセンサ調整回路に関す
る。
気信号として検出するセンサに組み合わされ、その出力
信号を処理する回路に係り、特に静電容量式加速度セン
サや熱式空気流量センサに好適なセンサ調整回路に関す
る。
【０００２】
【従来の技術】例えば静電容量式加速度センサなど、物
理量を電気信号として検出するセンサでは、検出すべき
物理量の大きさと、出力信号の大きさとが所望の関係に
なるようにする必要がある。この所望の関係が満たされ
るようにするのに必要な処理を目盛合わせ(較正)と呼
び、このためにセンサに組合わされる回路がセンサ調整
回路であり、従って、端的に言えば、このセンサ調整回
路とは、所定の入出力特性を与える変換回路に外ならな
い。
理量を電気信号として検出するセンサでは、検出すべき
物理量の大きさと、出力信号の大きさとが所望の関係に
なるようにする必要がある。この所望の関係が満たされ
るようにするのに必要な処理を目盛合わせ(較正)と呼
び、このためにセンサに組合わされる回路がセンサ調整
回路であり、従って、端的に言えば、このセンサ調整回
路とは、所定の入出力特性を与える変換回路に外ならな
い。
【０００３】ところで、このセンサ調整回路による処理
の内容は、スパン調整とオフセット調整からなるのが一
般的であり、ここで、スパン調整は感度合わせに対応
し、オフセット調整はゼロ点合わせに対応する。そこ
で、このセンサ調整回路としては、出力に必要なデータ
が所定のアドレスに記憶されたメモリを用い、このメモ
リのアドレスを入力信号のレベルに対応させ、これによ
り読出されるデータを出力信号とする回路が、従来から
用いられている。
の内容は、スパン調整とオフセット調整からなるのが一
般的であり、ここで、スパン調整は感度合わせに対応
し、オフセット調整はゼロ点合わせに対応する。そこ
で、このセンサ調整回路としては、出力に必要なデータ
が所定のアドレスに記憶されたメモリを用い、このメモ
リのアドレスを入力信号のレベルに対応させ、これによ
り読出されるデータを出力信号とする回路が、従来から
用いられている。
【０００４】例えば特開平３−５１７１４号公報では、
ツェナーザッピングによるＰＲＯＭ(プログラマブル・
リード・オンリ・メモリ)と、このＰＲＯＭのデータ内
容に応じて抵抗アレイの引出部を選択し、これによりセ
ンサ出力を調整する方法について開示しており、他の例
では、ＰＲＯＭに書き込まれた情報に基づいてスイッチ
ド・キャパシタ回路の回路定数を変更し、これによりセ
ンサ出力を調整する方法について開示している。
ツェナーザッピングによるＰＲＯＭ(プログラマブル・
リード・オンリ・メモリ)と、このＰＲＯＭのデータ内
容に応じて抵抗アレイの引出部を選択し、これによりセ
ンサ出力を調整する方法について開示しており、他の例
では、ＰＲＯＭに書き込まれた情報に基づいてスイッチ
ド・キャパシタ回路の回路定数を変更し、これによりセ
ンサ出力を調整する方法について開示している。
【０００５】一方、例えば特開平８−６２０１０号公報
では、ＡＤ変換器(アナログ・ディジタル変換器)とＣＰ
Ｕ(セントラル・プロセッシング・ユニット)を用いてセ
ンサ出力を調整する方法について提案している。
では、ＡＤ変換器(アナログ・ディジタル変換器)とＣＰ
Ｕ(セントラル・プロセッシング・ユニット)を用いてセ
ンサ出力を調整する方法について提案している。
【０００６】
【発明が解決しようとする課題】上記従来技術は、以下
に説明するように、一方では調整範囲の拡大と精度の向
上に限界があり、他方では回路規模増大の抑制に限界が
ある点について配慮がされておらず、対費用効果(コス
トパフォーマンス)の向上に問題があった。まず、抵抗
アレイの引出部の選択やスイッチド・キャパシタ回路の
回路定数を変更する方式の従来技術では、回路構成のオ
ンチップ化は容易であるが、調整範囲の拡大と高精度化
を図ると、回路規模の指数関数的な増大を伴ってしま
い、このため、調整範囲の拡大と精度の向上に限界が生
じてしまうのである。
に説明するように、一方では調整範囲の拡大と精度の向
上に限界があり、他方では回路規模増大の抑制に限界が
ある点について配慮がされておらず、対費用効果(コス
トパフォーマンス)の向上に問題があった。まず、抵抗
アレイの引出部の選択やスイッチド・キャパシタ回路の
回路定数を変更する方式の従来技術では、回路構成のオ
ンチップ化は容易であるが、調整範囲の拡大と高精度化
を図ると、回路規模の指数関数的な増大を伴ってしま
い、このため、調整範囲の拡大と精度の向上に限界が生
じてしまうのである。
【０００７】次に、ＡＤ変換器とＣＰＵを用いる方式の
従来技術では、比較的容易に調整範囲の拡大と高精度化
が図れるが、汎用のＡＤ変換器とＣＰＵを用いた場合に
は機能に重複部分(オーバーハング)が現れ、回路に無駄
な部分が多く生じ、このため回路規模が増大し、その抑
制に限界が生じてしまうのである。本発明の目的は、広
い調整範囲と高精度を小さな回路規模で容易に得ること
ができるようにしたセンサ調整回路を提供することにあ
る。
従来技術では、比較的容易に調整範囲の拡大と高精度化
が図れるが、汎用のＡＤ変換器とＣＰＵを用いた場合に
は機能に重複部分(オーバーハング)が現れ、回路に無駄
な部分が多く生じ、このため回路規模が増大し、その抑
制に限界が生じてしまうのである。本発明の目的は、広
い調整範囲と高精度を小さな回路規模で容易に得ること
ができるようにしたセンサ調整回路を提供することにあ
る。
【０００８】
【課題を解決するための手段】上記目的は、アナログ・
ディジタル変換器と、該アナログ・ディジタル変換器の
出力を予め組み込まれているプログラムにより演算処理
する演算器と、調整用のデータを保持する書き込み可能
なメモリとを備えたセンサ調整回路において、前記アナ
ログ・ディジタル変換器を、アナログ積分器と比較回
路、それにディジタル・アナログ変換器とからなるオー
バーサンプリング型アナログ・ディジタル変換器で構成
することにより達成される。
ディジタル変換器と、該アナログ・ディジタル変換器の
出力を予め組み込まれているプログラムにより演算処理
する演算器と、調整用のデータを保持する書き込み可能
なメモリとを備えたセンサ調整回路において、前記アナ
ログ・ディジタル変換器を、アナログ積分器と比較回
路、それにディジタル・アナログ変換器とからなるオー
バーサンプリング型アナログ・ディジタル変換器で構成
することにより達成される。
【０００９】オーバーサンプリング型アナログ・ディジ
タル変換器を用いることにより、調整範囲と精度の保持
に必要なディジタル信号のビット数が少なくでき、回路
規模を小さく抑えることができる。
タル変換器を用いることにより、調整範囲と精度の保持
に必要なディジタル信号のビット数が少なくでき、回路
規模を小さく抑えることができる。
【００１０】
【発明の実施の形態】以下、本発明によるセンサ調整回
路について、図示の実施形態により詳細に説明する。図
１は本発明の第１の実施形態で、図において、１はアナ
ログ積分器、２は比較器、３はディジタル積分器、４は
演算器、５はＤＡ変換器(ディジタル・アナログ変換
器)、６はＬＰＦ(低域ろ波器)、７はＤＡ変換器、そし
て８はＰＲＯＭである。
路について、図示の実施形態により詳細に説明する。図
１は本発明の第１の実施形態で、図において、１はアナ
ログ積分器、２は比較器、３はディジタル積分器、４は
演算器、５はＤＡ変換器(ディジタル・アナログ変換
器)、６はＬＰＦ(低域ろ波器)、７はＤＡ変換器、そし
て８はＰＲＯＭである。
【００１１】本発明によるレベル調整回路は、大別して
３種類の機能部分で構成され、図１の実施形態では、こ
れらの機能部分は、それぞれ以下に説明するようになっ
ている。まず、第１の機能部分は、アナログ積分器１と
比較器２、ディジタル積分器３とＤＡ変換器７で構成さ
れている。そして、まず、アナログ積分器１により、セ
ンサからの入力信号とＤＡ変換器７の出力との差を積分
する。
３種類の機能部分で構成され、図１の実施形態では、こ
れらの機能部分は、それぞれ以下に説明するようになっ
ている。まず、第１の機能部分は、アナログ積分器１と
比較器２、ディジタル積分器３とＤＡ変換器７で構成さ
れている。そして、まず、アナログ積分器１により、セ
ンサからの入力信号とＤＡ変換器７の出力との差を積分
する。
【００１２】次に、このアナログ積分器１の出力を比較
器２に入力し、所定の周期毎に所定の電圧と比較してレ
ベル０とレベル１の信号に変換する。さらに、この比較
器２の出力をディジタル積分器３に入力して積分し、そ
の結果を所定のビット数の時系列ディジタル信号として
出力する。
器２に入力し、所定の周期毎に所定の電圧と比較してレ
ベル０とレベル１の信号に変換する。さらに、この比較
器２の出力をディジタル積分器３に入力して積分し、そ
の結果を所定のビット数の時系列ディジタル信号として
出力する。
【００１３】また、このディジタル積分器３の出力はＤ
Ａ変換器７にも入力され、ここでアナログ信号に変換し
て入力信号から減算する。これにより、この第１の機能
部分は、ＤＡ変換器７のビット数に等しいビット数を持
ち、入力信号に応じて平均値が変化する時系列ディジタ
ル信号をディジタル積分器３から出力する働きをする。
Ａ変換器７にも入力され、ここでアナログ信号に変換し
て入力信号から減算する。これにより、この第１の機能
部分は、ＤＡ変換器７のビット数に等しいビット数を持
ち、入力信号に応じて平均値が変化する時系列ディジタ
ル信号をディジタル積分器３から出力する働きをする。
【００１４】このとき、比較器２の動作周期(周波数の
逆数)を、対象とするセンサに要求されている応答性か
ら決まる動作周期の例えば１／１０以下と小さな値(周
波数で言えば１０倍以上の大きな値)に設定することに
より、この第１の機能部分は、いわゆるオーバーサンプ
リング型ＡＤ変換器としての機能を発揮し、この結果、
ＤＡ変換器７のビット数は、原理的には最小限１ビット
にしても、必要な調整範囲と精度の保持ができるように
なる。
逆数)を、対象とするセンサに要求されている応答性か
ら決まる動作周期の例えば１／１０以下と小さな値(周
波数で言えば１０倍以上の大きな値)に設定することに
より、この第１の機能部分は、いわゆるオーバーサンプ
リング型ＡＤ変換器としての機能を発揮し、この結果、
ＤＡ変換器７のビット数は、原理的には最小限１ビット
にしても、必要な調整範囲と精度の保持ができるように
なる。
【００１５】これは、本発明のセンサ調整回路が、平均
値の操作により必要な調整を得るようになっているから
であり、ＤＡ変換器７のビット数が１ビットであって
も、出力信号の平均値が維持できるからであり、このと
きは、ディジタル積分器３は不要で、比較器２の出力を
そのまま演算器４とＤＡ変換器７に供給するようにして
やればよい。
値の操作により必要な調整を得るようになっているから
であり、ＤＡ変換器７のビット数が１ビットであって
も、出力信号の平均値が維持できるからであり、このと
きは、ディジタル積分器３は不要で、比較器２の出力を
そのまま演算器４とＤＡ変換器７に供給するようにして
やればよい。
【００１６】なお、ＤＡ変換器７のビット数を１ビット
にした場合には、後述するような問題が生じるので、あ
まり実用的とは言えないが、それでも本発明によれば、
必要とする精度から算定されるビット数よりもかなり少
ない、例えば４ビット〜１２ビット程度のビット数にす
ることができる。
にした場合には、後述するような問題が生じるので、あ
まり実用的とは言えないが、それでも本発明によれば、
必要とする精度から算定されるビット数よりもかなり少
ない、例えば４ビット〜１２ビット程度のビット数にす
ることができる。
【００１７】次に、第２の機能部分は、演算器４とＰＲ
ＯＭ８で構成されている。そして、演算器４により、デ
ィジタル積分器３から出力される信号とＰＲＯＭ８から
読出したディジタルデータを演算することにより、第１
の機能部分から得られた出力信号の平均値を変化させる
ようになっている。
ＯＭ８で構成されている。そして、演算器４により、デ
ィジタル積分器３から出力される信号とＰＲＯＭ８から
読出したディジタルデータを演算することにより、第１
の機能部分から得られた出力信号の平均値を変化させる
ようになっている。
【００１８】これにより、この第２の機能部分は、実質
的にセンサからの出力信号のゼロ点とスパンを調整する
働きをする。このとき、第１の機能部分から出力される
信号のビット数が、上記したように小ビット化されてい
るので、その分、演算器４の回路規模が減少できること
になる。また、このとき、ディジタル的な演算処理なの
で、アナログ回路素子による調整のように、素子のバラ
ツキや温度変化の影響を受ける虞れがないので、高い精
度の調整を容易に得ることができる。
的にセンサからの出力信号のゼロ点とスパンを調整する
働きをする。このとき、第１の機能部分から出力される
信号のビット数が、上記したように小ビット化されてい
るので、その分、演算器４の回路規模が減少できること
になる。また、このとき、ディジタル的な演算処理なの
で、アナログ回路素子による調整のように、素子のバラ
ツキや温度変化の影響を受ける虞れがないので、高い精
度の調整を容易に得ることができる。
【００１９】最後に、第３の機能部分は、ＤＡ変換器５
とＬＰＦ６で構成されている。そして、ＤＡ変換器５に
より、演算器４から出力されるディジタル信号をアナロ
グ信号に変換し、ＬＰＦ６により、ＤＡ変換器５から出
力されるアナログ信号を平滑化するようになっている。
とＬＰＦ６で構成されている。そして、ＤＡ変換器５に
より、演算器４から出力されるディジタル信号をアナロ
グ信号に変換し、ＬＰＦ６により、ＤＡ変換器５から出
力されるアナログ信号を平滑化するようになっている。
【００２０】これにより、この第３の機能部分は、第２
の機能部分から得られたディジタル信号をアナログ信号
にした上で平均化し、調整済センサ信号として出力する
働きをする。このときも、上記したように、第１の機能
部分から出力される信号のビット数が少なくされている
ことにより、ＤＡ変換器５の回路規模も小さくて済むこ
とになる。
の機能部分から得られたディジタル信号をアナログ信号
にした上で平均化し、調整済センサ信号として出力する
働きをする。このときも、上記したように、第１の機能
部分から出力される信号のビット数が少なくされている
ことにより、ＤＡ変換器５の回路規模も小さくて済むこ
とになる。
【００２１】このように、この実施形態では、アナログ
積分器１と比較器２、ディジタル積分器３、それにＤＡ
変換器７とで構成されるオーバーサンプリング型ＡＤ変
換器を用いた結果、ディジタル信号のビット数を小さく
しても、必要な調整範囲と精度を保持することができ、
回路規模を抑えることができる。また、ディジタル信号
による調整処理なので、調整用回路素子のバラツキや温
度変化の影響を受ける虞れがなく、容易に高精度を保つ
ことができる。
積分器１と比較器２、ディジタル積分器３、それにＤＡ
変換器７とで構成されるオーバーサンプリング型ＡＤ変
換器を用いた結果、ディジタル信号のビット数を小さく
しても、必要な調整範囲と精度を保持することができ、
回路規模を抑えることができる。また、ディジタル信号
による調整処理なので、調整用回路素子のバラツキや温
度変化の影響を受ける虞れがなく、容易に高精度を保つ
ことができる。
【００２２】次に、上記したＤＡ変換器７の最適ビット
数について説明する。このビット数は、上記したよう
に、１ビットにまで減らすことができる。ところで、こ
のビット数は、所望の精度保持については、平均化に必
要な入力信号の個数とトレードオフの関係があり、ビッ
ト数を減らすと、平均化のための入力信号の個数を増や
さなければならなくなる。
数について説明する。このビット数は、上記したよう
に、１ビットにまで減らすことができる。ところで、こ
のビット数は、所望の精度保持については、平均化に必
要な入力信号の個数とトレードオフの関係があり、ビッ
ト数を減らすと、平均化のための入力信号の個数を増や
さなければならなくなる。
【００２３】また、対象とするセンサの応答性から、平
均値を得るまでの時間が制約されるため、入力信号の個
数の増加に伴ってセンサ調整回路自体の動作速度を上げ
る必要が生じ、この結果、特に演算器４に大きな負担が
掛り、高性能が要求されるのでコストが上昇してしま
う。
均値を得るまでの時間が制約されるため、入力信号の個
数の増加に伴ってセンサ調整回路自体の動作速度を上げ
る必要が生じ、この結果、特に演算器４に大きな負担が
掛り、高性能が要求されるのでコストが上昇してしま
う。
【００２４】反対に、ビット数を、例えば１６ビットな
どと多くすると、センサ調整回路自体の動作速度は低く
て済むが、ディジタル積分器３と演算器４が大きなビッ
ト数の処理を要することになり、回路規模が増大してし
まう。以上を勘案して、本発明の実施形態では、ＤＡ変
換器７のビット数としては、４ビット〜８ビットが適当
であるとしている。ビット数を４ビット〜８ビットに設
定すれば、センサ調整回路自体の動作速度も実用的な範
囲で済み、回路規模も妥当な範囲に納まる。
どと多くすると、センサ調整回路自体の動作速度は低く
て済むが、ディジタル積分器３と演算器４が大きなビッ
ト数の処理を要することになり、回路規模が増大してし
まう。以上を勘案して、本発明の実施形態では、ＤＡ変
換器７のビット数としては、４ビット〜８ビットが適当
であるとしている。ビット数を４ビット〜８ビットに設
定すれば、センサ調整回路自体の動作速度も実用的な範
囲で済み、回路規模も妥当な範囲に納まる。
【００２５】次に、本発明の実施形態について、更に具
体的に説明する。本発明によれば、上記した第１の機能
部分を、組合せ対象となるセンサの検出回路と一体化し
て実施することができる。そこで、以下、このようにし
た実施形態について説明する。まず、図２は、組合せ対
象となるセンサとして、容量式センサを適用した場合の
一実施形態である。
体的に説明する。本発明によれば、上記した第１の機能
部分を、組合せ対象となるセンサの検出回路と一体化し
て実施することができる。そこで、以下、このようにし
た実施形態について説明する。まず、図２は、組合せ対
象となるセンサとして、容量式センサを適用した場合の
一実施形態である。
【００２６】なお、この容量式センサとは、検出すべき
物理量を静電容量の変化として検出する方式のセンサの
ことで、典型例としては容量式加速度センサがある。図
２において、９、１０、１２、１３、１７、１８はアナ
ログスイッチ、１１はセンサ容量コンデンサ、１４は帰
還用のコンデンサ、１５は演算増幅器、それに１６は基
準容量コンデンサであり、その他の要素は図１と同じで
ある。
物理量を静電容量の変化として検出する方式のセンサの
ことで、典型例としては容量式加速度センサがある。図
２において、９、１０、１２、１３、１７、１８はアナ
ログスイッチ、１１はセンサ容量コンデンサ、１４は帰
還用のコンデンサ、１５は演算増幅器、それに１６は基
準容量コンデンサであり、その他の要素は図１と同じで
ある。
【００２７】アナログスイッチ９〜は周知の半導体スイ
ッチなどで構成されたもので、Ａ群のアナログスイッチ
９、１３、１８と、Ｂ群のアナログスイッチ１０、１
２、１７の２群に分けて制御され、Ａ群がオンに制御さ
れたときは、Ｂ群はオフに制御され、反対にＡ群がオフ
のとき、Ｂ群はオンにされるようになっている。
ッチなどで構成されたもので、Ａ群のアナログスイッチ
９、１３、１８と、Ｂ群のアナログスイッチ１０、１
２、１７の２群に分けて制御され、Ａ群がオンに制御さ
れたときは、Ｂ群はオフに制御され、反対にＡ群がオフ
のとき、Ｂ群はオンにされるようになっている。
【００２８】センサ容量コンデンサ１１は、検出すべき
物理量に応じて静電容量が変化するように構成されてお
り、このとき、センサが加速度センサの場合には、セン
サに働く加速度に応じて、このセンサ容量コンデンサ１
１の静電容量が変化することになる。
物理量に応じて静電容量が変化するように構成されてお
り、このとき、センサが加速度センサの場合には、セン
サに働く加速度に応じて、このセンサ容量コンデンサ１
１の静電容量が変化することになる。
【００２９】演算増幅器１５は、帰還用のコンデンサ１
４を備えることにより、積分器として動作し、これによ
り、図１の実施形態におけるアナログ積分器１と同じ機
能を発揮する。基準容量コンデンサ１６は、ＤＡ変換器
７の出力で充電され、このＤＡ変換器７の出力をフィー
ドバックする働きをする。
４を備えることにより、積分器として動作し、これによ
り、図１の実施形態におけるアナログ積分器１と同じ機
能を発揮する。基準容量コンデンサ１６は、ＤＡ変換器
７の出力で充電され、このＤＡ変換器７の出力をフィー
ドバックする働きをする。
【００３０】次に、この図２の実施形態の動作について
説明すると、この実施形態では、Ａ群とＢ群のアナログ
スイッチを交互にオンオフ制御する第１と第２の動作を
所定の周期で繰り返すことにより、センサ容量コンデン
サ１１の静電容量値の検出が行われるようになってい
る。このときの第１と第２の動作を繰り返すときの周期
は、上記した比較器２の動作周期と同じか、それより短
い周期にすれば良い。
説明すると、この実施形態では、Ａ群とＢ群のアナログ
スイッチを交互にオンオフ制御する第１と第２の動作を
所定の周期で繰り返すことにより、センサ容量コンデン
サ１１の静電容量値の検出が行われるようになってい
る。このときの第１と第２の動作を繰り返すときの周期
は、上記した比較器２の動作周期と同じか、それより短
い周期にすれば良い。
【００３１】まず、第１の動作では、Ｂ群のアナログス
イッチ１０、１２、１７をオンに制御する。そうする
と、アナログスイッチ１０、１２によりセンサ容量コン
デンサ１１が放電され、基準容量コンデンサ１６には、
アナログスイッチ１７を介してＤＡ変換器７の出力が充
電される。
イッチ１０、１２、１７をオンに制御する。そうする
と、アナログスイッチ１０、１２によりセンサ容量コン
デンサ１１が放電され、基準容量コンデンサ１６には、
アナログスイッチ１７を介してＤＡ変換器７の出力が充
電される。
【００３２】次に、第２の動作では、Ａ群のアナログス
イッチ９、１３、１８をオンに制御する。そうすると、
今度は、アナログスイッチ９、１８を介して、センサ容
量コンデンサ１１と基準容量コンデンサ１６が電源電圧
Ｖcc とアース間に直列に接続され、アナログスイッチ
１３を介して、センサ容量コンデンサ１１と基準容量コ
ンデンサ１６の間の接続点が演算増幅器１５の反転入力
に接続される。
イッチ９、１３、１８をオンに制御する。そうすると、
今度は、アナログスイッチ９、１８を介して、センサ容
量コンデンサ１１と基準容量コンデンサ１６が電源電圧
Ｖcc とアース間に直列に接続され、アナログスイッチ
１３を介して、センサ容量コンデンサ１１と基準容量コ
ンデンサ１６の間の接続点が演算増幅器１５の反転入力
に接続される。
【００３３】そこで、センサ容量コンデンサ１１は電源
電圧Ｖcc により充電され、基準容量コンデンサ１６は
放電されることになり、このときのセンサ容量コンデン
サ１１の充電電流と、基準容量コンデンサ１６の放電電
流の差の電流がアナログスイッチ１３を介して帰還用コ
ンデンサ１４に充電され、この結果、演算増幅器１５の
出力には、帰還用コンデンサ１４の端子電圧に応じた電
圧が現れる。
電圧Ｖcc により充電され、基準容量コンデンサ１６は
放電されることになり、このときのセンサ容量コンデン
サ１１の充電電流と、基準容量コンデンサ１６の放電電
流の差の電流がアナログスイッチ１３を介して帰還用コ
ンデンサ１４に充電され、この結果、演算増幅器１５の
出力には、帰還用コンデンサ１４の端子電圧に応じた電
圧が現れる。
【００３４】こうして演算増幅器１５の出力に現れた電
圧は、比較器２とディジタル積分器３を介してＤＡ変換
器７に供給され、次の周期での第１の動作における基準
容量コンデンサ１６に対する充電電流の値となる。この
結果、ディジタル積分器３の出力である平均値は、次の
(式１)に示すようになる。
圧は、比較器２とディジタル積分器３を介してＤＡ変換
器７に供給され、次の周期での第１の動作における基準
容量コンデンサ１６に対する充電電流の値となる。この
結果、ディジタル積分器３の出力である平均値は、次の
(式１)に示すようになる。
【００３５】
【数１】
【００３６】この(式１)から明らかなように、図２のデ
ィジタル積分器３の出力には、センサ容量コンデンサ１
１の静電容量値を表わすディジタル信号が得られること
になり、従って、この実施形態によれば、センサ調整回
路の第１の機能部分が、それに組合わされるべき容量式
センサの検出回路を兼ねた構成になっていることが判
る。
ィジタル積分器３の出力には、センサ容量コンデンサ１
１の静電容量値を表わすディジタル信号が得られること
になり、従って、この実施形態によれば、センサ調整回
路の第１の機能部分が、それに組合わされるべき容量式
センサの検出回路を兼ねた構成になっていることが判
る。
【００３７】従って、この図２の実施形態によれば、セ
ンサ調整回路に、それに組合わされるべきセンサ回路の
機能を持たせることができ、この結果、広い調整範囲と
高精度の確保と共に、センサ回路も含めた全体としての
回路規模の縮小を充分に得ることができる。
ンサ調整回路に、それに組合わされるべきセンサ回路の
機能を持たせることができ、この結果、広い調整範囲と
高精度の確保と共に、センサ回路も含めた全体としての
回路規模の縮小を充分に得ることができる。
【００３８】また、この実施形態によれば、検出誤差の
低減も得ることができる。これは、別々の回路構成とし
た場合には、各回路での誤差が加算されてしまうが、図
２の実施形態では、第１の機能部分にセンサの検出回路
が合体されているので、フィードバック効果により誤差
の低減が得られるからである。
低減も得ることができる。これは、別々の回路構成とし
た場合には、各回路での誤差が加算されてしまうが、図
２の実施形態では、第１の機能部分にセンサの検出回路
が合体されているので、フィードバック効果により誤差
の低減が得られるからである。
【００３９】次に、図３は、組合せ対象となるセンサ
を、自動車のエンジン制御などに使用されている熱式空
気流量計にした場合の一実施形態で、図において、１９
〜２２は熱線抵抗、そして２３は差動増幅器であり、そ
の他の構成要素は、図１の実施形態と同じである。４個
の熱線抵抗１９〜２２はブリッジ回路を構成し、このブ
リッジ回路が空気流により不平衡になったときの電圧を
差動増幅器２３で検出して空気流量の検出信号とするよ
うにし、このとき、熱線抵抗１９〜２２からなるブリッ
ジ回路の電流源としてＤＡ変換器７の出力を用いること
により、熱線式空気流量計の検出回路とセンサ調整回路
の第１の機能部分の双方が構成されることになる。
を、自動車のエンジン制御などに使用されている熱式空
気流量計にした場合の一実施形態で、図において、１９
〜２２は熱線抵抗、そして２３は差動増幅器であり、そ
の他の構成要素は、図１の実施形態と同じである。４個
の熱線抵抗１９〜２２はブリッジ回路を構成し、このブ
リッジ回路が空気流により不平衡になったときの電圧を
差動増幅器２３で検出して空気流量の検出信号とするよ
うにし、このとき、熱線抵抗１９〜２２からなるブリッ
ジ回路の電流源としてＤＡ変換器７の出力を用いること
により、熱線式空気流量計の検出回路とセンサ調整回路
の第１の機能部分の双方が構成されることになる。
【００４０】従って、この図３の実施形態によっても、
センサ調整回路に、それに組合わされるべきセンサ回路
の機能を持たせることができ、この結果、広い調整範囲
と高精度の確保と共に、センサ回路も含めた全体として
の回路規模の縮小を充分に得ることができ、さらに誤差
の低減も得ることができる。
センサ調整回路に、それに組合わされるべきセンサ回路
の機能を持たせることができ、この結果、広い調整範囲
と高精度の確保と共に、センサ回路も含めた全体として
の回路規模の縮小を充分に得ることができ、さらに誤差
の低減も得ることができる。
【００４１】次に、上記実施形態における演算器４の動
作について、図４の動作ブロック図により説明する。上
記したように、この演算器４は、入力信号(ディジタル
積分器３の出力である時系列ディジタル信号)の平均値
に対する所定値の加算と乗算により、対象とするセンサ
の出力に対するセロ点調整とスパン調整が与えられるよ
うにする回路である まず、ゼロ点調整のための加算処理は、ＰＲＯＭ８に予
め書き込んである、ビット数がＤＡ変換器７と等しく、
その平均値が目的とする調整値になっているディジタル
処理列２４を読出して、入力信号に加算することにより
得られ、このとき、単に加算するだけで、入力信号の平
均値に対する加算を、ビット数の変化を伴わずに得るこ
とができる。但し、オーバーフローが生じた場合には、
これを補正する処理が必要になる。
作について、図４の動作ブロック図により説明する。上
記したように、この演算器４は、入力信号(ディジタル
積分器３の出力である時系列ディジタル信号)の平均値
に対する所定値の加算と乗算により、対象とするセンサ
の出力に対するセロ点調整とスパン調整が与えられるよ
うにする回路である まず、ゼロ点調整のための加算処理は、ＰＲＯＭ８に予
め書き込んである、ビット数がＤＡ変換器７と等しく、
その平均値が目的とする調整値になっているディジタル
処理列２４を読出して、入力信号に加算することにより
得られ、このとき、単に加算するだけで、入力信号の平
均値に対する加算を、ビット数の変化を伴わずに得るこ
とができる。但し、オーバーフローが生じた場合には、
これを補正する処理が必要になる。
【００４２】次に、スパン調整のための乗算処理は、同
じくＰＲＯＭ８に予め書き込んである、ビット数がＤＡ
変換器７と等しく、その平均値が目的とする調整値にな
っていて、さらにその周波数特性が、図５に示すよう
に、入力信号の周波数分布と重ならないように設定して
あるディジタル処理列２５を読出して、入力信号に乗算
することにより得られ、このときも、同じく単に乗算す
るだけで良い。しかして、このとき、乗算によりビット
数が２倍になってしまうが、有効ビットは、初期のビッ
トにしか無いので、下半分のビットを切り捨てることに
より入力信号と同じビット数を維持することができる。
じくＰＲＯＭ８に予め書き込んである、ビット数がＤＡ
変換器７と等しく、その平均値が目的とする調整値にな
っていて、さらにその周波数特性が、図５に示すよう
に、入力信号の周波数分布と重ならないように設定して
あるディジタル処理列２５を読出して、入力信号に乗算
することにより得られ、このときも、同じく単に乗算す
るだけで良い。しかして、このとき、乗算によりビット
数が２倍になってしまうが、有効ビットは、初期のビッ
トにしか無いので、下半分のビットを切り捨てることに
より入力信号と同じビット数を維持することができる。
【００４３】なお、ここで、図５に示すように、周波数
分布が重ならないようにしたのは次の理由による。すな
わち、仮に入力信号とディジタル信号列２５の周波数が
重なっていた場合には、乗算処理により、周波数が重な
った帯域の信号が直流に変換され、この結果、平均値を
狂わしてしまう虞れがあるからである。
分布が重ならないようにしたのは次の理由による。すな
わち、仮に入力信号とディジタル信号列２５の周波数が
重なっていた場合には、乗算処理により、周波数が重な
った帯域の信号が直流に変換され、この結果、平均値を
狂わしてしまう虞れがあるからである。
【００４４】次に、ディジタル積分器３と演算器４をＭ
ＰＵ(マイクロ・プロセッシンク・ユニット)で構成した
一実施形態について、図６により説明する。この図６に
示したＭＰＵは、図示のように、データの一時記憶用で
あるＲＡＭ２６と、調整用データ記憶用のＰＲＯＭ２７
(ＰＲＯＭ８に相当)、アキュームレータ２８、演算を実
行する演算器２９、制御部３０、プログラムカウンタ３
１、それにプログラム格納用のＲＯＭ３２で構成され、
ＲＡＭ３２に書き込まれているプログラムに従って、制
御部３０により、演算器２９とプログラムカウンタ３
１、それにデータバスが管理され、ディジタル積分器３
と演算器４としての動作に必要な処理が実行されるよう
になっている。
ＰＵ(マイクロ・プロセッシンク・ユニット)で構成した
一実施形態について、図６により説明する。この図６に
示したＭＰＵは、図示のように、データの一時記憶用で
あるＲＡＭ２６と、調整用データ記憶用のＰＲＯＭ２７
(ＰＲＯＭ８に相当)、アキュームレータ２８、演算を実
行する演算器２９、制御部３０、プログラムカウンタ３
１、それにプログラム格納用のＲＯＭ３２で構成され、
ＲＡＭ３２に書き込まれているプログラムに従って、制
御部３０により、演算器２９とプログラムカウンタ３
１、それにデータバスが管理され、ディジタル積分器３
と演算器４としての動作に必要な処理が実行されるよう
になっている。
【００４５】この実施形態では、プログラムカウンタ３
１の出力により直接、プログラム格納用ＲＯＭ３２にア
クセスし、このＲＯＭ３２の出力データを直接、制御部
３０に出力するようになっている。そして、このときの
命令体系は１命令１ワードにしてあり、後方分岐命令を
不可能にし、プログラムカウンタ３１の最大カウント値
とプログラム格納用ＲＯＭ３２のワード数を同じにして
ある。これにより、この実施形態では、リセット動作を
行わなくてもプログラムが正しく動作するようになり、
電源投入時でのリセット、いわゆるパワーオンリセット
処理を不要にしている。
１の出力により直接、プログラム格納用ＲＯＭ３２にア
クセスし、このＲＯＭ３２の出力データを直接、制御部
３０に出力するようになっている。そして、このときの
命令体系は１命令１ワードにしてあり、後方分岐命令を
不可能にし、プログラムカウンタ３１の最大カウント値
とプログラム格納用ＲＯＭ３２のワード数を同じにして
ある。これにより、この実施形態では、リセット動作を
行わなくてもプログラムが正しく動作するようになり、
電源投入時でのリセット、いわゆるパワーオンリセット
処理を不要にしている。
【００４６】電源投入時、リセットを行わないと、プロ
グラムカウンタ３１のカウント値が不定なため、プログ
ラムが何処のアドレスからスタートするか判らないが、
上記実施形態では、プログラムに後方分岐命令が無いた
め、スタートさせればプログラムカウンタ３１のカウン
ト値は必ず増加し、そのカウント値が最大値に達した
後、カウント値０に戻る。そして、この結果、プログラ
ムは必ず０番地のアドレスを通過して動作するのが保証
され、従って、リセット処理をしなくても良いのであ
る。
グラムカウンタ３１のカウント値が不定なため、プログ
ラムが何処のアドレスからスタートするか判らないが、
上記実施形態では、プログラムに後方分岐命令が無いた
め、スタートさせればプログラムカウンタ３１のカウン
ト値は必ず増加し、そのカウント値が最大値に達した
後、カウント値０に戻る。そして、この結果、プログラ
ムは必ず０番地のアドレスを通過して動作するのが保証
され、従って、リセット処理をしなくても良いのであ
る。
【００４７】なお、このため、当然のこととして、この
実施形態では、プログラム自体の構成が、０番地からプ
ログラムカウンタ３１の最大カウント値までのアドレス
を巡回する、いわゆる巡回型のプログラムに限られる。
しかしながら、この実施形態の場合は、ディジタル積分
器３と演算器４の動作を得るためのプログラムだけなの
で、巡回型のプログラムしか使用できないことは、何ら
制約にならない。
実施形態では、プログラム自体の構成が、０番地からプ
ログラムカウンタ３１の最大カウント値までのアドレス
を巡回する、いわゆる巡回型のプログラムに限られる。
しかしながら、この実施形態の場合は、ディジタル積分
器３と演算器４の動作を得るためのプログラムだけなの
で、巡回型のプログラムしか使用できないことは、何ら
制約にならない。
【００４８】のみならず、このことは、反対に、ＭＰＵ
の暴走に対して強くなることを意味する。何故なら、仮
にＭＰＵが暴走したとしても、その暴走先のアドレス
は、必ずプログラムのアドレスになり、且つ、プログラ
ムは巡回型のプログラムになっているので、いずれは正
常な処理に戻るからである。
の暴走に対して強くなることを意味する。何故なら、仮
にＭＰＵが暴走したとしても、その暴走先のアドレス
は、必ずプログラムのアドレスになり、且つ、プログラ
ムは巡回型のプログラムになっているので、いずれは正
常な処理に戻るからである。
【００４９】周知のように、汎用のＭＰＵでは、リセッ
ト動作を確実に保証し、暴走に対処するため、ウオッチ
ドッグタイマなどの監視手段を設けるのが通例である。
しかしながら、この実施形態では、上記したように、リ
セット処理が不要にできる上、ＭＰＵの暴走に際しても
特に問題が生じないので、監視手段も不要にでき、従っ
て回路規模の縮小とＭＰＵの高信頼性化を更に図ること
ができる。
ト動作を確実に保証し、暴走に対処するため、ウオッチ
ドッグタイマなどの監視手段を設けるのが通例である。
しかしながら、この実施形態では、上記したように、リ
セット処理が不要にできる上、ＭＰＵの暴走に際しても
特に問題が生じないので、監視手段も不要にでき、従っ
て回路規模の縮小とＭＰＵの高信頼性化を更に図ること
ができる。
【００５０】次に、ＰＲＯＭ８の一実施形態について、
図７により説明する。この図７は、ＰＲＯＭ８の単位記
憶セルの構成を示したもので、この実施形態では、単位
記憶セルを、３個のＰＲＯＭメモリセル３３、３４、３
５で構成し、それらから読出したデータを多数決論理回
路３６を介して出力するようにしたものである。
図７により説明する。この図７は、ＰＲＯＭ８の単位記
憶セルの構成を示したもので、この実施形態では、単位
記憶セルを、３個のＰＲＯＭメモリセル３３、３４、３
５で構成し、それらから読出したデータを多数決論理回
路３６を介して出力するようにしたものである。
【００５１】一般に、ＰＲＯＭは温度の影響を受け易
く、高温で信頼性が低下する。特に、自動車のエンジン
ルームや、宇宙などで使用されるセンサの場合、高温に
曝されるので、信頼性が低下し易い。そこで、この図７
の実施形態では、複数のメモリセルからのデータを用
い、多数決論理をとることにより、エラー訂正論理及び
エラー検出論理を有することになり、これにより誤った
データを排除し、高信頼性が維持できるようにしたので
ある。
く、高温で信頼性が低下する。特に、自動車のエンジン
ルームや、宇宙などで使用されるセンサの場合、高温に
曝されるので、信頼性が低下し易い。そこで、この図７
の実施形態では、複数のメモリセルからのデータを用
い、多数決論理をとることにより、エラー訂正論理及び
エラー検出論理を有することになり、これにより誤った
データを排除し、高信頼性が維持できるようにしたので
ある。
【００５２】次に、本発明の他の実施形態について説明
する。図８は、本発明の一実施形態で、図示のように、
複数個のセンサ、例えば３個のセンサＡ、Ｂ、Ｃに対し
て、１個のＭＰＵ４１を共通に設け、時分割処理によ
り、それぞれのセンサに対するディジタル積分器と演算
器の働きをするようにしたものである。
する。図８は、本発明の一実施形態で、図示のように、
複数個のセンサ、例えば３個のセンサＡ、Ｂ、Ｃに対し
て、１個のＭＰＵ４１を共通に設け、時分割処理によ
り、それぞれのセンサに対するディジタル積分器と演算
器の働きをするようにしたものである。
【００５３】ここで、１Ａ、１Ｂ、１Ｃはアナログ積分
器で、図１の実施形態におけるアナログ積分器１と同じ
であり、以下、同様に、２Ａ、２Ｂ、２Ｃは、比較器２
に相当し、５Ａ、５Ｂ、５ＣはＤＡ変換器５に、６Ａ、
６ＢはＬＦＰ６に、そして７Ａ、７Ｂ、７Ｃは、ＤＡ変
換器７に相当するものである。
器で、図１の実施形態におけるアナログ積分器１と同じ
であり、以下、同様に、２Ａ、２Ｂ、２Ｃは、比較器２
に相当し、５Ａ、５Ｂ、５ＣはＤＡ変換器５に、６Ａ、
６ＢはＬＦＰ６に、そして７Ａ、７Ｂ、７Ｃは、ＤＡ変
換器７に相当するものである。
【００５４】ＭＰＵ４１は、図６で説明したものと同じ
であるが、上記したように、各センサＡ、Ｂ、Ｃの出力
を順次、所定の順序で時分割処理し、図１の実施形態に
おけるディジタル積分器３と演算器４と同じく、各セン
サ毎にゼロ点調整とスパン調整が与えられるように動作
する。
であるが、上記したように、各センサＡ、Ｂ、Ｃの出力
を順次、所定の順序で時分割処理し、図１の実施形態に
おけるディジタル積分器３と演算器４と同じく、各セン
サ毎にゼロ点調整とスパン調整が与えられるように動作
する。
【００５５】従って、この図８の実施形態によれば、複
数のセンサを対象として、各センサ毎に独立してディジ
タル積分器３と演算器４を設けた場合よりも回路規模が
縮小できるという利点がある。また、複数のセンサから
の出力を相互に関連させて演算処理できるので、或るセ
ンサの出力により、他のセンサの出力に補償が与えられ
るようにしたり、複数のセンサの出力の比や差が必要な
場合にも容易に対応できるという利点が得られる。
数のセンサを対象として、各センサ毎に独立してディジ
タル積分器３と演算器４を設けた場合よりも回路規模が
縮小できるという利点がある。また、複数のセンサから
の出力を相互に関連させて演算処理できるので、或るセ
ンサの出力により、他のセンサの出力に補償が与えられ
るようにしたり、複数のセンサの出力の比や差が必要な
場合にも容易に対応できるという利点が得られる。
【００５６】
【発明の効果】本発明によれば、オーバーサンプリング
型アナログ・ディジタル変換器を用いたので、調整範囲
の確保と精度の保持に必要なディジタル信号のビット数
が少なくでき、この結果、必要な精度と調整範囲を維持
しながら、充分に回路規模の縮小を図ることができる。
型アナログ・ディジタル変換器を用いたので、調整範囲
の確保と精度の保持に必要なディジタル信号のビット数
が少なくでき、この結果、必要な精度と調整範囲を維持
しながら、充分に回路規模の縮小を図ることができる。
【図１】本発明によるセンサ調整回路の一実施形態を示
すブロック図である。
すブロック図である。
【図２】本発明によるセンサ調整回路の他の一実施形態
を示すブロック図である。
を示すブロック図である。
【図３】本発明によるセンサ調整回路の更に別の一実施
形態を示すブロック図である。
形態を示すブロック図である。
【図４】本発明の一実施形態における演算器の動作ブロ
ック図である。
ック図である。
【図５】本発明の一実施形態における信号の周波数特性
図である。
図である。
【図６】本発明におけるディジタル積分器と演算器をＭ
ＰＵで構成した場合の一実施形態を示すブロック図であ
る。
ＰＵで構成した場合の一実施形態を示すブロック図であ
る。
【図７】本発明におけるＰＲＯＭの一実施形態を示すブ
ロック図である。
ロック図である。
【図８】本発明によるセンサ調整回路の他の一実施形態
を示すブロック図である。
を示すブロック図である。
１ アナログ積分器
２ 比較器
３ ディジタル積分器
４ 演算器
５ ＤＡ変換器
６ ＬＦＰ
７ ＤＡ変換器
８ ＰＲＯＭ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 鈴木 清光
茨城県日立市大みか町七丁目１番１号
株式会社 日立製作所 日立研究所内
(72)発明者 斉藤 明彦
茨城県日立市大みか町七丁目１番１号
株式会社 日立製作所 日立研究所内
(72)発明者 宮崎 敦史
茨城県ひたちなか市大字高場2520番地
株式会社 日立製作所 自動車機器事業
部内
(72)発明者 半沢 恵二
茨城県ひたちなか市大字高場2477番地
株式会社 日立カーエンジニアリング内
(56)参考文献 特開 平３−51714（ＪＰ，Ａ)
特開 平８−62010（ＪＰ，Ａ)
特開 平７−84588（ＪＰ，Ａ)
特開 平３−218121（ＪＰ，Ａ)
特表 昭62−501164（ＪＰ，Ａ)
米国特許3855466（ＵＳ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01D 3/00 - 3/028
G01F 1/696
G01P 15/125
G01P 21/00
Claims (7)
- 【請求項１】 アナログ・ディジタル変換器と、該アナ
ログ・ディジタル変換器の出力を予め組み込まれている
プログラムにより演算処理する演算器と、調整用のデー
タを保持する書き込み可能なメモリとを備えたセンサ調
整回路において、 前記アナログ・ディジタル変換器が、アナログ積分器と
比較回路、それにディジタル・アナログ変換器とからな
るオーバーサンプリング型アナログ・ディジタル変換器
で構成されていることを特徴とするセンサ調整回路。 - 【請求項２】 アナログ・ディジタル変換器と、該アナ
ログ・ディジタル変換器の出力を予め組み込まれている
プログラムにより演算処理する演算器と、調整用のデー
タを保持する書き込み可能なメモリとを備えたセンサ調
整回路において、 前記アナログ・ディジタル変換器が、アナログ積分器と
比較回路、それにディジタル・アナログ変換器とからな
るオーバーサンプリング型アナログ・ディジタル変換器
で構成され、 該オーバーサンプリング型アナログ・ディジタル変換器
は、対象とするセンサが必要とする精度以下のビット数
からなる出力を、該センサが必要とする応答周期の１０
分の１以下の周期で出力するように構成されていること
を特徴とするセンサ調整回路。 - 【請求項３】 アナログ・ディジタル変換器と、該アナ
ログ・ディジタル変換器の出力を予め組み込まれている
プログラムにより演算処理する演算器と、調整用のデー
タを保持する書き込み可能なメモリとを備えたセンサ調
整回路において、 前記アナログ・ディジタル変換器が、アナログ積分器と
比較回路、それにディジタル・アナログ変換器とからな
るオーバーサンプリング型アナログ・ディジタル変換器
で構成され、 該オーバーサンプリング型アナログ・ディジタル変換器
は、４ビットないし８ビットの変換精度を有することを
特徴とするセンサ調整回路。 - 【請求項４】 アナログ・ディジタル変換器と、該アナ
ログ・ディジタル変換器の出力を予め組み込まれている
プログラムにより演算処理する演算器と、調整用のデー
タを保持する書き込み可能なメモリとを備えたセンサ調
整回路において、 前記アナログ・ディジタル変換器が、アナログ積分器と
比較回路、それにディジタル・アナログ変換器とからな
るオーバーサンプリング型アナログ・ディジタル変換器
で構成され、 且つ、該オーバーサンプリング型アナログ・ディジタル
変換器は、対象センサの検出回路の一部を構成している
ことを特徴とするセンサ調整回路。 - 【請求項５】 アナログ・ディジタル変換器と、該アナ
ログ・ディジタル変換器の出力を予め組み込まれている
プログラムにより演算処理する演算器と、調整用のデー
タを保持する書き込み可能なメモリとを備えたセンサ調
整回路において、 前記アナログ・ディジタル変換器が、アナログ積分器と
比較回路、それにディジタル・アナログ変換器とからな
るオーバーサンプリング型アナログ・ディジタル変換器
で構成され、 該オーバーサンプリング型アナログ・ディジタル変換器
は、対象とするセンサが必要とする精度以下のビット数
からなる出力を、該センサが必要とする応答周期の１０
分の１以下の周期で出力し、 前記演算器の出力の平均値が前記センサの必要性度を満
足するように構成されていることを特徴とするセンサ調
整回路。 - 【請求項６】 請求項１〜請求項５の発明において、 前記演算器が、０番地からプログラムカウンタの最大カ
ウント値までのアドレスを巡回する巡回型のプログラム
で動作し、電源投入時でのリセットを不要に構成されて
いることを特徴とするセンサ調整回路。 - 【請求項７】 請求項１〜請求項５の発明において、 前記調整用のデータを保持する書き込み可能なメモリ
が、エラー訂正論理及びエラー検出論理を有することを
特徴とするセンサ調整回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27589697A JP3363360B2 (ja) | 1997-10-08 | 1997-10-08 | センサ調整回路 |
| DE19846461A DE19846461B4 (de) | 1997-10-08 | 1998-10-08 | Sensoreinstellschaltung |
| DE19861183A DE19861183B4 (de) | 1997-10-08 | 1998-10-08 | Programmausführungsvorrichtung |
| US09/167,984 US6188340B1 (en) | 1997-08-10 | 1998-10-08 | Sensor adjusting circuit |
| US10/191,407 US20030005391A1 (en) | 1997-07-03 | 2002-07-10 | Sensor adjusting circuit |
| US11/430,975 US7426154B2 (en) | 1997-10-08 | 2006-05-10 | Sensor adjusting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27589697A JP3363360B2 (ja) | 1997-10-08 | 1997-10-08 | センサ調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11118552A JPH11118552A (ja) | 1999-04-30 |
| JP3363360B2 true JP3363360B2 (ja) | 2003-01-08 |
Family
ID=17561957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27589697A Expired - Lifetime JP3363360B2 (ja) | 1997-07-03 | 1997-10-08 | センサ調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3363360B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029675A1 (ja) * | 2003-09-18 | 2005-03-31 | Hitachi, Ltd. | バックアップ回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3751538B2 (ja) | 2001-04-11 | 2006-03-01 | 株式会社日立製作所 | 気体流量計 |
| JP3753057B2 (ja) | 2001-12-04 | 2006-03-08 | 株式会社日立製作所 | 気体流量測定装置 |
| JP4752417B2 (ja) * | 2005-09-16 | 2011-08-17 | パナソニック電工株式会社 | センサ装置 |
| JP4790405B2 (ja) * | 2005-12-16 | 2011-10-12 | 三菱電機株式会社 | 熱式流量センサ |
| JP5023520B2 (ja) * | 2006-03-10 | 2012-09-12 | パナソニック株式会社 | 歪検出装置 |
| JP6140919B2 (ja) * | 2011-09-30 | 2017-06-07 | 曙ブレーキ工業株式会社 | 加速度センサ回路 |
| CN109990895B (zh) * | 2019-05-07 | 2024-02-20 | 珠海一微半导体股份有限公司 | 一种抑制环境光干扰的红外接收系统及soc芯片 |
-
1997
- 1997-10-08 JP JP27589697A patent/JP3363360B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029675A1 (ja) * | 2003-09-18 | 2005-03-31 | Hitachi, Ltd. | バックアップ回路 |
| US7376040B2 (en) | 2003-09-18 | 2008-05-20 | Hitachi, Ltd. | Backup circuit for holding information in a storage circuit when power cut-off occurs |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11118552A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188340B1 (en) | Sensor adjusting circuit | |
| JP3415631B2 (ja) | 温度によるオフセット及び感度の変動に対するセンサの高精度の較正のためのシステム及び方法 | |
| JP3343509B2 (ja) | 空気流量計測装置 | |
| JP3363360B2 (ja) | センサ調整回路 | |
| US10892766B2 (en) | Reconfigurable digital converter for converting sensing signal of plurality of sensors into digital value | |
| JP2009063471A (ja) | センサ装置 | |
| CN110243486B (zh) | 全温高精度温度传感系统、方法及介质 | |
| JP3292182B2 (ja) | 低周波ノイズ除去方法及びｃｍｏｓセンサ回路 | |
| JP4284851B2 (ja) | 圧力センサ回路 | |
| JPH10300544A (ja) | 空気流量測定方法及び装置 | |
| JPH0454059B2 (ja) | ||
| JP2000214029A (ja) | 圧力センサ回路 | |
| JP3516956B2 (ja) | 温度補正型積分アナログ−ディジタル変換器 | |
| CN115235642A (zh) | 基于动态分配偏置电路的电流型温度传感方法及装置 | |
| JP2001147167A (ja) | センサ装置 | |
| JP3505394B2 (ja) | 信号処理回路 | |
| JP3478994B2 (ja) | センサ装置 | |
| JP6549235B2 (ja) | 空気流量計 | |
| JP2000214030A (ja) | 圧力センサ回路 | |
| JP6791648B2 (ja) | Ａ／ｄコンバータ回路および電子機器 | |
| JP2002084151A (ja) | 物理量検出装置 | |
| US11422154B2 (en) | Physical quantity detection circuit, physical quantity sensor, and failure diagnosis method of physical quantity sensor | |
| JP2002340613A (ja) | 物理量検出回路 | |
| JP4105045B2 (ja) | 発熱抵抗体式空気流量計 | |
| JPH1137745A (ja) | 補正機能付き変位量センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131025 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |