JP3336544B2 - デジタル画像処理装置 - Google Patents
デジタル画像処理装置Info
- Publication number
- JP3336544B2 JP3336544B2 JP08686394A JP8686394A JP3336544B2 JP 3336544 B2 JP3336544 B2 JP 3336544B2 JP 08686394 A JP08686394 A JP 08686394A JP 8686394 A JP8686394 A JP 8686394A JP 3336544 B2 JP3336544 B2 JP 3336544B2
- Authority
- JP
- Japan
- Prior art keywords
- digital image
- signal
- memory
- block
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 147
- 238000000034 method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 241000531897 Loma Species 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformation in the plane of the image
- G06T3/40—Scaling the whole image or part thereof
- G06T3/4007—Interpolation-based scaling, e.g. bilinear interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
- H04N1/393—Enlarging or reducing
- H04N1/3935—Enlarging or reducing with modification of image resolution, i.e. determining the values of picture elements at new relative positions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
Description
【０００１】
【産業上の利用分野】本発明はデジタル画像処理装置に
係り、特にデジタル画像信号を電子的に拡大縮小する電
子ズーム機能、画像の縦横を変換する機能等を有するデ
ジタル画像処理装置に関する。
係り、特にデジタル画像信号を電子的に拡大縮小する電
子ズーム機能、画像の縦横を変換する機能等を有するデ
ジタル画像処理装置に関する。
【０００２】
【従来の技術】従来、１画面分のデジタル画像信号を記
憶する画像メモリにおける読出しのアドレス制御及び読
み出したデジタル画像信号の補間演算により、電子的に
画面を拡大縮小する電子ズーミング方式が知られてい
る。また、水平ラインの補間処理を行う場合、その補間
処理の補間係数によって垂直方向の周波数特性が変化す
るが、従来、補間係数に応じて垂直輪郭補正の利得を制
御し、画像の垂直方向の尖鋭度を一定にするようにした
装置が提案されている（特開平４−１５７９８８号公
報）。
憶する画像メモリにおける読出しのアドレス制御及び読
み出したデジタル画像信号の補間演算により、電子的に
画面を拡大縮小する電子ズーミング方式が知られてい
る。また、水平ラインの補間処理を行う場合、その補間
処理の補間係数によって垂直方向の周波数特性が変化す
るが、従来、補間係数に応じて垂直輪郭補正の利得を制
御し、画像の垂直方向の尖鋭度を一定にするようにした
装置が提案されている（特開平４−１５７９８８号公
報）。
【０００３】更に、デジタル画像信号を記憶する第１の
メモリから小ブロックのデジタル画像信号を読み出して
第２のメモリに記憶させ、この第２のメモリに記憶され
たデジタル画像信号を使用して小ブロック単位でデジタ
ル画像処理するようにしたデジタル画像処理装置がある
（特開平３−１３９７７３号公報）。
メモリから小ブロックのデジタル画像信号を読み出して
第２のメモリに記憶させ、この第２のメモリに記憶され
たデジタル画像信号を使用して小ブロック単位でデジタ
ル画像処理するようにしたデジタル画像処理装置がある
（特開平３−１３９７７３号公報）。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
電子ズーミング方式は、１画面分の（時間的に）連続し
たデジタル画像信号を対象に処理しているため、補間演
算を伴う場合、１水平走査期間（１Ｈ）のラインメモリ
を複数もつ必要があり、回路規模が大きくなり、特に電
子ズーム処理とともに画像の縦横変換や輪郭補正等の特
殊処理を簡単な回路で同時に実現することができなかっ
た。尚、特開平３−１３９７７３号公報に記載のデジタ
ル画像処理装置は、小ブロック単位でデジタル画像処理
しているが、電子ズーム処理等を行うものではない。ま
た、特開平４−１５７９８８号公報に記載の装置のよう
に、垂直方向の画像の尖鋭度を均一化のために、補間係
数に応じて垂直輪郭補正の利得を制御する場合には、利
得制御が複雑になるという問題がある。
電子ズーミング方式は、１画面分の（時間的に）連続し
たデジタル画像信号を対象に処理しているため、補間演
算を伴う場合、１水平走査期間（１Ｈ）のラインメモリ
を複数もつ必要があり、回路規模が大きくなり、特に電
子ズーム処理とともに画像の縦横変換や輪郭補正等の特
殊処理を簡単な回路で同時に実現することができなかっ
た。尚、特開平３−１３９７７３号公報に記載のデジタ
ル画像処理装置は、小ブロック単位でデジタル画像処理
しているが、電子ズーム処理等を行うものではない。ま
た、特開平４−１５７９８８号公報に記載の装置のよう
に、垂直方向の画像の尖鋭度を均一化のために、補間係
数に応じて垂直輪郭補正の利得を制御する場合には、利
得制御が複雑になるという問題がある。
【０００５】本発明はこのような事情に鑑みてなされた
もので、電子ズーム処理と他の縦横変換や輪郭補正の特
殊処理を小規模な回路構成によって実現することがで
き、また電子ズーム動作時の違和感（中心ずれや解像感
の差）を緩和することができ、更にコンパクトな回路で
垂直方向の輪郭補正が可能なデジタル画像処理装置を提
供することを目的とする。
もので、電子ズーム処理と他の縦横変換や輪郭補正の特
殊処理を小規模な回路構成によって実現することがで
き、また電子ズーム動作時の違和感（中心ずれや解像感
の差）を緩和することができ、更にコンパクトな回路で
垂直方向の輪郭補正が可能なデジタル画像処理装置を提
供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は前記目的を達成
するために、１画面分のデジタル画像信号を記憶する第
１のメモリと、前記第１のメモリに記憶されたデジタル
画像信号を水平方向の画素が一部重複するｍ×ｎ画素の
小ブロックに区分して小ブロック毎にデジタル画像信号
を読み出す第１のメモリ制御手段と、前記第１のメモリ
制御手段によって読み出された小ブロックのデジタル画
像信号を記憶するブロックメモリと、前記ブロックメモ
リから読み出される小ブロック毎に少なくとも補間演算
を伴う電子ズーム処理を行うデジタル画像処理手段と、
前記デジタル画像処理手段による処理後のデジタル画像
信号を記憶する第２のメモリとを備えたことを特徴とし
ている。
するために、１画面分のデジタル画像信号を記憶する第
１のメモリと、前記第１のメモリに記憶されたデジタル
画像信号を水平方向の画素が一部重複するｍ×ｎ画素の
小ブロックに区分して小ブロック毎にデジタル画像信号
を読み出す第１のメモリ制御手段と、前記第１のメモリ
制御手段によって読み出された小ブロックのデジタル画
像信号を記憶するブロックメモリと、前記ブロックメモ
リから読み出される小ブロック毎に少なくとも補間演算
を伴う電子ズーム処理を行うデジタル画像処理手段と、
前記デジタル画像処理手段による処理後のデジタル画像
信号を記憶する第２のメモリとを備えたことを特徴とし
ている。
【０００７】また、前記第１のメモリ制御手段は、前記
第１のメモリから読み出すデジタル画像信号の読み出し
順序及び前記ブロックメモリへの書き込み順序を変更す
ることにより画像の縦横及び／又は左右を変換させるこ
とを特徴としている。更に、前記デジタル画像処理手段
は、ズーム処理後のデジタル画像信号に基づいて該デジ
タル画像信号の垂直方向の輪郭補正を行う輪郭補正手段
を有し、また電子ズーム時に画面中心の画素にずれが生
じないように補間係数を制御し、更に電子ズーム時にお
ける補間係数が０又は１にならないように補間係数を制
御することを特徴としている。
第１のメモリから読み出すデジタル画像信号の読み出し
順序及び前記ブロックメモリへの書き込み順序を変更す
ることにより画像の縦横及び／又は左右を変換させるこ
とを特徴としている。更に、前記デジタル画像処理手段
は、ズーム処理後のデジタル画像信号に基づいて該デジ
タル画像信号の垂直方向の輪郭補正を行う輪郭補正手段
を有し、また電子ズーム時に画面中心の画素にずれが生
じないように補間係数を制御し、更に電子ズーム時にお
ける補間係数が０又は１にならないように補間係数を制
御することを特徴としている。
【０００８】
【作用】本発明によれば、１画面分のデジタル画像信号
を記憶する第１のメモリからｍ×ｎ画素の小ブロック毎
にデジタル画像信号を読み出し、これをブロックメモリ
に記憶させ、小ブロック単位で補間演算を伴う電子ズー
ム処理を行うようにしている。尚、小ブロックにおける
水平方向の画素は、水平方向に隣接する小ブロックの画
素と一部重複しており、これにより小ブロックの境界部
分においても水平方向の補間処理ができるようにしてい
る。
を記憶する第１のメモリからｍ×ｎ画素の小ブロック毎
にデジタル画像信号を読み出し、これをブロックメモリ
に記憶させ、小ブロック単位で補間演算を伴う電子ズー
ム処理を行うようにしている。尚、小ブロックにおける
水平方向の画素は、水平方向に隣接する小ブロックの画
素と一部重複しており、これにより小ブロックの境界部
分においても水平方向の補間処理ができるようにしてい
る。
【０００９】また、前記第１のメモリ制御手段は、第１
のメモリから読み出すデジタル画像信号の読み出し順序
及びブロックメモリへの書き込み順序を変更することに
より画像の縦横及び／又は左右を変換させるようにして
いる。更に、前記デジタル画像処理手段は、ズーム処理
後の小ブロック単位のデジタル画像信号に基づいて該デ
ジタル画像信号の垂直方向の輪郭補正を行い、また電子
ズーム時に画面中心の画素にずれが生じないように補間
係数を制御し、更に電子ズーム時における補間係数が０
又は１にならないように補間係数を制御して画像の尖鋭
度が均一になるようにしている。
のメモリから読み出すデジタル画像信号の読み出し順序
及びブロックメモリへの書き込み順序を変更することに
より画像の縦横及び／又は左右を変換させるようにして
いる。更に、前記デジタル画像処理手段は、ズーム処理
後の小ブロック単位のデジタル画像信号に基づいて該デ
ジタル画像信号の垂直方向の輪郭補正を行い、また電子
ズーム時に画面中心の画素にずれが生じないように補間
係数を制御し、更に電子ズーム時における補間係数が０
又は１にならないように補間係数を制御して画像の尖鋭
度が均一になるようにしている。
【００１０】
【実施例】以下添付図面に従って本発明に係るデジタル
画像処理装置の好ましい実施例を詳説する。図１は本発
明に係るデジタル画像処理装置の一実施例を示すブロッ
ク図である。このデジタル画像処理装置は、例えばＣＣ
Ｄラインセンサによってネガフイルムをスキャンしてフ
イルム画像を示す画像信号を得るフイルムスキャナに適
用されるもので、主として第１画像メモリＭ１、第２画
像メモリＭ２、ズームブロック１０、第１画像メモリＭ
１及び第２画像メモリＭ２を制御するメモリコントロー
ラMC1 、MC2 、及びズームブロック１０を制御するズー
ムコントローラ１２から構成されている。
画像処理装置の好ましい実施例を詳説する。図１は本発
明に係るデジタル画像処理装置の一実施例を示すブロッ
ク図である。このデジタル画像処理装置は、例えばＣＣ
Ｄラインセンサによってネガフイルムをスキャンしてフ
イルム画像を示す画像信号を得るフイルムスキャナに適
用されるもので、主として第１画像メモリＭ１、第２画
像メモリＭ２、ズームブロック１０、第１画像メモリＭ
１及び第２画像メモリＭ２を制御するメモリコントロー
ラMC1 、MC2 、及びズームブロック１０を制御するズー
ムコントローラ１２から構成されている。
【００１１】第１画像メモリＭ１には、ＣＣＤラインセ
ンサによってネガフイルムをスキャンして得た１画面分
のデジタル画像信号（輝度信号＋クロマ信号）が記憶さ
れている。尚、輝度信号及びクロマ信号とも１画素当た
り８ビットの階調で記憶され、またクロマ信号は、図３
に示すように信号Ｃb とＣr とが交互に記憶されるとと
もに、奇数ラインと偶数ラインとでは順序が逆になるよ
うに記憶されている。即ち、奇数ラインでは、Ｃb ，Ｃ
r ，Ｃb ，Ｃr …の順に記憶され、偶数ラインでは、Ｃ
r ，Ｃb ，Ｃr ，Ｃb …の順に記憶されている。
ンサによってネガフイルムをスキャンして得た１画面分
のデジタル画像信号（輝度信号＋クロマ信号）が記憶さ
れている。尚、輝度信号及びクロマ信号とも１画素当た
り８ビットの階調で記憶され、またクロマ信号は、図３
に示すように信号Ｃb とＣr とが交互に記憶されるとと
もに、奇数ラインと偶数ラインとでは順序が逆になるよ
うに記憶されている。即ち、奇数ラインでは、Ｃb ，Ｃ
r ，Ｃb ，Ｃr …の順に記憶され、偶数ラインでは、Ｃ
r ，Ｃb ，Ｃr ，Ｃb …の順に記憶されている。
【００１２】ズームブロック１０は、第１画像メモリＭ
１から１６×１６画素の小ブロック毎に転送されてきた
デジタル画像信号に対して画素数変換を行う電子ズーム
機能とともに、垂直方向（ここではＴＶのライン方向を
いう）の輪郭補正を行う機能等を有している。尚、ズー
ム倍率は、１／４倍（縮小）から２倍（拡大）までの範
囲を連続的に可変することができるようになっている。
また、ズームブロック１０は４つのブロックメモリBM1
Y，BM2Y，BM1C，BM2Cを有しており、各ブロックメモリB
M1Y，BM2Yには、１６×１６画素の輝度信号が記憶さ
れ、ブロックメモリBM1C，BM2Cには、１６×１６画素の
クロマ信号が記憶されるようになっている。
１から１６×１６画素の小ブロック毎に転送されてきた
デジタル画像信号に対して画素数変換を行う電子ズーム
機能とともに、垂直方向（ここではＴＶのライン方向を
いう）の輪郭補正を行う機能等を有している。尚、ズー
ム倍率は、１／４倍（縮小）から２倍（拡大）までの範
囲を連続的に可変することができるようになっている。
また、ズームブロック１０は４つのブロックメモリBM1
Y，BM2Y，BM1C，BM2Cを有しており、各ブロックメモリB
M1Y，BM2Yには、１６×１６画素の輝度信号が記憶さ
れ、ブロックメモリBM1C，BM2Cには、１６×１６画素の
クロマ信号が記憶されるようになっている。
【００１３】ズームブロック１０は、第１画像メモリＭ
１からデジタル画像信号を受け取り、第２画像メモリＭ
２に処理後のデジタル画像信号を出力するが、これらの
２つの第１画像メモリＭ１、第２画像メモリＭ２とズー
ムブロック１０とは、非同期で動作しているため、ズー
ムブロック１０はそれぞれの画像メモリとハンドシェー
クでデータの受け渡しを行っている。
１からデジタル画像信号を受け取り、第２画像メモリＭ
２に処理後のデジタル画像信号を出力するが、これらの
２つの第１画像メモリＭ１、第２画像メモリＭ２とズー
ムブロック１０とは、非同期で動作しているため、ズー
ムブロック１０はそれぞれの画像メモリとハンドシェー
クでデータの受け渡しを行っている。
【００１４】即ち、ズームコントローラ１２は、ズーム
ブロック１０のブロックメモリBM1Y，BM1Cが空であると
き( これらのブロックメモリにおけるデータ処理が終了
した時点で) 、BM1ENABLE 信号（負論理）を動作可能状
態（Ｌレベル）にする。メモリコントローラMC1 は、こ
のBM1ENABLE 信号を受入することにより、空になってい
るブロックメモリBM1Y，BM1Cに対して小ブロック単位の
輝度信号及びクロマ信号の転送を開始すると同時に、TE
NSO 信号を動作可能状態（Ｈレベル）にする。ズームコ
ントローラ１２は、転送が始まったことをTENSO 信号か
ら検知し、ブロックメモリBM1Y，BM1Cが使用中（転送
中）であるため、BM1ENABLE 信号を動作不能状態にす
る。その後、転送が終了した時点で、メモリコントロー
ラMC1 は、TENSO 信号を動作不能状態にする。
ブロック１０のブロックメモリBM1Y，BM1Cが空であると
き( これらのブロックメモリにおけるデータ処理が終了
した時点で) 、BM1ENABLE 信号（負論理）を動作可能状
態（Ｌレベル）にする。メモリコントローラMC1 は、こ
のBM1ENABLE 信号を受入することにより、空になってい
るブロックメモリBM1Y，BM1Cに対して小ブロック単位の
輝度信号及びクロマ信号の転送を開始すると同時に、TE
NSO 信号を動作可能状態（Ｈレベル）にする。ズームコ
ントローラ１２は、転送が始まったことをTENSO 信号か
ら検知し、ブロックメモリBM1Y，BM1Cが使用中（転送
中）であるため、BM1ENABLE 信号を動作不能状態にす
る。その後、転送が終了した時点で、メモリコントロー
ラMC1 は、TENSO 信号を動作不能状態にする。
【００１５】ズームコントローラ１２は、ブロックメモ
リBM2Y，BM2Cのズーム処理が終了した後、ブロックメモ
リBM1Y，BM1Cへのデータ転送が終了していれば、直ちに
ブロックメモリBM1Y，BM1Cにおけるデータの処理を開始
するが、転送が終了していない場合には、TENSO 信号が
動作不能状態になるのを待つ。逆に、ズーム処理が遅
く、転送が既に終了している場合には、メモリコントロ
ーラMC1 は、BM2ENABLE信号が動作可能状態になるまで
待つことになる。尚、ブロックメモリBM1Y，BM2Y，BM1
C，BM2Cは、スタティック・ランダム・アクセス・メモ
リ（ＳＲＡＭ）が好ましいが、第１画像メモリＭ１、第
２画像メモリＭ２はどの種類にも対応可能であり、アク
セス方法に制約の多いダイナミック・ランダム・アクセ
ス・メモリ（ＤＲＡＭ）でも高速に制御できる。
リBM2Y，BM2Cのズーム処理が終了した後、ブロックメモ
リBM1Y，BM1Cへのデータ転送が終了していれば、直ちに
ブロックメモリBM1Y，BM1Cにおけるデータの処理を開始
するが、転送が終了していない場合には、TENSO 信号が
動作不能状態になるのを待つ。逆に、ズーム処理が遅
く、転送が既に終了している場合には、メモリコントロ
ーラMC1 は、BM2ENABLE信号が動作可能状態になるまで
待つことになる。尚、ブロックメモリBM1Y，BM2Y，BM1
C，BM2Cは、スタティック・ランダム・アクセス・メモ
リ（ＳＲＡＭ）が好ましいが、第１画像メモリＭ１、第
２画像メモリＭ２はどの種類にも対応可能であり、アク
セス方法に制約の多いダイナミック・ランダム・アクセ
ス・メモリ（ＤＲＡＭ）でも高速に制御できる。
【００１６】さて、ズームブロック１０から見て基準
（正立・横位置・非鏡像）となる第１画像メモリＭ１か
らの小ブロック毎の転送順序は、図２に示す通りであ
る。即ち、同図上で、左上のブロックから下方向（Ｖ方
向）に向かって小ブロック毎に転送し、垂直方向の一列
のブロックセットＡの転送が終了すると、右隣りのブロ
ックセットの上段のブロックから再びＶ方向に向かって
小ブロック毎に転送する。
（正立・横位置・非鏡像）となる第１画像メモリＭ１か
らの小ブロック毎の転送順序は、図２に示す通りであ
る。即ち、同図上で、左上のブロックから下方向（Ｖ方
向）に向かって小ブロック毎に転送し、垂直方向の一列
のブロックセットＡの転送が終了すると、右隣りのブロ
ックセットの上段のブロックから再びＶ方向に向かって
小ブロック毎に転送する。
【００１７】また、図２に示すように、水平方向のブロ
ックセットＢの各ブロック同士は、画素が一部（２画
素）重複するように区分されている。これは、水平方向
の画素を一次補間する際に、水平方向の連続性を確保す
るためである。尚、各ブロックの垂直方向のデータは連
続しており、ズームブロック１０内部のラインメモリを
利用して１ライン前のデータを保持できることから、水
平方向のような重複読み出しは行わない。
ックセットＢの各ブロック同士は、画素が一部（２画
素）重複するように区分されている。これは、水平方向
の画素を一次補間する際に、水平方向の連続性を確保す
るためである。尚、各ブロックの垂直方向のデータは連
続しており、ズームブロック１０内部のラインメモリを
利用して１ライン前のデータを保持できることから、水
平方向のような重複読み出しは行わない。
【００１８】ズームコントローラ１２は、ブロック転送
の垂直方向の区切りを検知する必要があるが、これはメ
モリコントローラMC1 が、図２に示すように垂直方向の
ブロックセットＡの最終ラインの転送中にLASTBLOCK 信
号を動作可能状態にすることにより検知することができ
る。また、ズームコントローラ１２は、ブロックメモリ
BM1Y，BM1C及びBM2Y，BM2Cがともに空になり、TENSO 信
号が動作不能状態になったとき、１画面の終了と見なす
ようにしている。
の垂直方向の区切りを検知する必要があるが、これはメ
モリコントローラMC1 が、図２に示すように垂直方向の
ブロックセットＡの最終ラインの転送中にLASTBLOCK 信
号を動作可能状態にすることにより検知することができ
る。また、ズームコントローラ１２は、ブロックメモリ
BM1Y，BM1C及びBM2Y，BM2Cがともに空になり、TENSO 信
号が動作不能状態になったとき、１画面の終了と見なす
ようにしている。
【００１９】ズームブロック１０によって処理された輝
度信号及びクロマ信号は、それぞれFIFOメモリ１４Ｙ，
１４Ｃに入力される。そして、ズームコントローラ１２
は、FIFOメモリ１４Ｙ，１４Ｃにデータが準備され、読
み出し可能となったときに、READREADY 信号を動作可能
状態（Ｌレベル）にする。また、１ライン中の有効画素
数は、LINEDOTDT 信号（５ビット）によってメモリコン
トローラMC2 に通知する。メモリコントローラMC2 は、
第２画像メモリＭ２へのデータ書き込み準備が整ったの
ち、FRENABLE信号を動作可能状態にするため、ズームコ
ントローラ１２はこのFRENABLE信号が動作可能状態にな
っている間、FIFOメモリ１４Ｙ，１４Ｃが空になるま
で、あるいはこのFRENABLE信号が動作不能状態になるま
で、第２画像メモリＭ２に対応するクロックレートでFI
FOメモリ１４Ｙ，１４Ｃ内のデータを掃き出す。
度信号及びクロマ信号は、それぞれFIFOメモリ１４Ｙ，
１４Ｃに入力される。そして、ズームコントローラ１２
は、FIFOメモリ１４Ｙ，１４Ｃにデータが準備され、読
み出し可能となったときに、READREADY 信号を動作可能
状態（Ｌレベル）にする。また、１ライン中の有効画素
数は、LINEDOTDT 信号（５ビット）によってメモリコン
トローラMC2 に通知する。メモリコントローラMC2 は、
第２画像メモリＭ２へのデータ書き込み準備が整ったの
ち、FRENABLE信号を動作可能状態にするため、ズームコ
ントローラ１２はこのFRENABLE信号が動作可能状態にな
っている間、FIFOメモリ１４Ｙ，１４Ｃが空になるま
で、あるいはこのFRENABLE信号が動作不能状態になるま
で、第２画像メモリＭ２に対応するクロックレートでFI
FOメモリ１４Ｙ，１４Ｃ内のデータを掃き出す。
【００２０】次に、ズームブロック１０について説明す
る。図４はズームブロック１０の詳細を示すブロック図
である。同図において、輝度系のブロックメモリBM1Y，
BM2Yと、クロマ系のブロックメモリBM1C，BM2Cは、ダブ
ルバッファ方式でアクセスされる。例えば、ブロックメ
モリBM1Y，BM1Cに対してズームコントローラ１２がアク
セスしているときには、ブロックメモリBM2Y，BM2Cに対
してはメモリコントローラMC1 がアクセスする。尚、前
述したようにメモリコントローラMC1 とズームコントロ
ーラ１２とはハンドシェイクを行い、第１画像メモリＭ
１とブロックメモリBM1Y，BM2Y，BM1C，BM2Cとの間のデ
ータ送信を行う。尚、ブロックメモリBM1Y，BM2Y，BM1
C，BM2Cへの書き込み制御はメモリコントローラMC1 が
受持ち、読み出しはズームコントローラ１２が受け持
つ。
る。図４はズームブロック１０の詳細を示すブロック図
である。同図において、輝度系のブロックメモリBM1Y，
BM2Yと、クロマ系のブロックメモリBM1C，BM2Cは、ダブ
ルバッファ方式でアクセスされる。例えば、ブロックメ
モリBM1Y，BM1Cに対してズームコントローラ１２がアク
セスしているときには、ブロックメモリBM2Y，BM2Cに対
してはメモリコントローラMC1 がアクセスする。尚、前
述したようにメモリコントローラMC1 とズームコントロ
ーラ１２とはハンドシェイクを行い、第１画像メモリＭ
１とブロックメモリBM1Y，BM2Y，BM1C，BM2Cとの間のデ
ータ送信を行う。尚、ブロックメモリBM1Y，BM2Y，BM1
C，BM2Cへの書き込み制御はメモリコントローラMC1 が
受持ち、読み出しはズームコントローラ１２が受け持
つ。
【００２１】先ず、輝度系のデジタル画像処理について
説明する。ブロックメモリBM1Y又はBM2Yから読み出され
る輝度信号（８ビット）は、垂直方向の補間処理回路VH
OKANY に加えられるとともに、１６画素×８ビットのラ
インメモリL1Y を介して補間処理回路VHOKANY に加えら
れる。尚、ラインメモリL1Y 等に加えられているHZ1CLK
信号は、次の画素を読み出す際にズームコントローラ１
２から出力される信号であり、その詳細については後述
する。
説明する。ブロックメモリBM1Y又はBM2Yから読み出され
る輝度信号（８ビット）は、垂直方向の補間処理回路VH
OKANY に加えられるとともに、１６画素×８ビットのラ
インメモリL1Y を介して補間処理回路VHOKANY に加えら
れる。尚、ラインメモリL1Y 等に加えられているHZ1CLK
信号は、次の画素を読み出す際にズームコントローラ１
２から出力される信号であり、その詳細については後述
する。
【００２２】垂直方向の補間処理回路VHOKANY は、垂直
方向の１次線形補間演算を行うもので、ブロックメモリ
BM1Y／BM2Yから入力する輝度信号をＢ、ラインメモリL1
Y によって遅延された１ライン分前の輝度信号をＡ、ズ
ームコントローラ１２から加えられる補間係数KVY （３
ビット）の値をＫ（０〜７）とすると、次式、 Ｃ＝｛Ａ（８−Ｋ）＋ＢＫ｝／８ …（１） の演算を実行することにより、垂直方向に補間した輝度
信号Ｃを得るようにしている。尚、補間係数KVY の決定
方法については後述する。
方向の１次線形補間演算を行うもので、ブロックメモリ
BM1Y／BM2Yから入力する輝度信号をＢ、ラインメモリL1
Y によって遅延された１ライン分前の輝度信号をＡ、ズ
ームコントローラ１２から加えられる補間係数KVY （３
ビット）の値をＫ（０〜７）とすると、次式、 Ｃ＝｛Ａ（８−Ｋ）＋ＢＫ｝／８ …（１） の演算を実行することにより、垂直方向に補間した輝度
信号Ｃを得るようにしている。尚、補間係数KVY の決定
方法については後述する。
【００２３】また、垂直方向の画素数の変換は、拡大時
にはブロックメモリBM1Y／BM2Yの垂直アドレスをコント
ロールし、重複読みすることで行う。一方、縮小時には
１倍時と同様に順番にデータを読み出すが、後述の補間
処理回路HHOKANY 内のＤフリップフロップHZ2 でデータ
を間引くことにより行う。上記補間処理回路VHOKANY で
補間された輝度信号Ｃは、水平方向の補間処理回路HHOK
ANY に加えられる。この補間処理回路HHOKANY は、水平
方向の１次線形補間演算等を行うもので、図５に示すよ
うにＤフリップフロップHZ1 、HZ2 、補間演算部HHOKAN
を有している。ＤフリップフロップHZ1 は、HZ1CLK信号
によって駆動され、１画素前のデータを保持している。
補間演算部HHOKANは、補間処理回路VHOKANY から入力す
る輝度信号をＢ、ＤフリップフロップHZ1 によって遅延
された１画素前の輝度信号をＡ、ズームコントローラ１
２から加えられる補間係数KHY （３ビット）の値をＫ
（０〜７）とすると、前述した式（１）と同様な演算を
実行することにより、水平方向に補間した輝度信号Ｃを
算出する。水平方向の画素数の変換は、拡大時にはＤフ
リップフロップHZ1 （ラインメモリL1Y ）を駆動するHZ
1CLK信号を間引く（実際には同じデータをラッチする）
ことと、ブロックメモリBM1Y／BM2Yの水平アドレスをコ
ントロールし、重複読みすることで行う。一方、縮小時
には１倍時と同様に順番にデータが出力されてくるが、
HZ2CLK信号によって駆動されるＤフリップフロップHZ2
にてデータの選別（間引き）を行う。例えば、０．５倍
に縮小する場合にも、データ数としては１倍時と同様に
１４個のデータを入力するが、ＤフリップフロップHZ2
で７個のデータを選択して出力する。尚、１６個のデー
タのうち２画素は重複データのため、１倍時には１４個
のデータが出力される。
にはブロックメモリBM1Y／BM2Yの垂直アドレスをコント
ロールし、重複読みすることで行う。一方、縮小時には
１倍時と同様に順番にデータを読み出すが、後述の補間
処理回路HHOKANY 内のＤフリップフロップHZ2 でデータ
を間引くことにより行う。上記補間処理回路VHOKANY で
補間された輝度信号Ｃは、水平方向の補間処理回路HHOK
ANY に加えられる。この補間処理回路HHOKANY は、水平
方向の１次線形補間演算等を行うもので、図５に示すよ
うにＤフリップフロップHZ1 、HZ2 、補間演算部HHOKAN
を有している。ＤフリップフロップHZ1 は、HZ1CLK信号
によって駆動され、１画素前のデータを保持している。
補間演算部HHOKANは、補間処理回路VHOKANY から入力す
る輝度信号をＢ、ＤフリップフロップHZ1 によって遅延
された１画素前の輝度信号をＡ、ズームコントローラ１
２から加えられる補間係数KHY （３ビット）の値をＫ
（０〜７）とすると、前述した式（１）と同様な演算を
実行することにより、水平方向に補間した輝度信号Ｃを
算出する。水平方向の画素数の変換は、拡大時にはＤフ
リップフロップHZ1 （ラインメモリL1Y ）を駆動するHZ
1CLK信号を間引く（実際には同じデータをラッチする）
ことと、ブロックメモリBM1Y／BM2Yの水平アドレスをコ
ントロールし、重複読みすることで行う。一方、縮小時
には１倍時と同様に順番にデータが出力されてくるが、
HZ2CLK信号によって駆動されるＤフリップフロップHZ2
にてデータの選別（間引き）を行う。例えば、０．５倍
に縮小する場合にも、データ数としては１倍時と同様に
１４個のデータを入力するが、ＤフリップフロップHZ2
で７個のデータを選択して出力する。尚、１６個のデー
タのうち２画素は重複データのため、１倍時には１４個
のデータが出力される。
【００２４】補間処理回路HHOKANY から出力された輝度
信号は、クロマ信号との位相を合わせるための遅延回路
DLY0を介してＶアパーチャ生成回路VAP に加えられると
ともに、Ｖアパーチャ生成用のラインメモリL2Y,ライン
メモリL3Y によって１ライン分及び２ライン分遅延され
てＶアパーチャ信号生成回路VAP に加えられる。尚、ラ
インメモリL2Y,ラインメモリL3Y は、画素数の増減に対
応できるように２８画素分の長さ（２倍時の長さ）をも
ち、１ラインの画素数が可変できるようにアドレス制御
される。また、１ラインの画素数はズームコントローラ
１２から出力されるLINEDOTDT 信号（５ビット）によっ
て検知するようにしている。
信号は、クロマ信号との位相を合わせるための遅延回路
DLY0を介してＶアパーチャ生成回路VAP に加えられると
ともに、Ｖアパーチャ生成用のラインメモリL2Y,ライン
メモリL3Y によって１ライン分及び２ライン分遅延され
てＶアパーチャ信号生成回路VAP に加えられる。尚、ラ
インメモリL2Y,ラインメモリL3Y は、画素数の増減に対
応できるように２８画素分の長さ（２倍時の長さ）をも
ち、１ラインの画素数が可変できるようにアドレス制御
される。また、１ラインの画素数はズームコントローラ
１２から出力されるLINEDOTDT 信号（５ビット）によっ
て検知するようにしている。
【００２５】Ｖアパーチャ信号生成回路VAP は、遅延回
路DLY0から出力される輝度信号をＬ a 、ラインメモリL2
Y から出力される輝度信号をＬb 、ラインメモリL3Y か
ら出力される輝度信号をＬc とすると、Ｖアパーチャ信
号ＶAPを次式、 ＶAP＝｛Ｌb −（Ｌa ＋Ｌc ）・１／２｝VAPGAIN …（２） によって算出する。尚、VAPGAIN はアパーチャゲインで
あり、ＣＰＵによって初期設定される。
路DLY0から出力される輝度信号をＬ a 、ラインメモリL2
Y から出力される輝度信号をＬb 、ラインメモリL3Y か
ら出力される輝度信号をＬc とすると、Ｖアパーチャ信
号ＶAPを次式、 ＶAP＝｛Ｌb −（Ｌa ＋Ｌc ）・１／２｝VAPGAIN …（２） によって算出する。尚、VAPGAIN はアパーチャゲインで
あり、ＣＰＵによって初期設定される。
【００２６】このＶアパーチャ信号生成回路VAP から出
力されるＶアパーチャ信号ＶAPは、コーリング回路COR
によってノイズとなるような微小信号が除去されたの
ち、ミッスク回路MIX に加えられる。ミックス回路MIX
の他の入力には、本線の輝度信号Ｌb が遅延回路DLY1を
介して加えられており、ミックス回路MIX はこの輝度信
号にＶアパーチャ信号を付加してリミッタLIM に出力す
る。尚、遅延回路DLY1は、本線の輝度信号とコーリング
回路COR を通った最終的なＶアパーチャ信号との位相合
わせるためのもので、2 つの信号間に位相差がなければ
不要である。
力されるＶアパーチャ信号ＶAPは、コーリング回路COR
によってノイズとなるような微小信号が除去されたの
ち、ミッスク回路MIX に加えられる。ミックス回路MIX
の他の入力には、本線の輝度信号Ｌb が遅延回路DLY1を
介して加えられており、ミックス回路MIX はこの輝度信
号にＶアパーチャ信号を付加してリミッタLIM に出力す
る。尚、遅延回路DLY1は、本線の輝度信号とコーリング
回路COR を通った最終的なＶアパーチャ信号との位相合
わせるためのもので、2 つの信号間に位相差がなければ
不要である。
【００２７】リミッタLIM は、Ｖアパーチャ信号が付加
された輝度信号の振幅が、正の８ビットを越えないよう
にする回路で、特にＶアパーチャ信号の負の信号で輝度
信号が負にならないようにする。次に、クロマ系のデジ
タル画像処理について説明する。ブロックメモリBM1C又
はBM2Cから読み出される点順次のクロマ信号Ｃr , Ｃb
（８ビット）は、同時化回路DOJIKAに加えられる。同時
化回路DOJIKAの他の入力には、クロマ信号Ｃr 及びＣb
の入力タイミングでこれらのクロマ信号をラッチするHZ
SRCLK ／HZSBCLK 信号が加えられており、同時化回路DO
JIKAはこれらのHZSRCLK ／HZSBCLK 信号によってクロマ
信号Ｃr 及びＣb をそれぞれラッチし、同時に出力す
る。同時化回路DOJIKAから出力されるクロマ信号Ｃ
r は、垂直方向の補間処理回路VHOKANCRに加えられると
ともに、８画素×８ビットのラインメモリL1CRを介して
補間処理回路VHOKANCRに加えられる。尚、ラインメモリ
L1CR等に加えられているDOJICLK 信号は、次の画素を読
み出す際にズームコントローラ１２から出力される信号
であり、前記HZSRCLK 信号又はHZSBCLK 信号のうちの位
相の遅い方から取り出したものである。また、クロマ信
号Ｃr 及びＣb のそれぞれの信号レートは、輝度信号Ｙ
の半分である。
された輝度信号の振幅が、正の８ビットを越えないよう
にする回路で、特にＶアパーチャ信号の負の信号で輝度
信号が負にならないようにする。次に、クロマ系のデジ
タル画像処理について説明する。ブロックメモリBM1C又
はBM2Cから読み出される点順次のクロマ信号Ｃr , Ｃb
（８ビット）は、同時化回路DOJIKAに加えられる。同時
化回路DOJIKAの他の入力には、クロマ信号Ｃr 及びＣb
の入力タイミングでこれらのクロマ信号をラッチするHZ
SRCLK ／HZSBCLK 信号が加えられており、同時化回路DO
JIKAはこれらのHZSRCLK ／HZSBCLK 信号によってクロマ
信号Ｃr 及びＣb をそれぞれラッチし、同時に出力す
る。同時化回路DOJIKAから出力されるクロマ信号Ｃ
r は、垂直方向の補間処理回路VHOKANCRに加えられると
ともに、８画素×８ビットのラインメモリL1CRを介して
補間処理回路VHOKANCRに加えられる。尚、ラインメモリ
L1CR等に加えられているDOJICLK 信号は、次の画素を読
み出す際にズームコントローラ１２から出力される信号
であり、前記HZSRCLK 信号又はHZSBCLK 信号のうちの位
相の遅い方から取り出したものである。また、クロマ信
号Ｃr 及びＣb のそれぞれの信号レートは、輝度信号Ｙ
の半分である。
【００２８】垂直方向の補間処理回路VHOKANCRは、前述
した輝度信号の垂直方向の補間処理回路VHOKANY と同様
に１次線形補間演算行うもので、補間したクロマ信号Ｃ
r を水平方向の補間処理回路HHOKANCRに出力する。補間
処理回路HHOKANCRは、水平方向の１次線形補間演算等を
行うもので、図６に示すようにＤフリップフロップHZ1C
R 、補間演算部HHOKANを有している。Ｄフリップフロッ
プHZ1CR は、DOJICLK2信号によって駆動され、１画素前
のデータを保持している。補間演算部HHOKANは、補間処
理回路VHOKANCRから入力する輝度信号をＢ、Ｄフリップ
フロップHZ1CR によって遅延された１画素前の輝度信号
をＡ、ズームコントローラ１２から加えられる補間係数
KHC （３ビット）の値をＫ（０〜７）とすると、前述し
た式（１）と同様な演算を実行することにより、補間し
たクロマ信号Ｃr を算出する。
した輝度信号の垂直方向の補間処理回路VHOKANY と同様
に１次線形補間演算行うもので、補間したクロマ信号Ｃ
r を水平方向の補間処理回路HHOKANCRに出力する。補間
処理回路HHOKANCRは、水平方向の１次線形補間演算等を
行うもので、図６に示すようにＤフリップフロップHZ1C
R 、補間演算部HHOKANを有している。Ｄフリップフロッ
プHZ1CR は、DOJICLK2信号によって駆動され、１画素前
のデータを保持している。補間演算部HHOKANは、補間処
理回路VHOKANCRから入力する輝度信号をＢ、Ｄフリップ
フロップHZ1CR によって遅延された１画素前の輝度信号
をＡ、ズームコントローラ１２から加えられる補間係数
KHC （３ビット）の値をＫ（０〜７）とすると、前述し
た式（１）と同様な演算を実行することにより、補間し
たクロマ信号Ｃr を算出する。
【００２９】同様にして、同時化回路DOJIKAから出力さ
れるクロマ信号Ｃb は、垂直方向の補間処理回路VHOKAN
CRB 加えられるとともに、８画素×８ビットのラインメ
モリL1CBを介して補間処理回路VHOKANCBに加えられる。
尚、垂直方向の補間処理回路VHOKANCB及び水平方向の補
間処理回路HHOKANCBは、前述したクロマ信号Ｃr の補間
処理回路VHOKANCR及び補間処理回路HHOKANCRと同様であ
るため、ここでは詳細な説明は省略する。
れるクロマ信号Ｃb は、垂直方向の補間処理回路VHOKAN
CRB 加えられるとともに、８画素×８ビットのラインメ
モリL1CBを介して補間処理回路VHOKANCBに加えられる。
尚、垂直方向の補間処理回路VHOKANCB及び水平方向の補
間処理回路HHOKANCBは、前述したクロマ信号Ｃr の補間
処理回路VHOKANCR及び補間処理回路HHOKANCRと同様であ
るため、ここでは詳細な説明は省略する。
【００３０】サンプリング回路SMP は、一旦同時化され
てそれぞれ補間処理されたクロマ信号Ｃr , Ｃb を正常
な点順次に並べ変え、更に縮小時にはデータを間引く機
能をもつ部分であり、ズームコントローラ１２から入力
するSMPCLK信号によって同時化されズーム処理されたク
ロマ信号を同時にラッチ（サンプリング）し、通常
Ｃ r , Ｃb の順序で出力する。但し、ズーム処理によっ
て１ラインの画素数が偶数個の場合と奇数個の場合があ
るため、水平方向に１つ前のブロックの１ラインの画素
数が奇数個の場合には、Ｃb ，Ｃr の順序で出力する。
尚、ズームコントローラ１２は、１つ前のブロックの１
ラインの画素数が奇数か偶数かを記憶しており、偶数の
場合にはＨレベルのSMPID 信号を出力し、奇数個の場合
にはＬレベルのSMPID 信号を出力する。また、水平方向
の画素数の変換は、拡大時にはＤフリップフロップHZ1C
R ／HZ1CB を駆動するDOJICLK2信号を間引くことと、ブ
ロックメモリBM1C／BM2Cの水平アドレスをコントロール
し、重複読みすることで行う。一方、縮小時には１倍時
と同様に順番にデータが出力されてくるが、サンプリン
グ回路SMP にてデータの間引きが行われる。
てそれぞれ補間処理されたクロマ信号Ｃr , Ｃb を正常
な点順次に並べ変え、更に縮小時にはデータを間引く機
能をもつ部分であり、ズームコントローラ１２から入力
するSMPCLK信号によって同時化されズーム処理されたク
ロマ信号を同時にラッチ（サンプリング）し、通常
Ｃ r , Ｃb の順序で出力する。但し、ズーム処理によっ
て１ラインの画素数が偶数個の場合と奇数個の場合があ
るため、水平方向に１つ前のブロックの１ラインの画素
数が奇数個の場合には、Ｃb ，Ｃr の順序で出力する。
尚、ズームコントローラ１２は、１つ前のブロックの１
ラインの画素数が奇数か偶数かを記憶しており、偶数の
場合にはＨレベルのSMPID 信号を出力し、奇数個の場合
にはＬレベルのSMPID 信号を出力する。また、水平方向
の画素数の変換は、拡大時にはＤフリップフロップHZ1C
R ／HZ1CB を駆動するDOJICLK2信号を間引くことと、ブ
ロックメモリBM1C／BM2Cの水平アドレスをコントロール
し、重複読みすることで行う。一方、縮小時には１倍時
と同様に順番にデータが出力されてくるが、サンプリン
グ回路SMP にてデータの間引きが行われる。
【００３１】サンプリング回路SMP から出力される点順
次のクロマ信号は、輝度系との位相合わせのために設け
られた２８画素分の長さをもち、輝度信号Ｙと同様に１
ラインの長さを増減できるようにしたラインメモリL2C
を介して遅延回路DLY2に出力される。尚、このラインメ
モリL2C と輝度系のラインメモリL2Y,L2Y とは同じタイ
ミングで動作され、ハードでは２８画素分の長さを持
ち、深さ２４ビットのデュアルポートメモリを利用す
る。遅延回路DLY2は、輝度信号とクロマ信号の最終出力
に対して双方の位相を合わせるのもで、2 つの信号間に
位相差がなければ不要である。
次のクロマ信号は、輝度系との位相合わせのために設け
られた２８画素分の長さをもち、輝度信号Ｙと同様に１
ラインの長さを増減できるようにしたラインメモリL2C
を介して遅延回路DLY2に出力される。尚、このラインメ
モリL2C と輝度系のラインメモリL2Y,L2Y とは同じタイ
ミングで動作され、ハードでは２８画素分の長さを持
ち、深さ２４ビットのデュアルポートメモリを利用す
る。遅延回路DLY2は、輝度信号とクロマ信号の最終出力
に対して双方の位相を合わせるのもで、2 つの信号間に
位相差がなければ不要である。
【００３２】次に、上記電子ズーム処理を図７に示すフ
ローチャートを参照しながら説明する。先ず、図示しな
い中央処理装置（ＣＰＵ）より次表の初期値が設定され
る（ステップ１００）。 上記ＭＤＨ及びＭＤＶは、水平及び垂直方向の画素間隔
を示すデータが設定されるもので、例えば１倍の画素間
隔を２５６として、ズーム倍率に応じて１０ビットで設
定される。ＶＡＰＧＡＩＮは、Ｖアパーチャ信号生成回
路VAP において乗算されるゲイン量であり、ＣＯＲＥＬ
ＥＢＥＬはコアリング回路COR において微小信号を除去
するために設定される閾値である。また、ＦＳＥＴＵＰ
Ｈ及びＦＳＥＴＵＰＶは、それぞれ水平方向及び垂直方
向の最初の画素位置を示す値である。
ローチャートを参照しながら説明する。先ず、図示しな
い中央処理装置（ＣＰＵ）より次表の初期値が設定され
る（ステップ１００）。 上記ＭＤＨ及びＭＤＶは、水平及び垂直方向の画素間隔
を示すデータが設定されるもので、例えば１倍の画素間
隔を２５６として、ズーム倍率に応じて１０ビットで設
定される。ＶＡＰＧＡＩＮは、Ｖアパーチャ信号生成回
路VAP において乗算されるゲイン量であり、ＣＯＲＥＬ
ＥＢＥＬはコアリング回路COR において微小信号を除去
するために設定される閾値である。また、ＦＳＥＴＵＰ
Ｈ及びＦＳＥＴＵＰＶは、それぞれ水平方向及び垂直方
向の最初の画素位置を示す値である。
【００３３】次に、使用ブロックメモリを決定する（ス
テップ１０２）。ブロックメモリBM1Y，BM1Cから処理を
開始し、その後、ブロックメモリBM2Y，BM2CとBM1Y，BM
1Cとを交互に切り換えて使用する。切り換えは、BM1ENA
BLE 信号/BM2ENABLE信号/TENSO信号の各信号線の状態に
よって行われる。続いて、WAIT信号の検出を行い（ステ
ップ１０４）、このWAIT信号によって待機状態が解除さ
れると、次のステップ１０６に進む。尚、WAIT信号は、
FIFOメモリ１４Ｙ，１４Ｃがフル状態のとき、若しくは
第１画像メモリＭ１からブロックメモリへのデータ転送
が間に合わない時に出力されるもので、このWAIT信号の
出力時には信号処理動作は停止させられる。
テップ１０２）。ブロックメモリBM1Y，BM1Cから処理を
開始し、その後、ブロックメモリBM2Y，BM2CとBM1Y，BM
1Cとを交互に切り換えて使用する。切り換えは、BM1ENA
BLE 信号/BM2ENABLE信号/TENSO信号の各信号線の状態に
よって行われる。続いて、WAIT信号の検出を行い（ステ
ップ１０４）、このWAIT信号によって待機状態が解除さ
れると、次のステップ１０６に進む。尚、WAIT信号は、
FIFOメモリ１４Ｙ，１４Ｃがフル状態のとき、若しくは
第１画像メモリＭ１からブロックメモリへのデータ転送
が間に合わない時に出力されるもので、このWAIT信号の
出力時には信号処理動作は停止させられる。
【００３４】ステップ１０６では、１つのブロックメモ
リの処理が終了した後、ズーム処理に対する待機状態が
解除されると出力されるRESET 信号を検出し、ステップ
１０８では、このRESET 信号によってＭＤＨＩＰがロー
ドされる。尚、１番最初のブロックセットでは、表１に
示すように初期設定されたＦＳＥＴＵＰＨがＭＤＨＩＰ
として設定されているため、この値をロードすることに
なる。また、このＭＤＨＩＰは、次の隣接するブロック
セットに処理が移る時に、後述するように更新されるた
め、次からはその値がロードされることになる。更に、
ＭＤＶＩは、ブロックセットが隣に移る毎に初期値に戻
される。
リの処理が終了した後、ズーム処理に対する待機状態が
解除されると出力されるRESET 信号を検出し、ステップ
１０８では、このRESET 信号によってＭＤＨＩＰがロー
ドされる。尚、１番最初のブロックセットでは、表１に
示すように初期設定されたＦＳＥＴＵＰＨがＭＤＨＩＰ
として設定されているため、この値をロードすることに
なる。また、このＭＤＨＩＰは、次の隣接するブロック
セットに処理が移る時に、後述するように更新されるた
め、次からはその値がロードされることになる。更に、
ＭＤＶＩは、ブロックセットが隣に移る毎に初期値に戻
される。
【００３５】次に、表１において初期設定されたＭＤ
Ｈ、ＭＤＶ、ＭＤＨＩＰ、ＭＤＶＩに基づいてズーム処
理を実行する（ステップ１１０）。例えば、水平方向の
補間演算する場合には、ＭＤＨＩを、次式、 ＭＤＨＩ＝ＭＤＨ＋ＭＤＨＩ（Ｌ） …（２） に基づいて求める。この式において、ＭＤＨは前述した
ように水平方向の画素間隔を示す１０ビットのデータで
あり、ＭＤＨＩ（Ｌ）は、１１ビットのＭＤＨＩのうち
の下位８ビットのデータである。
Ｈ、ＭＤＶ、ＭＤＨＩＰ、ＭＤＶＩに基づいてズーム処
理を実行する（ステップ１１０）。例えば、水平方向の
補間演算する場合には、ＭＤＨＩを、次式、 ＭＤＨＩ＝ＭＤＨ＋ＭＤＨＩ（Ｌ） …（２） に基づいて求める。この式において、ＭＤＨは前述した
ように水平方向の画素間隔を示す１０ビットのデータで
あり、ＭＤＨＩ（Ｌ）は、１１ビットのＭＤＨＩのうち
の下位８ビットのデータである。
【００３６】今、図８に示すように１倍時の画素のデー
タをＡ1,Ａ2,Ａ3,Ａ4 …、画素間隔を２５６、電子ズー
ム処理する画素のデータをＢ1,Ｂ2,Ｂ3,Ｂ4 …、画素間
隔を２００とし、また、Ｂ1 はＡ1 よりも１２８だけ右
側の位置にあるものとする。この場合、Ｂ1 は、式
（１）に示したようにＡ1,Ａ2 及び１２８に対応する補
間係数Ｋによって算出される。次に、Ｂ2 を算出する場
合には、上記式（２）からＭＤＨＩを求める。ここで、
ＭＤＨ＝２００であり、ＭＤＨＩ（Ｌ）＝１２８である
ため、ＭＤＨＩ＝３２８となる。このＭＤＨＩは２５６
以上となり、キャリー成分（ＭＤＨＩの上位３ビットで
あるＭＤＨＩ（Ｕ））が１となるため、図４で示したHZ
1CLK信号が出力されて次の画素の読み出しが行われ、そ
の結果、Ｂ2はＡ2,Ａ3 の補間演算によって算出される
ことになる。また、ＭＤＨＩ（Ｌ）＝７２となるため、
７２に対応する補間係数Ｋが設定されることになる。同
様にして、Ｂ3 を算出する場合には、上記式（２）から
ＭＤＨＩ＝２００＋７２＝２７２を求める。このＭＤＨ
Ｉは、ＭＤＨＩ（Ｕ）＝１、ＭＤＨＩ（Ｌ）＝１６とな
るため、HZ1CLK信号が出力されて次の画素の読み出しが
行われ、Ｂ3 はＡ3,Ａ4及び１６に対応する補間係数Ｋ
によって算出される。続いて、Ｂ4 を算出する場合に
は、上記式（２）からＭＤＨＩ＝２００＋１６＝２１６
を求める。このＭＤＨＩは、ＭＤＨＩ（Ｕ）＝０、ＭＤ
ＨＩ（Ｌ）＝２１６となるため、HZ1CLK信号は出力され
ず、Ｂ4 はＡ3,Ａ4 及び２１６に対応する補間係数Ｋに
よって算出される。このようにしてHZ1CLK信号が１５個
出力されると、１ラインの処理が終了するため、ＭＤＨ
ＩＰをＭＤＨＩにロードして次のラインの補間演算を実
行する。尚、垂直方向の補間演算も同様に行われる。
タをＡ1,Ａ2,Ａ3,Ａ4 …、画素間隔を２５６、電子ズー
ム処理する画素のデータをＢ1,Ｂ2,Ｂ3,Ｂ4 …、画素間
隔を２００とし、また、Ｂ1 はＡ1 よりも１２８だけ右
側の位置にあるものとする。この場合、Ｂ1 は、式
（１）に示したようにＡ1,Ａ2 及び１２８に対応する補
間係数Ｋによって算出される。次に、Ｂ2 を算出する場
合には、上記式（２）からＭＤＨＩを求める。ここで、
ＭＤＨ＝２００であり、ＭＤＨＩ（Ｌ）＝１２８である
ため、ＭＤＨＩ＝３２８となる。このＭＤＨＩは２５６
以上となり、キャリー成分（ＭＤＨＩの上位３ビットで
あるＭＤＨＩ（Ｕ））が１となるため、図４で示したHZ
1CLK信号が出力されて次の画素の読み出しが行われ、そ
の結果、Ｂ2はＡ2,Ａ3 の補間演算によって算出される
ことになる。また、ＭＤＨＩ（Ｌ）＝７２となるため、
７２に対応する補間係数Ｋが設定されることになる。同
様にして、Ｂ3 を算出する場合には、上記式（２）から
ＭＤＨＩ＝２００＋７２＝２７２を求める。このＭＤＨ
Ｉは、ＭＤＨＩ（Ｕ）＝１、ＭＤＨＩ（Ｌ）＝１６とな
るため、HZ1CLK信号が出力されて次の画素の読み出しが
行われ、Ｂ3 はＡ3,Ａ4及び１６に対応する補間係数Ｋ
によって算出される。続いて、Ｂ4 を算出する場合に
は、上記式（２）からＭＤＨＩ＝２００＋１６＝２１６
を求める。このＭＤＨＩは、ＭＤＨＩ（Ｕ）＝０、ＭＤ
ＨＩ（Ｌ）＝２１６となるため、HZ1CLK信号は出力され
ず、Ｂ4 はＡ3,Ａ4 及び２１６に対応する補間係数Ｋに
よって算出される。このようにしてHZ1CLK信号が１５個
出力されると、１ラインの処理が終了するため、ＭＤＨ
ＩＰをＭＤＨＩにロードして次のラインの補間演算を実
行する。尚、垂直方向の補間演算も同様に行われる。
【００３７】このようにして１ブロックのズーム処理が
終了すると、ブロックメモリの使用が終了したこと（ブ
ロックメモリが空になったこと）をメモリコントローラ
MC1に通知する（ステップ１１２）。即ち、使用してい
たブロックメモリのBMX ENABLE信号を動作可能状態にす
る。次に、LAST信号の有無（Ｈレベルか否か）を検出す
る（ステップ１１４）。このLAST信号はブロックセット
の最後のブロックを示す信号であり、LAST信号が検出さ
れない場合には、ステップ１０２に戻り、LAST信号が検
出されると、１フレームが終了したか否を検出する（ス
テップ１１６）。尚、１フレームの終了は、TENSO 信号
がＬレベルで、且つBM1ENABLE 信号及びBM2ENABLE 信号
が双方とも動作可能状態（データが入っていない状態）
より検出される。
終了すると、ブロックメモリの使用が終了したこと（ブ
ロックメモリが空になったこと）をメモリコントローラ
MC1に通知する（ステップ１１２）。即ち、使用してい
たブロックメモリのBMX ENABLE信号を動作可能状態にす
る。次に、LAST信号の有無（Ｈレベルか否か）を検出す
る（ステップ１１４）。このLAST信号はブロックセット
の最後のブロックを示す信号であり、LAST信号が検出さ
れない場合には、ステップ１０２に戻り、LAST信号が検
出されると、１フレームが終了したか否を検出する（ス
テップ１１６）。尚、１フレームの終了は、TENSO 信号
がＬレベルで、且つBM1ENABLE 信号及びBM2ENABLE 信号
が双方とも動作可能状態（データが入っていない状態）
より検出される。
【００３８】１フレームが終了していない場合には、隣
のブロックセットの処理に移るため、ステップ１１８に
て制御設定値の更新を行ったのちステップ１０２に進
む。即ち、現在のＭＤＨＩをラッチしてＭＤＨＩＰと
し、ズーム処理後の１ラインの画素数が奇数の場合には
SMPID 信号をＬレベルとし、偶数の場合にSMPID 信号を
Ｈレベルとし、ＭＤＶＩを初期値に戻す。
のブロックセットの処理に移るため、ステップ１１８に
て制御設定値の更新を行ったのちステップ１０２に進
む。即ち、現在のＭＤＨＩをラッチしてＭＤＨＩＰと
し、ズーム処理後の１ラインの画素数が奇数の場合には
SMPID 信号をＬレベルとし、偶数の場合にSMPID 信号を
Ｈレベルとし、ＭＤＶＩを初期値に戻す。
【００３９】このようにして第１画像メモリＭ１に記憶
されている１画面分のデジタル画像信号は、ズームブロ
ック１０によってズーム処理及び輪郭補正されたのち、
第２画像メモリＭ２に記憶される。そして、この第２画
像メモリＭ２に記憶されたデジタル画像信号は、繰り返
し読み出され、図示しないＤ／Ａ変換器によってアナロ
グ画像信号に変換されたのち、エンコーダでＮＴＳＣ方
式の複合映像信号に変換されてモニタＴＶに出力され
る。これにより、モニタＴＶによってフイルム画像を見
ることができるようになる。
されている１画面分のデジタル画像信号は、ズームブロ
ック１０によってズーム処理及び輪郭補正されたのち、
第２画像メモリＭ２に記憶される。そして、この第２画
像メモリＭ２に記憶されたデジタル画像信号は、繰り返
し読み出され、図示しないＤ／Ａ変換器によってアナロ
グ画像信号に変換されたのち、エンコーダでＮＴＳＣ方
式の複合映像信号に変換されてモニタＴＶに出力され
る。これにより、モニタＴＶによってフイルム画像を見
ることができるようになる。
【００４０】次に、画像の縦横を変換する場合について
説明する。第１画像メモリＭ１に記憶される１画面分の
デジタル画像信号は、ネガフイルムの１コマをＣＣＤラ
インセンサによってスキャンして得た画像信号であるた
め、ネガフイルムのコマが縦画像の場合には、第２画像
メモリＭ２に記憶させる際に、その画像を±９０度回転
させて記憶させ、これによりモニタＴＶ上で画像を正立
させる必要がある。
説明する。第１画像メモリＭ１に記憶される１画面分の
デジタル画像信号は、ネガフイルムの１コマをＣＣＤラ
インセンサによってスキャンして得た画像信号であるた
め、ネガフイルムのコマが縦画像の場合には、第２画像
メモリＭ２に記憶させる際に、その画像を±９０度回転
させて記憶させ、これによりモニタＴＶ上で画像を正立
させる必要がある。
【００４１】本発明に係るデジタル画像処理装置の場合
には、第１画像メモリＭ１からブロック単位でデジタル
画像信号を読み出す際の読み出し順序及びブロックメモ
リへの書き込み順序を変更することにより画像の縦横及
び／又は左右を変換させるようにしている。尚、左右の
変換とは、非鏡像から鏡像（ミラー像）への変換を意味
する。
には、第１画像メモリＭ１からブロック単位でデジタル
画像信号を読み出す際の読み出し順序及びブロックメモ
リへの書き込み順序を変更することにより画像の縦横及
び／又は左右を変換させるようにしている。尚、左右の
変換とは、非鏡像から鏡像（ミラー像）への変換を意味
する。
【００４２】いま、図９（Ａ）に示すように、原画像が
基準（正立・横位置・非鏡像）の場合には、第１画像メ
モリＭ１からの小ブロック毎の転送順序は、左上のブロ
ックを始点として下方向に向かって小ブロック毎に転送
し、垂直方向の一列のブロックセットの転送が終了する
と、右隣りのブロックセットの上端のブロックから再び
下方向に向かって小ブロック毎に転送する。そして、右
下のブロックの転送が終了すると、１コマ分の転送が終
了する。
基準（正立・横位置・非鏡像）の場合には、第１画像メ
モリＭ１からの小ブロック毎の転送順序は、左上のブロ
ックを始点として下方向に向かって小ブロック毎に転送
し、垂直方向の一列のブロックセットの転送が終了する
と、右隣りのブロックセットの上端のブロックから再び
下方向に向かって小ブロック毎に転送する。そして、右
下のブロックの転送が終了すると、１コマ分の転送が終
了する。
【００４３】次に、図９（Ｂ）に示すように、モニタ表
示する際に原画像を９０°右回転させる場合について説
明する。この場合には、左下のブロックを始点として右
方向に向かって転送し、水平方向の一列のブロックセッ
トの転送が終了すると、真上のブロックセットの左端の
ブロックから再び右方向に向かって転送する。同様に、
図９（Ｃ）に示すように、モニタ表示する際に原画像を
９０°左回転させる場合には、右上のブロックを始点と
して左方向に向かって転送し、水平方向の一列のブロッ
クセットの転送が終了すると、真下のブロックセットの
右端のブロックから再び左方向に向かって転送する。
示する際に原画像を９０°右回転させる場合について説
明する。この場合には、左下のブロックを始点として右
方向に向かって転送し、水平方向の一列のブロックセッ
トの転送が終了すると、真上のブロックセットの左端の
ブロックから再び右方向に向かって転送する。同様に、
図９（Ｃ）に示すように、モニタ表示する際に原画像を
９０°左回転させる場合には、右上のブロックを始点と
して左方向に向かって転送し、水平方向の一列のブロッ
クセットの転送が終了すると、真下のブロックセットの
右端のブロックから再び左方向に向かって転送する。
【００４４】また、図９（Ｄ）に示すように、モニタ表
示する際に原画像を１８０°回転させる場合には、右下
のブロックを始点として上方向に向かって転送し、垂直
方向の一列のブロックセットの転送が終了すると、左隣
りのブロックセットの下端のブロックから再び上方向に
向かって転送する。一方、図１０（Ａ）に示すように、
モニタ表示する際に原画像の左右を変換（ミラー像）と
する場合には、右上のブロックを始点として下方向に向
かって転送し、垂直方向の一列のブロックセットの転送
が終了すると、左隣りのブロックセットの上端のブロッ
クから再び下方向に向かって転送する。
示する際に原画像を１８０°回転させる場合には、右下
のブロックを始点として上方向に向かって転送し、垂直
方向の一列のブロックセットの転送が終了すると、左隣
りのブロックセットの下端のブロックから再び上方向に
向かって転送する。一方、図１０（Ａ）に示すように、
モニタ表示する際に原画像の左右を変換（ミラー像）と
する場合には、右上のブロックを始点として下方向に向
かって転送し、垂直方向の一列のブロックセットの転送
が終了すると、左隣りのブロックセットの上端のブロッ
クから再び下方向に向かって転送する。
【００４５】次に、図１０（Ｂ）に示すように、モニタ
表示する際に原画像を９０°右回転させ且つ左右を変換
する場合には、左上のブロックを始点として右方向に向
かって転送し、水平方向の一列のブロックセットの転送
が終了すると、真下のブロックセットの左端のブロック
から再び右方向に向かって転送する。また、図１０
（Ｃ）に示すように、モニタ表示する際に原画像を９０
°左回転させ且つ左右を変換する場合には、右下のブロ
ックを始点として左方向に向かって転送し、水平方向の
一列のブロックセットの転送が終了すると、真上のブロ
ックセットの右端のブロックから再び左方向に向かって
転送する。
表示する際に原画像を９０°右回転させ且つ左右を変換
する場合には、左上のブロックを始点として右方向に向
かって転送し、水平方向の一列のブロックセットの転送
が終了すると、真下のブロックセットの左端のブロック
から再び右方向に向かって転送する。また、図１０
（Ｃ）に示すように、モニタ表示する際に原画像を９０
°左回転させ且つ左右を変換する場合には、右下のブロ
ックを始点として左方向に向かって転送し、水平方向の
一列のブロックセットの転送が終了すると、真上のブロ
ックセットの右端のブロックから再び左方向に向かって
転送する。
【００４６】更に、図１０（Ｄ）に示すように、モニタ
表示する際に原画像を１８０°回転させ且つ左右を変換
する場合には、左下のブロックを始点として上方向に向
かって転送し、垂直方向の一列のブロックセットの転送
が終了すると、右隣りのブロックセットの下端のブロッ
クから再び上方向に向かって転送する。さて、上記図９
（Ａ）乃至（Ｄ）に示した転送順序で第１画像メモリＭ
１からブロック転送されたブロック単位（１６×１６画
素）のデジタル画像信号は、ブロックメモリに書き込ま
れるが、各デジタル画像信号は、それぞれ図１１（Ａ）
乃至（Ｄ）に示す順序でブロックメモリに書き込まれ
る。同様に、図１０（Ａ）乃至（Ｄ）に示した転送順序
で第１画像メモリＭ１からブロック転送されたブロック
単位のデジタル画像信号は、それぞれ図１２（Ａ）乃至
（Ｄ）に示す順序でブロックメモリに書き込まれる。
表示する際に原画像を１８０°回転させ且つ左右を変換
する場合には、左下のブロックを始点として上方向に向
かって転送し、垂直方向の一列のブロックセットの転送
が終了すると、右隣りのブロックセットの下端のブロッ
クから再び上方向に向かって転送する。さて、上記図９
（Ａ）乃至（Ｄ）に示した転送順序で第１画像メモリＭ
１からブロック転送されたブロック単位（１６×１６画
素）のデジタル画像信号は、ブロックメモリに書き込ま
れるが、各デジタル画像信号は、それぞれ図１１（Ａ）
乃至（Ｄ）に示す順序でブロックメモリに書き込まれ
る。同様に、図１０（Ａ）乃至（Ｄ）に示した転送順序
で第１画像メモリＭ１からブロック転送されたブロック
単位のデジタル画像信号は、それぞれ図１２（Ａ）乃至
（Ｄ）に示す順序でブロックメモリに書き込まれる。
【００４７】尚、図９（Ｂ）、（Ｃ）及び図１０
（Ｂ）、（Ｃ）に示すように画像を±９０度回転させる
場合には、第１画像メモリＭ１から水平方向にブロック
転送されるが、この場合、上下方向に隣接するブロック
セット同士は、２画素重複するように読み出される。ま
た、図３に示したように、クロマ信号はＣb とＣr とが
交互に記憶されるとともに、奇数ラインと偶数ラインと
では順序が逆になるように記憶されているため、縦横変
換時に読み出し方向を変えても点順次のクロマ信号を得
ることができる。
（Ｂ）、（Ｃ）に示すように画像を±９０度回転させる
場合には、第１画像メモリＭ１から水平方向にブロック
転送されるが、この場合、上下方向に隣接するブロック
セット同士は、２画素重複するように読み出される。ま
た、図３に示したように、クロマ信号はＣb とＣr とが
交互に記憶されるとともに、奇数ラインと偶数ラインと
では順序が逆になるように記憶されているため、縦横変
換時に読み出し方向を変えても点順次のクロマ信号を得
ることができる。
【００４８】また、図示しないズームボタンによるズー
ム指令によってズーム倍率は１／４倍から２倍まで連続
的に可変することができるが、ズーム倍率が連続的に変
化する場合には、以下のような問題が生じる。即ち、こ
の場合には画素間隔が連続的に変化することになるが、
これにより図１３（Ａ）に示すように元の画面の中心の
画素位置と、補間演算によって算出される画面の中心の
画素位置とがずれ、ズーミング動作時に違和感（中心ず
れ）が生じる。
ム指令によってズーム倍率は１／４倍から２倍まで連続
的に可変することができるが、ズーム倍率が連続的に変
化する場合には、以下のような問題が生じる。即ち、こ
の場合には画素間隔が連続的に変化することになるが、
これにより図１３（Ａ）に示すように元の画面の中心の
画素位置と、補間演算によって算出される画面の中心の
画素位置とがずれ、ズーミング動作時に違和感（中心ず
れ）が生じる。
【００４９】本発明はこの問題を解決するために、ズー
ム倍率にかかわらず画面中心の画素にずれが生じないよ
うに補間係数を制御するようにしている。即ち、図１３
（Ｂ）に示すように、ズーム倍率に応じて適宜のオフセ
ット量（表１におけるＦＳＥＴＵＰＨ，ＦＳＥＴＵＰ
Ｖ）を付与し、画面中心の画素は実質的に補間演算が行
われないようにする。これにより、連続的にズーミング
動作させても画面中心の画素が変動することがなくな
る。
ム倍率にかかわらず画面中心の画素にずれが生じないよ
うに補間係数を制御するようにしている。即ち、図１３
（Ｂ）に示すように、ズーム倍率に応じて適宜のオフセ
ット量（表１におけるＦＳＥＴＵＰＨ，ＦＳＥＴＵＰ
Ｖ）を付与し、画面中心の画素は実質的に補間演算が行
われないようにする。これにより、連続的にズーミング
動作させても画面中心の画素が変動することがなくな
る。
【００５０】また、図１４（Ａ）のように補間係数が１
と０で補間される画像と、同図（Ｂ）のように補間係数
が１／２と１／２で補間される画像では、周波数特性
（画像の尖鋭度）が異なる。即ち、補間係数が１と０で
補間される画像は最も尖鋭度が高く、１／２と１／２で
補間される画像は最も尖鋭度が低くなる。そして、１画
面中においても、補間係数によって尖鋭度の高い個所と
低い個所が生じ、解像感に差が生じる。
と０で補間される画像と、同図（Ｂ）のように補間係数
が１／２と１／２で補間される画像では、周波数特性
（画像の尖鋭度）が異なる。即ち、補間係数が１と０で
補間される画像は最も尖鋭度が高く、１／２と１／２で
補間される画像は最も尖鋭度が低くなる。そして、１画
面中においても、補間係数によって尖鋭度の高い個所と
低い個所が生じ、解像感に差が生じる。
【００５１】そこで、本発明はこの問題を解決するため
に、画像の尖鋭度が均一になるように補間係数を制御す
るようにしている。即ち、上記と同様にしてズーム倍率
に応じて適宜のオフセット量を付与し、補間係数が１と
０で補間される画像が生じないようにして尖鋭度の均一
化を図るようにしている。尚、画面中心の画素のずれを
補正する補間係数の制御と、画面の尖鋭度を均一にする
補間係数の制御とでは制御が異なるため、いずれか一方
を選択できるようになっている。
に、画像の尖鋭度が均一になるように補間係数を制御す
るようにしている。即ち、上記と同様にしてズーム倍率
に応じて適宜のオフセット量を付与し、補間係数が１と
０で補間される画像が生じないようにして尖鋭度の均一
化を図るようにしている。尚、画面中心の画素のずれを
補正する補間係数の制御と、画面の尖鋭度を均一にする
補間係数の制御とでは制御が異なるため、いずれか一方
を選択できるようになっている。
【００５２】
【発明の効果】以上説明したように本発明に係るデジタ
ル画像処理装置によれば、１画面分のデジタル画像信号
を記憶する第１のメモリからｍ×ｎ画素の小ブロック毎
にデジタル画像信号を読み出し、これをブロックメモリ
に記憶させ、小ブロック単位で補間演算を伴う電子ズー
ム処理を行うようにしたため、電子ズーム処理と他の縦
横及び／又は左右変換や輪郭補正の特殊処理を小規模な
回路構成によって実現することができ、第１、第２のメ
モリは種類を問わないため安価なＤＲＡＭを使用でき
る。また、電子ズーム動作時の違和感（中心ずれや解像
感の差）を緩和することができ、更にコンパクトな回路
で垂直方向の輪郭補正ができる。
ル画像処理装置によれば、１画面分のデジタル画像信号
を記憶する第１のメモリからｍ×ｎ画素の小ブロック毎
にデジタル画像信号を読み出し、これをブロックメモリ
に記憶させ、小ブロック単位で補間演算を伴う電子ズー
ム処理を行うようにしたため、電子ズーム処理と他の縦
横及び／又は左右変換や輪郭補正の特殊処理を小規模な
回路構成によって実現することができ、第１、第２のメ
モリは種類を問わないため安価なＤＲＡＭを使用でき
る。また、電子ズーム動作時の違和感（中心ずれや解像
感の差）を緩和することができ、更にコンパクトな回路
で垂直方向の輪郭補正ができる。
【図１】図１は本発明に係るデジタル画像処理装置の一
実施例を示すブロック図である。
実施例を示すブロック図である。
【図２】図２は第１画像メモリからの小ブロック毎の転
送順序等を説明するために用いた図である。
送順序等を説明するために用いた図である。
【図３】図３は第１画像メモリに記憶されている点順次
のクロマ信号の順序を説明するために用いた図である。
のクロマ信号の順序を説明するために用いた図である。
【図４】図４は図１に示したズームブロックの詳細を示
すブロック図である。
すブロック図である。
【図５】図５は図４中の輝度系の水平方向の１次線形補
間演算を行う補間処理回路の一例を示す図である。
間演算を行う補間処理回路の一例を示す図である。
【図６】図６は図４中のクロマ系の水平方向の１次線形
補間演算を行う補間処理回路の一例を示す図である。
補間演算を行う補間処理回路の一例を示す図である。
【図７】図７は本発明による電子ズーム処理を示すフロ
ーチャートである。
ーチャートである。
【図８】図８は図７におけるズーム処理を説明するため
に用いた図である。
に用いた図である。
【図９】図９（Ａ）乃至（Ｄ）はそれぞれ原画像の状態
に対応した第１画像メモリからの小ブロック毎の転送順
序を示す図である。
に対応した第１画像メモリからの小ブロック毎の転送順
序を示す図である。
【図１０】図１０（Ａ）乃至（Ｄ）はそれぞれ原画像の
状態に対応した第１画像メモリからの小ブロック毎の転
送順序を示す図である。
状態に対応した第１画像メモリからの小ブロック毎の転
送順序を示す図である。
【図１１】図１１（Ａ）乃至（Ｄ）はそれぞれ原画像の
状態に対応したブロックメモリへの書き込み順序をを示
す図である。
状態に対応したブロックメモリへの書き込み順序をを示
す図である。
【図１２】図１２（Ａ）乃至（Ｄ）はそれぞれ原画像の
状態に対応したブロックメモリへの書き込み順序をを示
す図である。
状態に対応したブロックメモリへの書き込み順序をを示
す図である。
【図１３】図１３は画面中心の画素のずれを補正する補
間係数の制御を説明するために用いた図である。
間係数の制御を説明するために用いた図である。
【図１４】図１４は画面の尖鋭度を均一にする補間係数
の制御を説明するために用いた図である。
の制御を説明するために用いた図である。
１０…ズームブロック １２…ズームコントローラ Ｍ１…第１画像メモリ Ｍ２…第２画像メモリ MC1,MC2 …メモリコントローラ MB1Y,MB2Y,MB1C,MB2C …ブロックメモリ L1Y,L2Y,L3Y,L1CR,L1CB …ラインメモリ VHOKANY,HHOKANY,VHOKANCR,VHOKANCB,HHOKANCR,HHOKANC
B …補間処理回路 VAP …Ｖアパーチャ信号生成回路 DOJIKA…同時化回路 SMP …サンプリング回路
B …補間処理回路 VAP …Ｖアパーチャ信号生成回路 DOJIKA…同時化回路 SMP …サンプリング回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−235185（ＪＰ，Ａ) 特開 平４−157988（ＪＰ，Ａ) 特開 平４−304777（ＪＰ，Ａ) 特開 昭62−248378（ＪＰ，Ａ) 特開 平５−83525（ＪＰ，Ａ) 特開 昭53−128219（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 1/38 - 1/393
Claims (7)
- 【請求項１】 １画面分のデジタル画像信号を記憶する
第１のメモリと、前記第１のメモリに記憶されたデジタ
ル画像信号を水平方向の画素が一部重複するｍ×ｎ画素
の小ブロックに区分して小ブロック毎にデジタル画像信
号を読み出す第１のメモリ制御手段と、 前記第１のメモリ制御手段によって読み出された小ブロ
ックのデジタル画像信号を記憶するブロックメモリと、 前記ブロックメモリから読み出される小ブロック毎に少
なくとも補間演算を伴う電子ズーム処理を行うデジタル
画像処理手段と、 前記デジタル画像処理手段による処理後のデジタル画像
信号を記憶する第２のメモリと、 を備えたことを特徴とするデジタル画像処理装置。 - 【請求項２】 前記第１のメモリ制御手段は、前記第１
のメモリから読み出すデジタル画像信号の読み出し順序
及び前記ブロックメモリへの書き込み順序を変更するこ
とにより画像の縦横及び／又は左右を変換させることを
特徴とする請求項１のデジタル画像処理装置。 - 【請求項３】 前記第１のメモリは輝度信号とクロマ信
号とを記憶し、前記ブロックメモリは輝度信号を記憶す
る輝度用ブロックメモリと、クロマ信号を記憶するクロ
マ用ブロックメモリとからなり、前記デジタル画像処理
手段は輝度系とクロマ系の２系統有することを特徴とす
る請求項１又は２のデジタル画像処理装置。 - 【請求項４】 前記第１のメモリに記憶されるクロマ信
号は、信号Ｃb とＣ r とを交互に記憶するとともに奇数
ラインと偶数ラインとでは順序が逆になるように記憶さ
れていることを特徴とする請求項３のデジタル画像処理
装置。 - 【請求項５】 前記輝度信号処理用のデジタル画像処理
手段は、ズーム処理後の小ブロック単位のデジタル画像
信号に基づいて該デジタル画像信号の垂直方向の輪郭補
正を行う輪郭補正手段を有することを特徴とする請求項
３のデジタル画像処理装置。 - 【請求項６】 前記デジタル画像処理手段は、電子ズー
ム時に画面中心の画素にずれが生じないように補間係数
を制御することを特徴とする請求項１のデジタル画像処
理装置。 - 【請求項７】 前記デジタル画像処理手段は、電子ズー
ム時における補間係数が０又は１にならないように補間
係数を制御することを特徴とする請求項１のデジタル画
像処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08686394A JP3336544B2 (ja) | 1994-04-25 | 1994-04-25 | デジタル画像処理装置 |
| US08/426,839 US5850487A (en) | 1994-04-25 | 1995-04-24 | Digital image processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08686394A JP3336544B2 (ja) | 1994-04-25 | 1994-04-25 | デジタル画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07298032A JPH07298032A (ja) | 1995-11-10 |
| JP3336544B2 true JP3336544B2 (ja) | 2002-10-21 |
Family
ID=13898663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08686394A Expired - Lifetime JP3336544B2 (ja) | 1994-04-25 | 1994-04-25 | デジタル画像処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5850487A (ja) |
| JP (1) | JP3336544B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3133702B2 (ja) * | 1997-05-30 | 2001-02-13 | 三洋電機株式会社 | ディジタルスチルカメラ |
| JP4105257B2 (ja) * | 1997-07-30 | 2008-06-25 | ソニー株式会社 | 記憶装置および記憶方法 |
| JP3776570B2 (ja) | 1997-08-18 | 2006-05-17 | 富士写真フイルム株式会社 | 画像処理装置およびその処理方法 |
| JP4154025B2 (ja) * | 1998-03-11 | 2008-09-24 | キヤノン株式会社 | 撮像装置 |
| KR100510460B1 (ko) * | 1998-03-17 | 2005-11-09 | 삼성전자주식회사 | 줌 처리장치 및 방법 |
| US6587158B1 (en) * | 1998-07-23 | 2003-07-01 | Dvdo, Inc. | Method and apparatus for reducing on-chip memory in vertical video processing |
| JP4159062B2 (ja) * | 1998-11-10 | 2008-10-01 | キヤノン株式会社 | 画像処理装置 |
| KR100290856B1 (ko) * | 1999-03-03 | 2001-05-15 | 구자홍 | 디지털 티브이의 영상 확대 장치 |
| JP3824440B2 (ja) * | 1999-03-09 | 2006-09-20 | 三菱電機株式会社 | 撮像装置 |
| US6718074B1 (en) | 2000-06-02 | 2004-04-06 | Cognex Corporation | Method and apparatus for inspection for under-resolved features in digital images |
| US7027665B1 (en) * | 2000-09-29 | 2006-04-11 | Microsoft Corporation | Method and apparatus for reducing image acquisition time in a digital imaging device |
| JP3913491B2 (ja) * | 2001-04-20 | 2007-05-09 | 三洋電機株式会社 | ディジタルズーム装置 |
| US7136191B2 (en) * | 2002-06-24 | 2006-11-14 | Eastman Kodak Company | Method for inspecting prints |
| JP4346925B2 (ja) * | 2003-02-25 | 2009-10-21 | キヤノン株式会社 | 表示装置、表示装置の制御方法、プログラム及びコンピュータ読み取り可能な記録媒体 |
| US8243004B2 (en) * | 2003-03-10 | 2012-08-14 | Fergason Patent Properties, Llc | Apparatus and method for preparing, storing, transmitting and displaying images |
| US7324708B2 (en) * | 2004-12-23 | 2008-01-29 | Primax Electronics Ltd. | Interpolation method for digital pictures |
| TWI312633B (en) * | 2005-06-02 | 2009-07-21 | Ind Tech Res Inst | A composite method and apparatus for scaling digital image |
| TWI289403B (en) * | 2005-11-10 | 2007-11-01 | Premier Image Technology Corp | Method of zooming in an image by interpolation means and digital camera using the same |
| JP2010081024A (ja) * | 2008-09-24 | 2010-04-08 | Oki Semiconductor Co Ltd | 画像補間処理装置 |
| JP5639436B2 (ja) * | 2010-10-18 | 2014-12-10 | 株式会社メガチップス | 画像処理装置、および画像処理装置の動作方法 |
| CN103578077B (zh) * | 2013-12-02 | 2016-09-28 | 广东威创视讯科技股份有限公司 | 一种图像缩放处理方法和相关装置 |
| CN105959542B (zh) * | 2016-05-17 | 2019-06-25 | 联想(北京)有限公司 | 图像处理方法及电子设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4610026A (en) * | 1982-04-30 | 1986-09-02 | Hitachi, Ltd. | Method of and apparatus for enlarging/reducing two-dimensional images |
| AU573235B2 (en) * | 1983-07-29 | 1988-06-02 | Sony Corporation | Multi-channel low-frequency high-definition video signal transmission system |
| US4712140A (en) * | 1983-12-30 | 1987-12-08 | International Business Machines Corporation | Image reduction method |
| US4872064A (en) * | 1987-10-19 | 1989-10-03 | Interand Corporation | System for selective scaling of digital video images |
| JPH03139773A (ja) * | 1989-10-26 | 1991-06-13 | Victor Co Of Japan Ltd | ディジタル画像処理装置 |
| JP2913797B2 (ja) * | 1990-08-10 | 1999-06-28 | ソニー株式会社 | 画像拡縮処理方法 |
| JP2858372B2 (ja) * | 1990-10-22 | 1999-02-17 | 松下電器産業株式会社 | 水平ライン補間回路および撮像装置 |
| US5268758A (en) * | 1990-09-26 | 1993-12-07 | Matsushita Electric Industrial Co., Ltd. | Horizontal line interpolation circuit and image pickup apparatus including it |
-
1994
- 1994-04-25 JP JP08686394A patent/JP3336544B2/ja not_active Expired - Lifetime
-
1995
- 1995-04-24 US US08/426,839 patent/US5850487A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5850487A (en) | 1998-12-15 |
| JPH07298032A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3336544B2 (ja) | デジタル画像処理装置 | |
| US5029006A (en) | Video signal processing circuit capable of enlarging and displaying a picture | |
| US6593965B1 (en) | CCD data pixel interpolation circuit and digital still camera equipped with it | |
| US5973707A (en) | Scan converting method and apparatus for raster to block and block to raster using a shared block buffer and two input/output buffers, one being raster, the other scan | |
| US7336302B2 (en) | Frame memory device and method with subsampling and read-out of stored signals at lower resolution than that of received image signals | |
| JPH08172609A (ja) | Ｎｔｓｃ−ｐａｌ変換装置 | |
| US5181110A (en) | Video signal processing circuit capable of enlarging and displaying a picture | |
| JP3484763B2 (ja) | 映像データ転送装置およびコンピュータシステム | |
| JP3185973B2 (ja) | 特殊効果波形発生装置 | |
| JP2860985B2 (ja) | 原稿読み取り装置 | |
| US7221392B2 (en) | Color imaging apparatus and method for generating digital component signal | |
| JPH03101390A (ja) | 画像変換装置及び方法 | |
| JP3545577B2 (ja) | 走査線変換装置 | |
| JPH11346346A (ja) | 画像変換装置および画像変換方法 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JPH09331445A (ja) | 画像処理装置 | |
| JP2823433B2 (ja) | デジタル画像のズーム処理用補間回路 | |
| JP2001036735A (ja) | 画像拡大縮小装置及び方法 | |
| JPH11341351A (ja) | 映像拡大縮小回路 | |
| JP2000059800A (ja) | 画像信号処理回路 | |
| JP3877054B2 (ja) | 画像縮小変倍装置 | |
| JP3156247B2 (ja) | 画像変換装置 | |
| JP2008203792A (ja) | 画素数変換装置 | |
| JPH10108068A (ja) | フィルムスキャナ | |
| JPS61264978A (ja) | 映像信号記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |