JPS61264978A - 映像信号記憶装置 - Google Patents
映像信号記憶装置Info
- Publication number
- JPS61264978A JPS61264978A JP60107329A JP10732985A JPS61264978A JP S61264978 A JPS61264978 A JP S61264978A JP 60107329 A JP60107329 A JP 60107329A JP 10732985 A JP10732985 A JP 10732985A JP S61264978 A JPS61264978 A JP S61264978A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- pixel
- picture
- image memory
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は映像信号を記憶する映像信号記憶装置に関する
もので、画像プリンタのようなテレビ画像のハードコピ
ー装置等に広く応用できるものである。
もので、画像プリンタのようなテレビ画像のハードコピ
ー装置等に広く応用できるものである。
従来の技術
第３図は、従来の画像プリンタに用いられている映像信
号記憶装置のブロック図である。第３図において、１は
映像信号をム／Ｄ変換するＡ／Ｄ変換器、２は前記Ａ／
Ｄ変換器１によシム／Ｄ変換された映像信号を格納する
画像メモリ、３は前記画像メモリ２に格納アドレスを与
えるアドレス制御回路、４は水平同期信号Ｈと垂直同期
信号Ｖによシ前記アドレス制脚回路３に取り込み開始の
タイミングを与えるタイミング発生回路である。
号記憶装置のブロック図である。第３図において、１は
映像信号をム／Ｄ変換するＡ／Ｄ変換器、２は前記Ａ／
Ｄ変換器１によシム／Ｄ変換された映像信号を格納する
画像メモリ、３は前記画像メモリ２に格納アドレスを与
えるアドレス制御回路、４は水平同期信号Ｈと垂直同期
信号Ｖによシ前記アドレス制脚回路３に取り込み開始の
タイミングを与えるタイミング発生回路である。
従来列の映像信号記憶装置で実際に映像信号から画像メ
モリ２に記憶される画素情報は、第４図に図示した人の
画素である。
モリ２に記憶される画素情報は、第４図に図示した人の
画素である。
画像メモリ２の記憶容量は人の画素数を格納する分のみ
用意されており、他の画素Ｂ、Ｃ，Ｄは、周囲の画素人
からの補間により作り出される。このように補間により
画素数を増加させる方法は、テレビ画像のような低解像
度で情報量の少ない画像を印写する画像プリンタのよう
な装置には極めて有効である。
用意されており、他の画素Ｂ、Ｃ，Ｄは、周囲の画素人
からの補間により作り出される。このように補間により
画素数を増加させる方法は、テレビ画像のような低解像
度で情報量の少ない画像を印写する画像プリンタのよう
な装置には極めて有効である。
発明が解決しようとする問題点
従来列では、画素数を縦、横とも補間により２倍に増加
させている。第４図の画素Ｂは左右の２つの画素ムの補
間で算出し、画素Ｃは同様に上下の画素人間の補間で求
める。ところが、画素りは、周囲の４つの画素人からの
補間で算出するか、あるいは一度補間によシ算出された
画素Ｂまたは画素Ｃを用いてさらに縦または横方向に補
間して算出する必要があシ、画素りに対する実際に取り
込まれた画素人の情報からの推定があいまいになる傾向
にある。この影響は、記憶された画像中の縦または横の
ラインは滑らかに継かったラインになるのに対し、斜め
ラインは補間作用によって濃度が分散され広がりはする
が、滑らかさという意味での改善効果は少ないという問
題を有していた。
させている。第４図の画素Ｂは左右の２つの画素ムの補
間で算出し、画素Ｃは同様に上下の画素人間の補間で求
める。ところが、画素りは、周囲の４つの画素人からの
補間で算出するか、あるいは一度補間によシ算出された
画素Ｂまたは画素Ｃを用いてさらに縦または横方向に補
間して算出する必要があシ、画素りに対する実際に取り
込まれた画素人の情報からの推定があいまいになる傾向
にある。この影響は、記憶された画像中の縦または横の
ラインは滑らかに継かったラインになるのに対し、斜め
ラインは補間作用によって濃度が分散され広がりはする
が、滑らかさという意味での改善効果は少ないという問
題を有していた。
問題点を解決するための手段
本発明は上記問題点を改善するために、映像信号をム／
Ｄ変換するム／Ｄ変換器と、ム／Ｄ変換した画素情報を
格納する画像メモリと、前記映像信号を取り込むために
同期信号を基準としてタイミングを制御するタイミング
制御回路と、前記画像メモリに格納アドレスを与えるア
ドレス制御回路とを備え、取り込むべき信号走査線のひ
とつおきに前記取り込みのタイミングを半画素分ずらせ
て画像メモリに格納することにより、補間演算で推定し
た補間点の画素濃度または明度の推定をより正確にしよ
うとするものである。
Ｄ変換するム／Ｄ変換器と、ム／Ｄ変換した画素情報を
格納する画像メモリと、前記映像信号を取り込むために
同期信号を基準としてタイミングを制御するタイミング
制御回路と、前記画像メモリに格納アドレスを与えるア
ドレス制御回路とを備え、取り込むべき信号走査線のひ
とつおきに前記取り込みのタイミングを半画素分ずらせ
て画像メモリに格納することにより、補間演算で推定し
た補間点の画素濃度または明度の推定をより正確にしよ
うとするものである。
作用
従来列が、２点の情報から補間した推定精度の良い補間
点と、４点の情報から補間した推定精度の悪い補間点で
画像を構成していたのに対し、本発明は上記構成によシ
、２点の情報からなる補間点と３点の情報からなる補間
点で画像を構成することにより、画像の見かけ上の解像
度と滑らかさを向上させるものである。
点と、４点の情報から補間した推定精度の悪い補間点で
画像を構成していたのに対し、本発明は上記構成によシ
、２点の情報からなる補間点と３点の情報からなる補間
点で画像を構成することにより、画像の見かけ上の解像
度と滑らかさを向上させるものである。
実施例
第１図は本発明の映像信号記憶装置の一実施例のブロッ
ク図である。第１図において、１，２゜３は、従来例と
同様のム／Ｄ変換器９画像メモリ。
ク図である。第１図において、１，２゜３は、従来例と
同様のム／Ｄ変換器９画像メモリ。
アドレス制御回路であシ、６は水平同期信号Ｈと垂直同
期信号Ｖを入力として取り込むべき信号走査線のひとつ
おきに半画素分ずらせた取り込み開始タイミングを発生
するタイミング制御回路である。
期信号Ｖを入力として取り込むべき信号走査線のひとつ
おきに半画素分ずらせた取り込み開始タイミングを発生
するタイミング制御回路である。
この実施列では、ノンインターレースの映像信号を走査
線を間引かずに取り込む場合のものであり、実際に画像
メモリ２に記憶した画素情報は、第２図に示したムの画
素である。
線を間引かずに取り込む場合のものであり、実際に画像
メモリ２に記憶した画素情報は、第２図に示したムの画
素である。
画像メモリ２の記憶容量は人の画素数を記憶する分だけ
で良く、他の画素Ｂ、Ｅは従来列と同様に補間によって
算出する。
で良く、他の画素Ｂ、Ｅは従来列と同様に補間によって
算出する。
画素Ｂは、第２図の左右２つの画素ムからの補間で算出
でき、画素Ｅは周囲３つの画素ムからの補間演算で算出
するか、あるいは一度補間により算出さｎた画素Ｂと新
たな画素人との補間演算により求めることができる。し
たがって第１図（ｂ）の画素Ｂは２点の画素情報からの
補間１画素Ｅは３点の画素情報からの補間によって求め
たものであり、従来列が２点の画素情報からの補間点と
４点の画素情報からの補間点で画像を構成していたのに
対し、見かけ上の解像度も高く、よシ滑らかな画像を得
ることができる。
でき、画素Ｅは周囲３つの画素ムからの補間演算で算出
するか、あるいは一度補間により算出さｎた画素Ｂと新
たな画素人との補間演算により求めることができる。し
たがって第１図（ｂ）の画素Ｂは２点の画素情報からの
補間１画素Ｅは３点の画素情報からの補間によって求め
たものであり、従来列が２点の画素情報からの補間点と
４点の画素情報からの補間点で画像を構成していたのに
対し、見かけ上の解像度も高く、よシ滑らかな画像を得
ることができる。
特に画像によっては、垂直方向の解像度より水平方向の
解像度の方が重要な場合が多々あるが、この場合半画素
分ずらした次の走査線の画素情報が水平の解像度を補う
働きをし、よシ見かけの解像度を高める働きをする。
解像度の方が重要な場合が多々あるが、この場合半画素
分ずらした次の走査線の画素情報が水平の解像度を補う
働きをし、よシ見かけの解像度を高める働きをする。
発明の効果
以上述べてきたように本発明によｎば、簡易な回路構成
で、画像メモリの画素容量を増やすことなく、見かけの
解像度が高く、滑らかな補間画像を得ることができ石。
で、画像メモリの画素容量を増やすことなく、見かけの
解像度が高く、滑らかな補間画像を得ることができ石。
第１図は本発明の一実施例における映像信号記憶装置の
ブロック図、第２図は同装置の画素配置図、第３図−は
、従来列における映像信号記憶装置のブロック図、第４
図は同装置の画素配置図である。 １・・・・・・ム／Ｄ変換器、２・・・・・・画像メモ
リ、３・・・・・・アドレス制量回路、４−・・・タイ
ミング発生回路、６・・・・・・タイミング制御回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１基筒
１ 図 第２図
ブロック図、第２図は同装置の画素配置図、第３図−は
、従来列における映像信号記憶装置のブロック図、第４
図は同装置の画素配置図である。 １・・・・・・ム／Ｄ変換器、２・・・・・・画像メモ
リ、３・・・・・・アドレス制量回路、４−・・・タイ
ミング発生回路、６・・・・・・タイミング制御回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１基筒
１ 図 第２図
Claims (2)
- （１）映像信号をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／
Ｄ変換した画素情報を格納する画像メモリと、前記映像
信号を取り込むために同期信号を基準としてタイミング
を制御するタイミング制御回路と、前記画像メモリに格
納アドレスを与えるアドレス制御回路とを備え、取り込
むべき信号走査線のひとつおきに前記取り込みのタイミ
ングを半画素分ずらせて画像メモリに格納することを特
徴とする映像信号記憶装置。 - （２）前記画像メモリから画素情報を読み出し補間演算
を行う補間演算手段を有し、前記信号走査線ごとに半画
素ずらせて格納された画素情報を用いて補間演算を行う
ことを特徴とする特許請求の範囲第１項記載の映像信号
記憶装置。 （２）インターレースされた映像信号の第一のフィール
ドと第二のフィールドの取り込みのタイミングを半画素
分ずらせて画像メモリに格納することを特徴とする特許
請求の範囲第１項または第２項記載の映像信号記憶装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60107329A JPS61264978A (ja) | 1985-05-20 | 1985-05-20 | 映像信号記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60107329A JPS61264978A (ja) | 1985-05-20 | 1985-05-20 | 映像信号記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61264978A true JPS61264978A (ja) | 1986-11-22 |
Family
ID=14456291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60107329A Pending JPS61264978A (ja) | 1985-05-20 | 1985-05-20 | 映像信号記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61264978A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5822903A (ja) * | 1981-08-04 | 1983-02-10 | Sumitomo Metal Ind Ltd | 板材の圧延監視装置 |
| JPS5932274A (ja) * | 1982-08-17 | 1984-02-21 | Fuji Photo Film Co Ltd | ハ−ドコピ−作成装置 |
| JPS60603A (ja) * | 1983-05-19 | 1985-01-05 | Sony Corp | デジタルビデオテ−プレコ−ダ装置 |
| JPS604383A (ja) * | 1983-06-22 | 1985-01-10 | Matsushita Electric Ind Co Ltd | テレビジヨン信号デジタル磁気記録再生装置 |
| JPS6126380A (ja) * | 1984-07-16 | 1986-02-05 | Victor Co Of Japan Ltd | 映像信号の記録再生装置 |
| JPS61202584A (ja) * | 1985-03-05 | 1986-09-08 | Alps Electric Co Ltd | ビデオプリンタ |
-
1985
- 1985-05-20 JP JP60107329A patent/JPS61264978A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5822903A (ja) * | 1981-08-04 | 1983-02-10 | Sumitomo Metal Ind Ltd | 板材の圧延監視装置 |
| JPS5932274A (ja) * | 1982-08-17 | 1984-02-21 | Fuji Photo Film Co Ltd | ハ−ドコピ−作成装置 |
| JPS60603A (ja) * | 1983-05-19 | 1985-01-05 | Sony Corp | デジタルビデオテ−プレコ−ダ装置 |
| JPS604383A (ja) * | 1983-06-22 | 1985-01-10 | Matsushita Electric Ind Co Ltd | テレビジヨン信号デジタル磁気記録再生装置 |
| JPS6126380A (ja) * | 1984-07-16 | 1986-02-05 | Victor Co Of Japan Ltd | 映像信号の記録再生装置 |
| JPS61202584A (ja) * | 1985-03-05 | 1986-09-08 | Alps Electric Co Ltd | ビデオプリンタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880168B2 (ja) | 拡大表示可能な映像信号処理回路 | |
| KR910010348A (ko) | 화소수 변환 회로 | |
| JPH0681304B2 (ja) | 方式変換装置 | |
| US5083208A (en) | Electronic zoom apparatus | |
| JPS63111773A (ja) | モザイク効果発生装置 | |
| JP2584138B2 (ja) | テレビジョン方式変換装置 | |
| JPH0462234B2 (ja) | ||
| JP3154272B2 (ja) | 画像変換装置及び方法 | |
| JPS61264978A (ja) | 映像信号記憶装置 | |
| JP3113090B2 (ja) | 映像信号処理装置 | |
| JP3473093B2 (ja) | 表示システム | |
| JP3712138B2 (ja) | 記録装置、記録再生装置、記録方法及び記録再生方法 | |
| JP3435732B2 (ja) | 映像信号のフィルタ処理方法およびこれを用いた映像特殊効果装置 | |
| JP3156247B2 (ja) | 画像変換装置 | |
| JP2823433B2 (ja) | デジタル画像のズーム処理用補間回路 | |
| JP2601138B2 (ja) | ビデオ表示装置 | |
| JPS61244183A (ja) | 走査変換方式 | |
| JPH05191785A (ja) | 走査線変換装置 | |
| JPH08223553A (ja) | 画像スプリット方法 | |
| JPH0937213A (ja) | 画素アスペクト比の変換装置 | |
| JPH0589236A (ja) | 画像処理装置 | |
| JPH07222119A (ja) | 画像データ補間方法、画像再生方法及び装置 | |
| JPH0870436A (ja) | 画像処理装置 | |
| JPS6292591A (ja) | 画像デ−タ処理装置 | |
| JPH02117279A (ja) | 映像信号処理装置 |