JPH02117279A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH02117279A JPH02117279A JP27114888A JP27114888A JPH02117279A JP H02117279 A JPH02117279 A JP H02117279A JP 27114888 A JP27114888 A JP 27114888A JP 27114888 A JP27114888 A JP 27114888A JP H02117279 A JPH02117279 A JP H02117279A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- memory
- video signal
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 61
- 238000001514 detection method Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はピクチャ イン ピクチャ（ｐｉｃｔｕｒｅ
１ｎｐｉｃｔｕｒｅ）等で水平走査方向のデータの間引
きによって起こる水平方向の解像度の劣化を複数個のラ
インメモリを用いることで間引かれたデータを補間した
映像信号処理装置に関するものである。
１ｎｐｉｃｔｕｒｅ）等で水平走査方向のデータの間引
きによって起こる水平方向の解像度の劣化を複数個のラ
インメモリを用いることで間引かれたデータを補間した
映像信号処理装置に関するものである。
従来の技術
近年、映像信号処理装置の映像用メモリあるいは汎用メ
モリ等を用いたディジタル信・号処理技術が利用される
ようになってきた。さらに、こうした技術を利用して、
特殊画像表示が可能な機器も商品化されつつある。
モリ等を用いたディジタル信・号処理技術が利用される
ようになってきた。さらに、こうした技術を利用して、
特殊画像表示が可能な機器も商品化されつつある。
以下に従来の映像信号処理装置について説明する。
第３図は従来の映像信号処理装置のブロック図を示すも
のである。第３図において、１は１フイールドの映像信
号を任意の倍率に縮小した場合、この縮小した画面の映
像信号データの２倍のデータ領域を有するメモリ空間を
持つ縮小画面用メモリ、２は標本化された映像信号をメ
モリの書き込み周期に合わせるための時間軸調整回路、
３はメモリからの読み出しデータを標本化定理に基づい
た標本化周波数に変換する時間軸変換回路、４はこれら
を制御する制御回路である。
のである。第３図において、１は１フイールドの映像信
号を任意の倍率に縮小した場合、この縮小した画面の映
像信号データの２倍のデータ領域を有するメモリ空間を
持つ縮小画面用メモリ、２は標本化された映像信号をメ
モリの書き込み周期に合わせるための時間軸調整回路、
３はメモリからの読み出しデータを標本化定理に基づい
た標本化周波数に変換する時間軸変換回路、４はこれら
を制御する制御回路である。
以上のように構成された映像信号処理装置について、以
下その動作について説明する。
下その動作について説明する。
まず、１フイ一ルド分の映像信号データを縮小する場合
、実際の１フイールドの画素数とメモリに書き込まれる
画素の対応は第４図と第５図に示す通りである。第４図
は標本化されて（る１フィ−ルドのドツト数を示し、第
５図は画面縮小された場合にメモリに書き込まれるドツ
トの状態を示している。第４図と第５図とかられかるよ
うに、従来例では画面を縮小する場合には、縮小倍率に
応じて水平走査方向のデータを間引くことで縮小画面を
構成していた。
、実際の１フイールドの画素数とメモリに書き込まれる
画素の対応は第４図と第５図に示す通りである。第４図
は標本化されて（る１フィ−ルドのドツト数を示し、第
５図は画面縮小された場合にメモリに書き込まれるドツ
トの状態を示している。第４図と第５図とかられかるよ
うに、従来例では画面を縮小する場合には、縮小倍率に
応じて水平走査方向のデータを間引くことで縮小画面を
構成していた。
発明が解決しようとする課題
しかしながら上記の従来の構成では、縮小画面の大きさ
によって、水平走査方向のデータが間引かれるため、水
平走査方向の解像度が劣化するという欠点を有していた
。
によって、水平走査方向のデータが間引かれるため、水
平走査方向の解像度が劣化するという欠点を有していた
。
本発明は上記従来の問題点を解決するもので水平方向の
データが間引かれても水平解像度の劣化を少な（する映
像信号処理装置を提供することを目的とする。
データが間引かれても水平解像度の劣化を少な（する映
像信号処理装置を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明の映像信号処理装置は
、２つのラインメモリと各々のラインメモリからデータ
を時分割に切り換える切換器から構成されている。
、２つのラインメモリと各々のラインメモリからデータ
を時分割に切り換える切換器から構成されている。
作用
この構成によって、Ｎラインのデータ中で間弓きによっ
て生じた抜けをＮ＋１ラインのデータで補間することに
より、水平解像度の劣化を防止することができる。
て生じた抜けをＮ＋１ラインのデータで補間することに
より、水平解像度の劣化を防止することができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例における映像信号処理装置の
ブロック図を示すものである。第１図において、５はメ
モリ１から読み出されるデータを水平方向のライン毎に
格納するラインメモリを選択する切換器、６はＮライン
とＮ＋１ラインを判別するための判別回路であり、この
判別回路６がらの指令により切換器５を切り換える。７
はＮラインのラインメモリ、８はＮ＋１用のラインメモ
リ、９はＮライン用メモリ７とＮ＋１用ラインメモリを
時分割に切り換える切換器、１０はこれら各ブロックを
制御する制御回路、なお１は縮小画面用メモリ、３は時
間軸変換回路で、これらは従来例の構成と同じものであ
る。
ブロック図を示すものである。第１図において、５はメ
モリ１から読み出されるデータを水平方向のライン毎に
格納するラインメモリを選択する切換器、６はＮライン
とＮ＋１ラインを判別するための判別回路であり、この
判別回路６がらの指令により切換器５を切り換える。７
はＮラインのラインメモリ、８はＮ＋１用のラインメモ
リ、９はＮライン用メモリ７とＮ＋１用ラインメモリを
時分割に切り換える切換器、１０はこれら各ブロックを
制御する制御回路、なお１は縮小画面用メモリ、３は時
間軸変換回路で、これらは従来例の構成と同じものであ
る。
以上のように構成された本実施例の映像信号処理装置に
ついて以下その動作を説明する。まず縮小画面用メモリ
１には縮小画面２フイ一ルド分のメモリ空間があり、こ
の２フイールドを読み出し用フィールドと書き込み用フ
ィールドに分離する。さらに各々のフィールドは、■フ
ィールド毎に交互して書き込み領域と読み出し領域を切
り換える。次に切換器５では、読み出し領域からのデー
タを水平走査期間毎に切り換えることでＮライン用ライ
ンメモリ７とＮ＋１ライン用メモリ８とにデータを分配
する。従って、判別回路６では、１水平走査期間の時間
あるいはデータ数を検出して切換器５に選択信号として
転送する。Ｎライン用ラインメモリ７とＮ＋１ライン用
メモリ８に縮小画面用メモリ１からのデータが全て格納
された後には、縮小画面用メモリ１に書き込まれる周波
数の２倍の周波数でＮライン用メモリ７とＮ−１−１ラ
イン用メモリ８からのデータを読み出すとともに、この
周波数で切換器９を時分割に切換えることで、Ｎライン
に存在するデータ間にＮ＋１ラインのデータを挿入する
ことができる。これを第２図を用いてさらに詳しく説明
を加える。
ついて以下その動作を説明する。まず縮小画面用メモリ
１には縮小画面２フイ一ルド分のメモリ空間があり、こ
の２フイールドを読み出し用フィールドと書き込み用フ
ィールドに分離する。さらに各々のフィールドは、■フ
ィールド毎に交互して書き込み領域と読み出し領域を切
り換える。次に切換器５では、読み出し領域からのデー
タを水平走査期間毎に切り換えることでＮライン用ライ
ンメモリ７とＮ＋１ライン用メモリ８とにデータを分配
する。従って、判別回路６では、１水平走査期間の時間
あるいはデータ数を検出して切換器５に選択信号として
転送する。Ｎライン用ラインメモリ７とＮ＋１ライン用
メモリ８に縮小画面用メモリ１からのデータが全て格納
された後には、縮小画面用メモリ１に書き込まれる周波
数の２倍の周波数でＮライン用メモリ７とＮ−１−１ラ
イン用メモリ８からのデータを読み出すとともに、この
周波数で切換器９を時分割に切換えることで、Ｎライン
に存在するデータ間にＮ＋１ラインのデータを挿入する
ことができる。これを第２図を用いてさらに詳しく説明
を加える。
第２図で［Ａ］は、実際の画面から縮小画面を作る場合
に水平方向の間引き方を表示している。ここで斜線部が
実際にサンプリングされているドツトであり、ライン毎
にこのサンプリング点を移動させる。第２図［Ｂ］は、
サンプリングデータが縮小画面用メモリ１、あるいはＮ
ライン用メモリ７とＮ−＋−１川メモリ８に書き込まれ
た状報を表わす。ここで、Ｎラインで抜けたデータをＮ
＋１ラインのデータで補間して、第２図ＩＣ］のように
するためには、第２図［Ｂ］に書き込んだ周波数の２倍
の周波数でＮラインのデータとＮ＋１のデータとを切り
換えて読み出せば、第２図［Ｃ］に示すようにＮ＋１ラ
インを補間できる。第１図で、ラインメモリは書き込み
と読み出しとで周波数が異なるため、これらを制御する
制御回路１０を必要とする。また、縮小画面用メモリか
ら読み出されるデータは水平走査期間を単位としてライ
ンメモリに転送されるため、Ｎ＋２ラインロのデータは
Ｎライン用ラインメモリ７に転送され、Ｎ＋３ライン［
ＪのデータはＮ＋］用ラインメモリに転送されるという
ようにＮライン用ラインメモリとＮ＋１用ラインメモリ
８を周期的に選択して書き込んでいく。以上説明した動
作は、現フィールドを間弓きを行なって縮小画面用メモ
リ１に書き込みを行っている時に、同時ｌこ行なわれる
。つまり、縮小画面用メモリ１のアドレスは書き込みと
読み出しとで異なっている。
に水平方向の間引き方を表示している。ここで斜線部が
実際にサンプリングされているドツトであり、ライン毎
にこのサンプリング点を移動させる。第２図［Ｂ］は、
サンプリングデータが縮小画面用メモリ１、あるいはＮ
ライン用メモリ７とＮ−＋−１川メモリ８に書き込まれ
た状報を表わす。ここで、Ｎラインで抜けたデータをＮ
＋１ラインのデータで補間して、第２図ＩＣ］のように
するためには、第２図［Ｂ］に書き込んだ周波数の２倍
の周波数でＮラインのデータとＮ＋１のデータとを切り
換えて読み出せば、第２図［Ｃ］に示すようにＮ＋１ラ
インを補間できる。第１図で、ラインメモリは書き込み
と読み出しとで周波数が異なるため、これらを制御する
制御回路１０を必要とする。また、縮小画面用メモリか
ら読み出されるデータは水平走査期間を単位としてライ
ンメモリに転送されるため、Ｎ＋２ラインロのデータは
Ｎライン用ラインメモリ７に転送され、Ｎ＋３ライン［
ＪのデータはＮ＋］用ラインメモリに転送されるという
ようにＮライン用ラインメモリとＮ＋１用ラインメモリ
８を周期的に選択して書き込んでいく。以上説明した動
作は、現フィールドを間弓きを行なって縮小画面用メモ
リ１に書き込みを行っている時に、同時ｌこ行なわれる
。つまり、縮小画面用メモリ１のアドレスは書き込みと
読み出しとで異なっている。
本実施例によれば、２個のラインメモリを用いることに
より、データを間引いて構成される縮小画面の水平解像
度を上げることができる。
より、データを間引いて構成される縮小画面の水平解像
度を上げることができる。
なお、本実施例では画面を縮小した場合について説明し
たが、縮小しない大画面時（こも同様な効果が得られる
。
たが、縮小しない大画面時（こも同様な効果が得られる
。
発明の効果
本発明によれば、２個のラインメモリを設けることと、
ラインメモリからの読み出し周波数を書き込み周波数の
２倍にすることで、１水平走査期間内に２水平走査分の
データを表示することができ、さらに２個ラインメモリ
を時分割に切り換えることでライン相関を利用した水平
解像度の増加という効果を得ることができ、これにより
、優れた映像信号処理装置を実現できる。
ラインメモリからの読み出し周波数を書き込み周波数の
２倍にすることで、１水平走査期間内に２水平走査分の
データを表示することができ、さらに２個ラインメモリ
を時分割に切り換えることでライン相関を利用した水平
解像度の増加という効果を得ることができ、これにより
、優れた映像信号処理装置を実現できる。
第１図は本発明の一実施例における映像信号処理装置の
ブロック図、第２図は本発明の１実施例を説明するため
の参照図、第３図は従来の映像信号処理装置のブロック
図、第４図は画面上のドツトを表わす図、第５図は第４
図に表示したドツトを間引いた後に縮小画面用メモリ１
に書き込まれた時のメモリマツプ図である。 ■・・・・・・縮小画面用メモリ、３・・・・・・時間
軸変換回路、５・・・・・・切換器、６・・・・・・判
別回路、７・・・・・・Ｎライン用メモリ、８・・・・
・・Ｎ＋１ライン用メモリ、９・・・・・・切換器、１
０・・・・・・制御回路。 代理人の氏名 弁理士 粟野重孝 ほか１名第２図 （Ａ） Ｎ＋１４イノ ９ ＋ｏ １１ １！
！ ＋３ ｌ＋ Ｉｆ ＩＧ第３図
ブロック図、第２図は本発明の１実施例を説明するため
の参照図、第３図は従来の映像信号処理装置のブロック
図、第４図は画面上のドツトを表わす図、第５図は第４
図に表示したドツトを間引いた後に縮小画面用メモリ１
に書き込まれた時のメモリマツプ図である。 ■・・・・・・縮小画面用メモリ、３・・・・・・時間
軸変換回路、５・・・・・・切換器、６・・・・・・判
別回路、７・・・・・・Ｎライン用メモリ、８・・・・
・・Ｎ＋１ライン用メモリ、９・・・・・・切換器、１
０・・・・・・制御回路。 代理人の氏名 弁理士 粟野重孝 ほか１名第２図 （Ａ） Ｎ＋１４イノ ９ ＋ｏ １１ １！
！ ＋３ ｌ＋ Ｉｆ ＩＧ第３図
Claims (1)
- ＮラインかＮ＋１ラインの水平走査かを検出するライン
検出部と１水平走査期間の映像信号データを記憶できる
ラインメモリとＮライン、Ｎ＋１ライン毎にデータを切
り換える切換器とこれらを制御する制御回路とを備えた
映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27114888A JPH02117279A (ja) | 1988-10-27 | 1988-10-27 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27114888A JPH02117279A (ja) | 1988-10-27 | 1988-10-27 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02117279A true JPH02117279A (ja) | 1990-05-01 |
Family
ID=17495996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27114888A Pending JPH02117279A (ja) | 1988-10-27 | 1988-10-27 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02117279A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1785341A1 (en) | 2005-11-10 | 2007-05-16 | HONDA MOTOR CO., Ltd. | Tail lamp structure |
-
1988
- 1988-10-27 JP JP27114888A patent/JPH02117279A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1785341A1 (en) | 2005-11-10 | 2007-05-16 | HONDA MOTOR CO., Ltd. | Tail lamp structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937334B2 (ja) | ビデオ信号を表示する方法及び装置 | |
| US5430488A (en) | Image signal processing apparatus for converting to frame format rastered image data which is supplied in field format but which originated in frame format | |
| JP2880168B2 (ja) | 拡大表示可能な映像信号処理回路 | |
| KR910010348A (ko) | 화소수 변환 회로 | |
| US5083208A (en) | Electronic zoom apparatus | |
| TW582165B (en) | Method for outputting video images in video monitoring system | |
| JPH02117279A (ja) | 映像信号処理装置 | |
| JPS5967788A (ja) | テレビジヨン受像機のスチル画像発生装置 | |
| JP2000023033A (ja) | 分割マルチ画面表示装置 | |
| JP2508420B2 (ja) | 映像信号の表示装置 | |
| US6727947B1 (en) | Digital camera | |
| CA2103394A1 (en) | Apparatus for video signal processing | |
| JPH06101844B2 (ja) | 画像処理装置 | |
| JP2916149B2 (ja) | 映像信号の縮小表示回路 | |
| KR100376753B1 (ko) | 영상 감시 시스템의 영상 출력방법 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JPH0126226B2 (ja) | ||
| JP3613893B2 (ja) | 画像処理装置および処理方法 | |
| JPS61244183A (ja) | 走査変換方式 | |
| JP2001057654A (ja) | 高感度撮像装置 | |
| JPH08107524A (ja) | データ変換装置 | |
| JPH0681276B2 (ja) | 画像メモリ装置 | |
| JPS63242069A (ja) | 映像信号処理回路 | |
| JPS61264978A (ja) | 映像信号記憶装置 | |
| JPH01236886A (ja) | 特殊画像処理装置 |