JP3328168B2 - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JP3328168B2 JP3328168B2 JP18595997A JP18595997A JP3328168B2 JP 3328168 B2 JP3328168 B2 JP 3328168B2 JP 18595997 A JP18595997 A JP 18595997A JP 18595997 A JP18595997 A JP 18595997A JP 3328168 B2 JP3328168 B2 JP 3328168B2
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- semiconductor device
- integrated circuit
- wafer chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 239000004020 conductor Substances 0.000 description 11
- 238000004088 simulation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体デバイス
に関し、詳しくは携帯電話機、パーソナル携帯情報機器
などに用いる超小型機能電子部品を実現するのに最適な
半導体デバイスに関する。
に関し、詳しくは携帯電話機、パーソナル携帯情報機器
などに用いる超小型機能電子部品を実現するのに最適な
半導体デバイスに関する。
【０００２】
【従来の技術】近年は、PHS、PDA（携帯情報機器）など
といった情報機器が盛んに使用されている。これらの情
報機器には小型化の要求が著しい。そして、このような
小型化の要求に応じるために、電子回路部品をできるだ
け小さくする努力が払われている。例えば、信号の送受
信に必要な共振回路として、図６に示すように、半導体
ウエハチップW3からなる半導体デバイス３の上面にキャ
パシタンスを含む集積回路３１を形成し、この集積回路
３１には、外づけインダクタンス、すなわちコイル３０
を接続している。
といった情報機器が盛んに使用されている。これらの情
報機器には小型化の要求が著しい。そして、このような
小型化の要求に応じるために、電子回路部品をできるだ
け小さくする努力が払われている。例えば、信号の送受
信に必要な共振回路として、図６に示すように、半導体
ウエハチップW3からなる半導体デバイス３の上面にキャ
パシタンスを含む集積回路３１を形成し、この集積回路
３１には、外づけインダクタンス、すなわちコイル３０
を接続している。
【０００３】
【発明が解決しようとする課題】しかし、従来、小型通
信機器を構成するうえで、小型化を阻む一番の原因は、
受信・送信の共振回路を構成するのに必要な上記コイル
３０の存在であった。電子回路およびキャパシタンス
は、半導体ウエハチップの同一平面上に容易に実現でき
る。しかし、インダクタンスを同一平面上に形成するこ
とは、あまり得策ではない。例えば、図５に示すように
インダクタンス４２を半導体デバイス４のウエハチップ
上に平面コイル状に作成することはできる。しかし、イ
ンダクタンス容量を大きくするために、コイルの直径や
巻き数を十分に確保しようとすると、ウエハチップ上
で、インダクタンスが占める面積が大きくなってしま
う。そのため、ウエハチップ表面積を大きくしまければ
ならなくなると、これも、小型化に反する。
信機器を構成するうえで、小型化を阻む一番の原因は、
受信・送信の共振回路を構成するのに必要な上記コイル
３０の存在であった。電子回路およびキャパシタンス
は、半導体ウエハチップの同一平面上に容易に実現でき
る。しかし、インダクタンスを同一平面上に形成するこ
とは、あまり得策ではない。例えば、図５に示すように
インダクタンス４２を半導体デバイス４のウエハチップ
上に平面コイル状に作成することはできる。しかし、イ
ンダクタンス容量を大きくするために、コイルの直径や
巻き数を十分に確保しようとすると、ウエハチップ上
で、インダクタンスが占める面積が大きくなってしま
う。そのため、ウエハチップ表面積を大きくしまければ
ならなくなると、これも、小型化に反する。
【０００４】このように、ウエハチップ表面にインダク
タンスを形成することは、あまり有利ではないので、コ
イル３０を外づけにしていたのである。この外づけのイ
ンダクタンスが、情報機器の超小型化実現の大きな阻害
要因となっていた。また外づけインダクタンスの使用
は、部品点数および組み付け工数の点からも、コストア
ップの一因になっていた。そこで、この発明は、従来か
らの外づけインダクタンスを不要として、インダクタン
スを一体化した半導体デバイスを実現し、インダクタン
スを用いる電子部品を小型化できるようにすることを目
的とする。また、このような電子部品の構成点数を削減
して、コストダウンを図ることを目的とする。
タンスを形成することは、あまり有利ではないので、コ
イル３０を外づけにしていたのである。この外づけのイ
ンダクタンスが、情報機器の超小型化実現の大きな阻害
要因となっていた。また外づけインダクタンスの使用
は、部品点数および組み付け工数の点からも、コストア
ップの一因になっていた。そこで、この発明は、従来か
らの外づけインダクタンスを不要として、インダクタン
スを一体化した半導体デバイスを実現し、インダクタン
スを用いる電子部品を小型化できるようにすることを目
的とする。また、このような電子部品の構成点数を削減
して、コストダウンを図ることを目的とする。
【０００５】
【課題を解決するための手段】第１の発明の半導体デバ
イスは、半導体ウエハチップ上面に形成した集積回路
と、この半導体ウエハチップの外側面に形成したインダ
クタンスとからなる点に特徴を有する。第２の発明は、
第１の発明を前提とし、集積回路に、インダクタンスを
接続し、共振回路を構成した点に特徴を有する。第３の
発明は、上記第１、または第２の発明における半導体ウ
エハチップ形状が多角柱である点に特徴を有する。
イスは、半導体ウエハチップ上面に形成した集積回路
と、この半導体ウエハチップの外側面に形成したインダ
クタンスとからなる点に特徴を有する。第２の発明は、
第１の発明を前提とし、集積回路に、インダクタンスを
接続し、共振回路を構成した点に特徴を有する。第３の
発明は、上記第１、または第２の発明における半導体ウ
エハチップ形状が多角柱である点に特徴を有する。
【０００６】
【発明の実施の形態】図１〜図３に示す第１実施例の半
導体デバイス１は、半導体ウエハチップW1の表面上に集
積回路１１、半導体ウエハチップW1の外側面にインダク
タンス１２を形成している。このようにした半導体デバ
イス１は、集積回路１１とインダクタンス１２とを接続
導体１０１、１０２によって一体化している。そして、
上記ウエハチップW1は、底面が正方形の四角柱である。
なお、図２は、図１の半導体デバイス１を上面から見た
概略図で、図３は、側面から見た概略図である。また、
これらの図において、インダクタンス１２を形成する導
体部分を太線で表わしている。
導体デバイス１は、半導体ウエハチップW1の表面上に集
積回路１１、半導体ウエハチップW1の外側面にインダク
タンス１２を形成している。このようにした半導体デバ
イス１は、集積回路１１とインダクタンス１２とを接続
導体１０１、１０２によって一体化している。そして、
上記ウエハチップW1は、底面が正方形の四角柱である。
なお、図２は、図１の半導体デバイス１を上面から見た
概略図で、図３は、側面から見た概略図である。また、
これらの図において、インダクタンス１２を形成する導
体部分を太線で表わしている。
【０００７】ここで、図１の半導体デバイス１を製造す
る方法の一例を説明する。まず、この半導体デバイス１
の集積回路１１は、従来からある集積回路の製造方法で
半導体ウエハ上に製造され、これをダイシングして個々
のウエハチップW1にする。その後、図１および、図３に
示すように、ウエハチップW1の側面にコイル状に導体を
巻き付けたようなインダクタンス１２を形成する。この
インダクタンス１２は、PVD、CVDなどのメタル蒸着堆積
装置と写真製版技術を用いた半導体製造技術によって、
作製することができる。むろん、インダクタンス１２形
成時には、集積回路１１はマスキングされていなければ
ならないのは当然である。それから、集積回路１１とイ
ンダクタンス１２は、接続導体１０１、１０２を介して
接続され、半導体デバイス１となる。
る方法の一例を説明する。まず、この半導体デバイス１
の集積回路１１は、従来からある集積回路の製造方法で
半導体ウエハ上に製造され、これをダイシングして個々
のウエハチップW1にする。その後、図１および、図３に
示すように、ウエハチップW1の側面にコイル状に導体を
巻き付けたようなインダクタンス１２を形成する。この
インダクタンス１２は、PVD、CVDなどのメタル蒸着堆積
装置と写真製版技術を用いた半導体製造技術によって、
作製することができる。むろん、インダクタンス１２形
成時には、集積回路１１はマスキングされていなければ
ならないのは当然である。それから、集積回路１１とイ
ンダクタンス１２は、接続導体１０１、１０２を介して
接続され、半導体デバイス１となる。
【０００８】この製造説明は一例であり、現在の既知技
術を用いて種々の製造方法が考えられるのは当然であ
る。例えば、インダクタンス１２は転写方式の印刷など
によっても十分可能である。また、接続導体１０１、１
０２はインダクタンス１２と同時に、メタル堆積装置あ
るいは印刷方式などによって生成できることは言うまで
もない。このように構成した半導体デバイス１は、集積
回路１１とインダクタンス１２とを接続導体１０１、１
０２で接続しているので、そのままで共振回路を構成す
ることができるが、必ずしも、集積回路１１とインダク
タンス１２とは、あらかじめ接続しておかなくても良
い。集積回路１１とインダクタンス１２とのそれぞれの
接続端子を半導体デバイス１の外部に形成しておけば、
必要に応じて、外部で互いを接続することもできるし、
例えば、インダクタンス１２を集積回路１１と接続する
のではなく、他のデバイスと接続することもできる。
術を用いて種々の製造方法が考えられるのは当然であ
る。例えば、インダクタンス１２は転写方式の印刷など
によっても十分可能である。また、接続導体１０１、１
０２はインダクタンス１２と同時に、メタル堆積装置あ
るいは印刷方式などによって生成できることは言うまで
もない。このように構成した半導体デバイス１は、集積
回路１１とインダクタンス１２とを接続導体１０１、１
０２で接続しているので、そのままで共振回路を構成す
ることができるが、必ずしも、集積回路１１とインダク
タンス１２とは、あらかじめ接続しておかなくても良
い。集積回路１１とインダクタンス１２とのそれぞれの
接続端子を半導体デバイス１の外部に形成しておけば、
必要に応じて、外部で互いを接続することもできるし、
例えば、インダクタンス１２を集積回路１１と接続する
のではなく、他のデバイスと接続することもできる。
【０００９】次に、第１実施例のインダクタンス１２の
ようにチップ外側面に生成した場合と、図５に示す半導
体デバイス４のようにウエハチップ表面に平面コイル状
のインダクタンス４２を生成した場合とのインダクタン
ス容量Ｌを、シミュレーションによって計算し、比較す
る。 （シミュレーション条件） シミュレータ ：米国AnSoft社製、電磁界シミュレータMaxwell チップ厚さ ：８００μｍ 堆積導体 ：銅（導電率＝５．８×１０7ｍｈｏ／ｍ） 導体ライン＆スペース：２０μｍ、２０μｍ 導体堆積厚み ：１０μｍ
ようにチップ外側面に生成した場合と、図５に示す半導
体デバイス４のようにウエハチップ表面に平面コイル状
のインダクタンス４２を生成した場合とのインダクタン
ス容量Ｌを、シミュレーションによって計算し、比較す
る。 （シミュレーション条件） シミュレータ ：米国AnSoft社製、電磁界シミュレータMaxwell チップ厚さ ：８００μｍ 堆積導体 ：銅（導電率＝５．８×１０7ｍｈｏ／ｍ） 導体ライン＆スペース：２０μｍ、２０μｍ 導体堆積厚み ：１０μｍ
【００１０】（シミュレーション） 図５のように、半導体デバイス４の表面に、インダク
タンス４２を平面コイル状に形成したときのインダクタ
ンス容量Ｌ４２を計算する。ただし、半導体デバイスの
底面は１ｍｍ×１ｍｍの正方形とする。 インダクタンス容量：Ｌ４２＝６．８９×１０-8Ｈ 図１のように、半導体デバイス１の外側面一杯にイン
ダクタンス１２を生成したときのインダクタンス容量Ｌ
１２を計算する。ただし、半導体デバイスの底面は１ｍ
ｍ×１ｍｍの正方形とする。 インダクタンス容量：Ｌ１２＝３．８６×１０-7Ｈ
タンス４２を平面コイル状に形成したときのインダクタ
ンス容量Ｌ４２を計算する。ただし、半導体デバイスの
底面は１ｍｍ×１ｍｍの正方形とする。 インダクタンス容量：Ｌ４２＝６．８９×１０-8Ｈ 図１のように、半導体デバイス１の外側面一杯にイン
ダクタンス１２を生成したときのインダクタンス容量Ｌ
１２を計算する。ただし、半導体デバイスの底面は１ｍ
ｍ×１ｍｍの正方形とする。 インダクタンス容量：Ｌ１２＝３．８６×１０-7Ｈ
【００１１】半導体デバイスの底面を１０ｍｍ×１０
ｍｍの正方形とし、図１と同様に外側面部一杯にインダ
クタンス１２を生成したときのインダクタンス容量Ｌ１
２を計算する。 インダクタンス容量：Ｌ１２＝１．０２×１０-5Ｈ なお、上記シミュレーションに用いた計算式は、複雑な
ので、ここでは省略するが、インダクタンス容量は、コ
イル巻き数とコイル径が増加すればそれに伴って増加す
るものである。
ｍｍの正方形とし、図１と同様に外側面部一杯にインダ
クタンス１２を生成したときのインダクタンス容量Ｌ１
２を計算する。 インダクタンス容量：Ｌ１２＝１．０２×１０-5Ｈ なお、上記シミュレーションに用いた計算式は、複雑な
ので、ここでは省略するが、インダクタンス容量は、コ
イル巻き数とコイル径が増加すればそれに伴って増加す
るものである。
【００１２】上記シミュレーション、の結果より、
同じ大きさの半導体デバイスに形成したインダクタンス
において、半導体デバイスの表面に平面的に形成した場
合のインダクタンス容量Ｌ４２に比べて、側面に形成
した場合のインダクタンス容量Ｌ１２の方が大きいこ
とが解る。しかも、上記シミュレーション、つまり図
５の半導体デバイス４は、インダクタンス４２だけを備
えたものである。集積回路部分を全て犠牲にして、イン
ダクタンス４２を形成したのにもかかわらず、ウエハチ
ップ外側面に形成した図１のインダクタンス１２のイン
ダクタンス容量Ｌ１２に及ばない。
同じ大きさの半導体デバイスに形成したインダクタンス
において、半導体デバイスの表面に平面的に形成した場
合のインダクタンス容量Ｌ４２に比べて、側面に形成
した場合のインダクタンス容量Ｌ１２の方が大きいこ
とが解る。しかも、上記シミュレーション、つまり図
５の半導体デバイス４は、インダクタンス４２だけを備
えたものである。集積回路部分を全て犠牲にして、イン
ダクタンス４２を形成したのにもかかわらず、ウエハチ
ップ外側面に形成した図１のインダクタンス１２のイン
ダクタンス容量Ｌ１２に及ばない。
【００１３】また、シミュレーションの結果から半導
体デバイスの底面積を大きくすることで、インダクタン
ス容量Ｌ１２が大きくなることがわかる。これは、イン
ダクタンス１２のコイル直径が大きくなるためである。
もし、図５に示すように、インダクタンス４２を半導体
デバイス４のウエハチップ全平面上に作ると、この半導
体デバイス４は、インダクタンスのみの半導体デバイス
となってしまい、集積回路を別に設けなければならな
い。これでは、外づけインダクタンスとほとんど変わら
ないので、現実にはこのようなことはしない。
体デバイスの底面積を大きくすることで、インダクタン
ス容量Ｌ１２が大きくなることがわかる。これは、イン
ダクタンス１２のコイル直径が大きくなるためである。
もし、図５に示すように、インダクタンス４２を半導体
デバイス４のウエハチップ全平面上に作ると、この半導
体デバイス４は、インダクタンスのみの半導体デバイス
となってしまい、集積回路を別に設けなければならな
い。これでは、外づけインダクタンスとほとんど変わら
ないので、現実にはこのようなことはしない。
【００１４】かといって、ウエハチップの底面積がある
程度大きい場合にも、インダクタンスと集積回路とを同
一平面上で一体化すると、インダクタンスに大きな面積
を占有されてしまうので、集積回路を形成する部分の面
積が小さくなってしまう。例えば、シミュレーション
の条件で、インダクタンス１２を形成する側面部分の面
積は、１０ｍｍ×８００μｍ×４である。この面積は、
ウエハチップ底面積１０ｍｍ×１０ｍｍの３０％に当た
る。したがって、上記面積と同等の面積を使ってウエハ
チップ底面に、平面コイル状のインダクタンス４２を形
成すると、集積回路を形成する面積が、３０％少なくな
ることになる。
程度大きい場合にも、インダクタンスと集積回路とを同
一平面上で一体化すると、インダクタンスに大きな面積
を占有されてしまうので、集積回路を形成する部分の面
積が小さくなってしまう。例えば、シミュレーション
の条件で、インダクタンス１２を形成する側面部分の面
積は、１０ｍｍ×８００μｍ×４である。この面積は、
ウエハチップ底面積１０ｍｍ×１０ｍｍの３０％に当た
る。したがって、上記面積と同等の面積を使ってウエハ
チップ底面に、平面コイル状のインダクタンス４２を形
成すると、集積回路を形成する面積が、３０％少なくな
ることになる。
【００１５】しかも、インダクタンス４２は、平面コイ
ル状にしているので、中心に向かってコイル径が小さく
なる。この場合、同一径で巻かれたインダクタンス１２
と比べると、同じ面積を使っても、小さなインダクタン
ス容量しが得られない。つまり、厳密な計算はしていな
いが、インダクタンス１２と同等のインダクタンス容量
を得ようとすれば、さらに多くの面積を必要とする。こ
のように、集積回路を形成する面積を３０％以上も犠牲
にすることは現実的ではない。
ル状にしているので、中心に向かってコイル径が小さく
なる。この場合、同一径で巻かれたインダクタンス１２
と比べると、同じ面積を使っても、小さなインダクタン
ス容量しが得られない。つまり、厳密な計算はしていな
いが、インダクタンス１２と同等のインダクタンス容量
を得ようとすれば、さらに多くの面積を必要とする。こ
のように、集積回路を形成する面積を３０％以上も犠牲
にすることは現実的ではない。
【００１６】図４に示す第２実施例は、円筒形の半導体
デバイス２である。ウエハチップW2の表面に集積回路２
１を形成し、側面にインダクタンス２２を形成してい
る。そして、これら集積回路２１とインダクタンス２２
とを、接続導体２０１、２０２で接続している。そし
て、この半導体デバイス２も第１実施例と同様に機能す
る。第１、第２実施例のように構成したこの発明の半導
体デバイスは、従来は使用していなかったウエハチップ
外側面を利用して、インダクタンスを生成することによ
って、ウエハチップ表面の集積回路とインダクタンスと
を一体化できる。しかも、ウエハチップ表面上に形成す
る平面コイルに比較して、全体を大型化せずに、充分な
インダクタンス容量を得ることができる。このように、
従来必要とされた外づけインダクタンスを用いないイン
ダクタンス一体型の半導体デバイスは、今後主流となる
カード型あるいは腕時計型等の超小型情報機器へ用いる
ことができる。また、アンテナチップとしての利用も考
えられる。
デバイス２である。ウエハチップW2の表面に集積回路２
１を形成し、側面にインダクタンス２２を形成してい
る。そして、これら集積回路２１とインダクタンス２２
とを、接続導体２０１、２０２で接続している。そし
て、この半導体デバイス２も第１実施例と同様に機能す
る。第１、第２実施例のように構成したこの発明の半導
体デバイスは、従来は使用していなかったウエハチップ
外側面を利用して、インダクタンスを生成することによ
って、ウエハチップ表面の集積回路とインダクタンスと
を一体化できる。しかも、ウエハチップ表面上に形成す
る平面コイルに比較して、全体を大型化せずに、充分な
インダクタンス容量を得ることができる。このように、
従来必要とされた外づけインダクタンスを用いないイン
ダクタンス一体型の半導体デバイスは、今後主流となる
カード型あるいは腕時計型等の超小型情報機器へ用いる
ことができる。また、アンテナチップとしての利用も考
えられる。
【００１７】なお、上記第１、第２実施例の半導体デバ
イス１、２は、四角柱および円筒形であるが、集積回路
を形成する底面と、インダクタンスを形成する側面とを
備えていれば、どのような立体であってもかまわない。
ただ、第２実施例のような円筒形より、第１実施例の四
角柱のような多角柱の方が、ダイシングが簡単である。
しかも、ウエハの無駄になる部分が少ない。特に、第１
実施例のような四角柱が、他の角柱より、切り分けが容
易であるが、他の形状でもかまわない。そして、ウエハ
チップの表面形状を変えると、表面積を等しくしても外
周が変わるので、コイル径を変えることもできる。
イス１、２は、四角柱および円筒形であるが、集積回路
を形成する底面と、インダクタンスを形成する側面とを
備えていれば、どのような立体であってもかまわない。
ただ、第２実施例のような円筒形より、第１実施例の四
角柱のような多角柱の方が、ダイシングが簡単である。
しかも、ウエハの無駄になる部分が少ない。特に、第１
実施例のような四角柱が、他の角柱より、切り分けが容
易であるが、他の形状でもかまわない。そして、ウエハ
チップの表面形状を変えると、表面積を等しくしても外
周が変わるので、コイル径を変えることもできる。
【００１８】
【発明の効果】第１の発明のように、従来使用していな
かったウエハチップ外側面にインダクタンスを構成する
ことにより、ゲート面積利用率の大きい高機能集積回路
を従来どおり実現したままで、さらにインダクタンスを
同時に備えた超小型の半導体デバイスを実現できる。第
２の発明は、共振回路を備えた超小型の半導体デバイス
が得られる。また、 これらの発明により、外づけ部品
であったインダクタンスを除去できるので、小型化だけ
でなく、部品点数および組み付け工数を減らして、コス
トダウンが図れる。そのうえ、ウエハチップ側面外周に
作ったインダクタンスの方が、集積回路と同一平面に平
面的に形成するインダクタンスと比べて、大きなインダ
クタンス容量が実現できる。したがって、この発明の半
導体デバイスは、例えば、今後主流となる、カード型あ
るいは腕時計型の超小型情報機器ような超小型の高性能
機能電子部品に応用できる。さらに、第３の発明のよう
に、ウエハチップ形状を多角柱とすれば、チップの作成
が簡単で、ウエハの無駄も少なくできる。
かったウエハチップ外側面にインダクタンスを構成する
ことにより、ゲート面積利用率の大きい高機能集積回路
を従来どおり実現したままで、さらにインダクタンスを
同時に備えた超小型の半導体デバイスを実現できる。第
２の発明は、共振回路を備えた超小型の半導体デバイス
が得られる。また、 これらの発明により、外づけ部品
であったインダクタンスを除去できるので、小型化だけ
でなく、部品点数および組み付け工数を減らして、コス
トダウンが図れる。そのうえ、ウエハチップ側面外周に
作ったインダクタンスの方が、集積回路と同一平面に平
面的に形成するインダクタンスと比べて、大きなインダ
クタンス容量が実現できる。したがって、この発明の半
導体デバイスは、例えば、今後主流となる、カード型あ
るいは腕時計型の超小型情報機器ような超小型の高性能
機能電子部品に応用できる。さらに、第３の発明のよう
に、ウエハチップ形状を多角柱とすれば、チップの作成
が簡単で、ウエハの無駄も少なくできる。
【図１】第１実施例の半導体デバイスの斜視概略図であ
る。
る。
【図２】第１実施例の半導体デバイスの概略上面図であ
る。
る。
【図３】第１実施例の半導体デバイスの概略側面図であ
る。
る。
【図４】第２実施例の半導体デバイスの概略斜視図であ
る。
る。
【図５】半導体ウエハ底面上にインダクタンスを形成し
た場合の上面からの概略図である。
た場合の上面からの概略図である。
【図６】従来例のインダクタンスを搭載してない半導体
デバイスと外づけインダクタンスとによる、本発明の半
導体デバイス１の等価回路の構成説明図である。
デバイスと外づけインダクタンスとによる、本発明の半
導体デバイス１の等価回路の構成説明図である。
１、２ 半導体デバイス W1、W2 半導体ウエハチップ １１、２１ 集積回路 １２、２２ インダクタンス １０１、１０２、２０１、２０１ 接続導体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822 H01F 17/00 H01L 27/04
Claims (3)
- 【請求項１】 半導体ウエハチップ上面に形成した集積
回路と、この半導体ウエハチップの外側面に形成したイ
ンダクタンスとからなる半導体デバイス。 - 【請求項２】 集積回路に、インダクタンスを接続し、
共振回路を構成した請求項１に記載の半導体デバイス。 - 【請求項３】 半導体ウエハチップ形状が多角柱である
請求項１に記載の半導体デバイス。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18595997A JP3328168B2 (ja) | 1997-06-26 | 1997-06-26 | 半導体デバイス |
| US09/094,911 US5914525A (en) | 1997-06-26 | 1998-06-12 | Semiconductor device |
| FR9808172A FR2766006B1 (fr) | 1997-06-26 | 1998-06-26 | Dispositif a semiconducteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18595997A JP3328168B2 (ja) | 1997-06-26 | 1997-06-26 | 半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117118A JPH1117118A (ja) | 1999-01-22 |
| JP3328168B2 true JP3328168B2 (ja) | 2002-09-24 |
Family
ID=16179880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18595997A Expired - Fee Related JP3328168B2 (ja) | 1997-06-26 | 1997-06-26 | 半導体デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5914525A (ja) |
| JP (1) | JP3328168B2 (ja) |
| FR (1) | FR2766006B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380608B1 (en) | 1999-06-01 | 2002-04-30 | Alcatel Usa Sourcing L.P. | Multiple level spiral inductors used to form a filter in a printed circuit board |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02140970A (ja) * | 1988-11-21 | 1990-05-30 | Nec Corp | 半導体装置 |
| JPH02232962A (ja) * | 1989-03-07 | 1990-09-14 | Agency Of Ind Science & Technol | 集積回路 |
| JP3048592B2 (ja) * | 1990-02-20 | 2000-06-05 | ティーディーケイ株式会社 | 積層複合部品 |
| JPH04186667A (ja) * | 1990-11-16 | 1992-07-03 | Omron Corp | 半導体装置 |
-
1997
- 1997-06-26 JP JP18595997A patent/JP3328168B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-12 US US09/094,911 patent/US5914525A/en not_active Expired - Fee Related
- 1998-06-26 FR FR9808172A patent/FR2766006B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2766006B1 (fr) | 2000-01-07 |
| US5914525A (en) | 1999-06-22 |
| JPH1117118A (ja) | 1999-01-22 |
| FR2766006A1 (fr) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9767450B2 (en) | Antenna module package, antenna module package circuit, battery pack including the same and mobile device including the same | |
| US9935166B2 (en) | Capacitor with a dielectric between a via and a plate of the capacitor | |
| CN103782448B (zh) | 高性能玻璃基60ghz/mm波相控阵列天线及其制造方法 | |
| US7859383B2 (en) | Spiral inductor with multi-trace structure | |
| WO2001099193A1 (en) | Semiconductor chip and semiconductor device using the semiconductor chip | |
| US20150092314A1 (en) | Connector placement for a substrate integrated with a toroidal inductor | |
| JP3377786B2 (ja) | 半導体チップ | |
| US6661078B2 (en) | Inductance element and semiconductor device | |
| JP3377787B1 (ja) | 半導体チップ及びこれを用いた半導体装置 | |
| CN117178356A (zh) | 金属氧化物金属(mom)电容器中的线路后端(beol)高电阻(hi-r)导体层 | |
| JP3328168B2 (ja) | 半導体デバイス | |
| JPH08330517A (ja) | 集積回路装置および共振回路 | |
| KR20220152207A (ko) | 다수의 전기적으로 연결된 기판들로 분할된 하이브리드 3차원 인덕터를 갖는 필터 패키지 | |
| US20200091094A1 (en) | Integrated filter technology with embedded devices | |
| JPH10154795A (ja) | 半導体チップにおけるインダクター及びその製造方法 | |
| US11594804B2 (en) | Antenna on glass with air cavity structure | |
| JP4316851B2 (ja) | 半導体チップの製造方法 | |
| JP2003297939A (ja) | 半導体デバイス | |
| JPH0774311A (ja) | 半導体アナログ集積回路 | |
| EP0963607B1 (en) | An integrated circuit having a planar inductor | |
| JP2006108323A (ja) | インダクタンス素子及びその製造方法 | |
| JP2003297938A (ja) | 半導体デバイス | |
| JP2003068941A (ja) | 半導体装置 | |
| US20230121565A1 (en) | Backend and acoustic process integration for high-q filter | |
| JPH06151718A (ja) | 半導体装置におけるインダクタ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |