FR2766006A1 - Dispositif a semiconducteur - Google Patents
Dispositif a semiconducteur Download PDFInfo
- Publication number
- FR2766006A1 FR2766006A1 FR9808172A FR9808172A FR2766006A1 FR 2766006 A1 FR2766006 A1 FR 2766006A1 FR 9808172 A FR9808172 A FR 9808172A FR 9808172 A FR9808172 A FR 9808172A FR 2766006 A1 FR2766006 A1 FR 2766006A1
- Authority
- FR
- France
- Prior art keywords
- wafer
- semiconductor device
- inductance
- inductor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 239000004020 conductor Substances 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 5
- 238000000151 deposition Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 57
- 238000004088 simulation Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
La présente invention concerne un dispositif à semiconducteur, comprenant un circuit intégré formé sur une surface supérieure d'une pastille de tranche de semiconducteur et une inductance formée sur des côtés de la pastille de tranche de semiconducteur.
Description
La présente invention concerne des dispositifs à semiconducteur, plus particulièrement un dispositif à semiconducteur qui est le plus approprié pour réaliser un composant électronique fonctionnel microminiature utilisé dans les téléphones portables, les assistants numériques personnels et éléments similaires.
L'utilisation des appareils d'information tels que les assistants numériques personnels (PHS et PDA) s'est largement répandue ces deniers temps. Il existe une importante demande de réduction de la taille de tels appareils d'information.
Afin de satisfaire à une telle demande de tailles réduites, des efforts ont été faits pOUI réduire le plus possible la taille des composants de circuits électroniques.
Par exemple, à titre de circuit de résonance requis pour l'émission et la réception de signaux, comme le montre la figure 6, un circuit intégré 3 1 comprenant une capacité est folmé sur une surface supérieure d'un dispositif à semiconducteur 3 constitué d'une pastille de tranche de semiconducteur
W3, et une inductance reliée extérieurement, c'est-à-dire une bobine 30, est connectée au circuit intégré 31.
W3, et une inductance reliée extérieurement, c'est-à-dire une bobine 30, est connectée au circuit intégré 31.
Cependant, le facteur le plus impoltant qui a gêné la réduction de taille dans la configuration des appareils de communication compacts classiques est la présence d'une bobine 30, telle que celle décrite plus haut, qui est nécessaire pour configurer un circuit de résonance pour l'émission et la réception de signaux.
Un circuit électromque et une capacité peuvent aisément être réalisés sur la même surface d'une pastille de tranche de semiconducteur. La formation de l'inductance sur la même surface ne constitue toutefois pas une solution particulièrement préférable.
Par exemple, comme le montre la figure 5, il est possible de former l'inductance 42 sous la forme d'une bobine plane sur une pastille de tranche d'un dispositif à semiconducteur 4. Cependant, la tentative de maintenir un diamètre de bobine suffisant et un nombre de spires suffisants afin d'augmenter la valeur de l'inductance se traduira par une augmentation de la surface de la pastille de tranche occupée par l'inductance. La nécessité résultante d'augmenter la surface de la pastille de tranche contrarie également les efforts visant la compacité.
Etant donné qu'il n'est pas intéressant de former l'inductance sur une surface d'une pastille de tranche comme décrit plus haut, une bobine 30 a été reliée extérieurement.
Une telle inductance reliée extérieurement est un facteur impoltant qui a gêné la réalisation des appareils d'information microminiatures.
En outre, l'utilisation d'une inductance reliée extérieurement a été une cause d'augmentation du coût tant au niveau du nombre de pièces qu'au niveau du nombre d'heures-homme pour l'assemblage.
Un objectif de la présente invention consiste donc à éliminer la nécessité d'une inductance reliée extérieurement classique pour réaliser un dispositif à semiconducteur intégré avec une inductance, permettant ainsi à un composant électronique utilisant une inductance d'être compact.
Un autre objectif est de réduire le nombre de ces composants électroniques constitutifs afin de réduire les coûts.
Un dispositif à semiconducteur selon le premier aspect de l'invention est caractérisé en ce qu'il comprend un circuit intégré formé sur une surface supérieure d'une pastille de tranche de semiconducteur et une inductance formée sur des côtés de la pastille de tranche de semiconducteur.
Le deuxième aspect de l'invention est basé sur le premier aspect de l'invention et est caractérisé en ce que l'inductance est connectée au circuit intégré pour configurer un circuit de résonance.
Le troisième aspect de l'invention est caractérisé en ce que la pastille de tranche de semiconducteur selon le premier ou le deuxième aspect de l'invention est réalisée sous la fonne d'un cylindre polygonal.
La figure 1 est une vue en perspective schématique d'un dispositif à semiconducteur selon un premier mode de réalisation.
La figure 2 est une vue de dessus schématique du dispositif à semiconducteur selon le premier mode de réalisation.
La figure 3 est une vue de côté schématique du dispositif à semiconducteur selon le premier mode de réalisation.
La figure 4 est une vue en perspective schématique d'un dispositif à semiconducteur selon un deuxième mode de réalisation.
La figure 5 est une vue schématique d'une tanche de semiconducteur formée avec une inductance sur son fond, vu de dessus.
La figure 6 illustre une configuration d'un dispositif à semiconducteur chargé sans inductance et avec une inductance reliée extérieurement selon un exemple de la technique connexe.
Un dispositif à semiconducteur I selon un premier mode de réalisation montré sur les dessins 1 à 3 est formé avec un circuit intégré 1 1 sur une surface d'une pastille de tranche de semiconducteur W1 et une inductance 12 sur des côtés extérieurs de la pastille de tranche de semiconducteur Wl. Dans un tel dispositif à semiconducteur 1, le circuit intégré 1 1 et l'inductance 12 sont intégrés par le biais de conducteurs de connexion 101, 102. La pastille de tranche Wl décrite plus haut est un cylindre quadrangulaire dont le fond est calTé.
La figure 2 est une vue schématique du dispositif à semiconducteur I de la figure 2, vu de dessus, et la figure 3 est une vue schématique en vue latérale. En outre, sur ces figues, la surface d'un conducteur formant l'inductance 12 est représentée par des traits gras.
Une description va être donnée maintenant d'un exemple d'un procédé de fabiication du dispositif à semiconducteur 1 de la figure 1.
Le circuit intégré 11 du dispositif à semiconducteur 1 est d'abord fabriqué sur une tranche de semiconducteul- à l'aide d'un procédé classique de fabrication d'un circuit intégré et il est découpé en pastilles de tranche individuelles W1.
Ensuite, comme le montrent la figure I et la figure 3, l'inductance 12 est formée sur les côtés de la pastille de tranche Wl qui est similaire à un conducteur enroulé en forme de bobine. L'inductance 12 peut être produite à l'aide d'une technique de fabrication de semiconducteurs employant un appareil de dépôt de métal en phase vapeur, tel que du type PVD ou CVD, et d'une technique de photogravule. Naturellement, le circuit intégré 1 1 doit être masqué pendant la formation de l'inductance 12.
Ensuite, le circuit intégré 11 et l'inductance 12 sont connectés par le biais de conducteurs de connexion 101, 102 pour former le dispositif à semiconducteur 1.
La description de la fabncanon constitue un exemple, et il est évident que divers procédés de fabrication employant des techniques actuelles connues sont possibles. Par exemple, l'inductance 12 donne satisfaction en employant une impression du type transfert. En outre, il est superflu de dire que les conducteurs de connexion 101, 102 peuvent être produits à l'aide d'un appareil de dépôt de métal ou d'un système d'impression, simultanément avec l'inductance 12.
Le dispositif à semiconducteur 1 présentant une telle configuration peut former un circuit de résonance car le circuit intégré 1 1 et l'inductance 12 sont connectés par le biais des conducteurs de connexion 101, 102, mais il n'est pas essentiel de connecter le circuit intégré 11 et l'inductance 12 à l'avance. En formant une borgne de connexion respectivement pour le circuit intégré 1 1 et l'inductance 12 extérieulement au dispositif à semiconducteur 1, ceux-ci peuvent être connectés l'un à l'autre extérieurement selon les besoins et, par exemple, l'inductance 12 peut être connectée à un autre dispositif au lieu d'être connectée au circuit intégré 11.
Ensuite, les valeurs d'inductance L pour un cas dans lequel elle est produite sur les côtés extérieurs d'une pastille, comme l'inductance 12 du premier mode de réalisation, et pour un cas dans lequel l'inductance 42 sous la forme d'une bobine plane est produite sur une surface d'une pastille de tranche, comme un semiconducteur 4 monté sur la figure 5, sont calculées par simulation et comparées.
(Conditions de la simulation)
Simulateur: Simulateur de champs électromagnétiques Maxwell (marque déposée) fabriqué par AnSoft Colt., USA
Epaisseur de puce : 800 pin
Conducteur déposé : Cuivre (conductivité = 5,8 x 107mho/m)
Ligne et espace de conducteur: 20 pmv 20 m
Epaisseur du conducteur déposé : 10 pm
(Simulation)
(1) Une valeur d'inductance L42 est calculée pour un cas dans lequel l'inductance 42 sous foime de bobine plane est formée sur une surface du dispositif à semiconducteur 4 comme le montre la figure 5. Le fond du dispositif à semiconducteur est un calTé de I mm x 1 mm.
Simulateur: Simulateur de champs électromagnétiques Maxwell (marque déposée) fabriqué par AnSoft Colt., USA
Epaisseur de puce : 800 pin
Conducteur déposé : Cuivre (conductivité = 5,8 x 107mho/m)
Ligne et espace de conducteur: 20 pmv 20 m
Epaisseur du conducteur déposé : 10 pm
(Simulation)
(1) Une valeur d'inductance L42 est calculée pour un cas dans lequel l'inductance 42 sous foime de bobine plane est formée sur une surface du dispositif à semiconducteur 4 comme le montre la figure 5. Le fond du dispositif à semiconducteur est un calTé de I mm x 1 mm.
Valeur d'inductance : L42 = 6,89 x 10-8H
(2) Une valeur d'inductance L 12 est calculée pour un cas dans lequel l'inductance 12 est formée sul. la totalité des côtés extérieurs du dispositif à semiconducteur 1, comme le montre la figure 1. Le fond du dispositif à semiconducteur est un cané de I irun x I mm.
(2) Une valeur d'inductance L 12 est calculée pour un cas dans lequel l'inductance 12 est formée sul. la totalité des côtés extérieurs du dispositif à semiconducteur 1, comme le montre la figure 1. Le fond du dispositif à semiconducteur est un cané de I irun x I mm.
Valeur d'inductance : L12 = 3,86 x 10-7H
(3) Une valeur d'inductance L12 est calculée pour un cas dans lequel le fond du dispositif à semiconducteur est un cané de 10 mm x 10 mm et dans lequel l'inductance 12 est formée sur la totalité des côtés extérieurs, comme le montre la figure 1.
(3) Une valeur d'inductance L12 est calculée pour un cas dans lequel le fond du dispositif à semiconducteur est un cané de 10 mm x 10 mm et dans lequel l'inductance 12 est formée sur la totalité des côtés extérieurs, comme le montre la figure 1.
Valeur d'inductance : L12 = 1,02 x 10-5H
Bien que les calculs utilisés pour la simulation décrite plus haut soient omis ici du fait de leur complexité, la valeur d'inductance augmente avec le nombre de spires et avec le diamètre de la bobine.
Bien que les calculs utilisés pour la simulation décrite plus haut soient omis ici du fait de leur complexité, la valeur d'inductance augmente avec le nombre de spires et avec le diamètre de la bobine.
Les résultats des simulations décrites plus haut (I) et (2) indiquent que quand l'inductance est formée sur des dispositifs à semiconducteur de même taille, la valeur d'inductance L12 dans le cas (2) dans lequel elle est formée sur les côtés est plus impoltante que la valeur d'inductance L42 dans le cas (I) dans lequel elle est formée sur une surface du dispositif à semiconducteur de façon plane.
De plus, la simulation décrite plus haut (1), c'est-à-dire, le dispositif à semiconducteur 4 sur la figure 5, comprend seulement l'inductance 42. En dépit du fait que l'inductance 42 est formée aux dépens de la totalité de la partie de circuit intégré, elle est inférieure à la valeur d'inductance L12 de l'inductance 12 de la figure 1 formée sur les côtés extérieurs de la pastille de tranche.
En outre, le résultat de la simulation (3) indique qu'une augmentation de la surface du dispositif à semiconducteul se traduit par une augmentation de la valeur d'inductance L12. Cela du fait d'une augmentation du diamètre de bobine de l'inductance 12.
Si l'inductance 42 est formée sur la totalité de la surface de la pastille de tranche du dispositif à semiconducteur 4 comme le montre la figure 5, le dispositif à semiconducteur 4 devient un dispositif à semiconducteur n'ayant qu'une inductance, ce qui nécessite un autre circuit intégré disposé séparément. Cela revient essentiellement au même qu'une inductance reliée extérieurement, par conséquent cela n'est pas réalisé dans la pratique.
Cependant, si une inductance et un circuit intégré sont intégrés sur la même surface, même quand la surface du fond de la pastille de tranche est quelque peu importante, la surface de la portion où le circuit intégré doit être formé est réduite du fait que l'inductance occupe une grande surface.
Par exemple, la surface de la portion latérale où l'inductance 12 est formée dans les conditions de la simulation (3) est de 10 mm x 800 p x 4.
Cette surface est égale à 30% de la surface du fond de la pastille de tranche qui est de lOmmx lOmm.
Par conséquent, quand l'inductance 42 sous forme de bobine plane est formée sur le fond de la pastille de tranche avec une surface équivalente à la surface décrite plus haut, la superficie sur laquelle est formé le circuit intégré est réduite de 30%.
De plus, étant donné que l'inductance 42 est sous forme de bobine plane, elle a un diamètre de bobine qui diminue vers le centre de celle-ci.
Dans ce cas, il est possible d'obtenir seulement une valeur d'inductance qui est plus faible que l'inductance 12 enroulée avec le même diamètre, bien que la même surface soit utilisée. Cela signifie que, bien que n'étant pas calculée précisément, une surface supplémentaire est requise pour obtenir une valeur d'inductance équivalente pour I'inductance 12.
Ainsi, il n'est pas pratique de sacrifier 30% ou plus de la superficie sur laquelle le circuit intégré doit être forme.
Un deuxième mode de réalisation montré sur la figure 4 est un dispositif à semiconducteur 2 cylindrique. Un circuit intégré 21 est formé sur une surface d'une pastille de tranche W2, et l'inductance 22 est formée sur des côtés de celle-ci. Le circuit intégré 2 1 et l'inductance 22 sont connectés par le biais de conducteurs de connexion 201, 202.
Le dispositif à semiconducteur 2 fonctionne de façon similaire au premier mode de réalisation.
Dans un dispositif à semiconducteur selon la présente invention, configuré comme les premier et deuxième modes de réalisation, un circuit intégré et une inductance sur une surface de la pastille de tranche peuvent être intégrés en produisant l'inductance en utilisant des côtés extérieurs de la pastille de tranche qui n'ont pas été employés de façon classique.
De plus, cela permet d'obtenir une valeur d'inductance suffisante, comparée à une bobine plane fermée sur une surface d'une pastille de tranche, sans aucune augmentation de taille globale.
Un dispositif à semiconducteur intégré avec une inductance comme dans la description plus haut et qui n'utilise aucune inductance reliée extérieurement, comme cela est nécessaire dans la technique connexe, peut être utilisé pour des appareils d'information microminiatures de type carte ou montre-bracelet qui constituel ont la tendance principale à l'avenir.
En outre, il peut être utilisé comme pastille-antenne.
Alors que les dispositifs à semiconducteur 1, 2 des premier et deuxième modes de réalisation se présentent sous les formes d'un cylindre quadrangulaire et d'un cylindre n'imposte quelle forme tridimensionnelle peut être utilisée tant qu'elle a une surface de fond sur laquelle doit être formé un circuit intégré et qu'elle a des côtés sur lesquels l'inductance doit entre formée. Cependant, un cylindre polygonal tel qu'un cylindre quadrangulaire du premier mode de réalisation est plus facile à découper en dés qu'un cylindre comme celui du premier mode de réalisation. En outre, il réduit le surfaces non utilisées sur une tranche.
Bien qu'un cylindre quadrangulaire comme dans le premier mode de réalisation soit particulièrement plus facile à séparer comparé à d'autres cylindres polygonaux, d'autres formes peuvent être utilisées. En modifiant la forme de la surface d'une pastille de tranche, il est possible de modifier également le diamètre de bobine car la circonfélence est modifiée, bien que la surface soit maintenue égale.
Comme dans le premier mode de réalisation, en configurant l'inductance sur des côtés extérieurs d'une pastille de tranche qui n'ont pas été utilisés de façon classique. il est possible de réaliser un dispositif à semiconducteur microminiature qui comprend une inductance, simultanément avec un circuit intégré à fonction élevée permettant une utilisation élevée d'une zone de polte obtenue comme dans la technique connexe.
Le deuxième aspect de l'invention permet d'obtenir un dispositif à semiconducteur microminiature ayant un circuit de résonance.
En poutre, étant donné que ces inventions permettent d'éliminer l'inductance qui a été un composant exteme, il est possible d'obtenir non seulement une réduction de taille, mais également un réduction de coût par la réduction du nombre de pièces et du nombre d'heures-homme nécessaires pour l'assemblage.
De plus, l'inductance produite sur la circonférence latérale d'une pastille de tranche offre une valeur d'inductance plus importante comparée à
I'inductance formée d'une façon plane sur la même surface en tant que circuit intégré.
I'inductance formée d'une façon plane sur la même surface en tant que circuit intégré.
Par conséquent, un dispositif à semiconducteur selon la présente invention peut être appliqué à des composants électroniques microminiatures fonctionnels, de haute performance, tels que des appareils d'infonnation microminiatures du type carte ou montre-bracelet qui constitueront la tendance principale à l'avenir.
En outre, quand une tranche de pastille est sous la forme d'un cylindre polygonal comme dans le troisième aspect de l'invention, la production de la pastille est facilitée et les pertes de la tranche peuvent être réduites.
Bien entendu, l'invention n'est pas limitée aux exemples de réalisation ci-dessus décrits et représentés, à partir desquels on pourra prévoir d'autres formes et d'autres modes de réalisation sans pour autant sortir de la portée de l'invention.
Claims (3)
1. Dispositif à semiconducteur comprenant un circuit intégré formé sur une surface supérieure d'une pastille de tranche de semiconducteur et une inductance formée sur des côtés de la pastille de tranche de semiconducteur.
2. Dispositif à semiconducteur selon la revendication 1, dans lequel l'inductance est connectée au circuit intégré pour configurer un circuit de résonance.
3. Dispositif à semiconducteur selon la revendication 1, dans lequel la pastille de tranche de semiconducteur se présente sous la forme d'un cylindre polygonal.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18595997A JP3328168B2 (ja) | 1997-06-26 | 1997-06-26 | 半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2766006A1 true FR2766006A1 (fr) | 1999-01-15 |
| FR2766006B1 FR2766006B1 (fr) | 2000-01-07 |
Family
ID=16179880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9808172A Expired - Fee Related FR2766006B1 (fr) | 1997-06-26 | 1998-06-26 | Dispositif a semiconducteur |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5914525A (fr) |
| JP (1) | JP3328168B2 (fr) |
| FR (1) | FR2766006B1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380608B1 (en) * | 1999-06-01 | 2002-04-30 | Alcatel Usa Sourcing L.P. | Multiple level spiral inductors used to form a filter in a printed circuit board |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02140970A (ja) * | 1988-11-21 | 1990-05-30 | Nec Corp | 半導体装置 |
| JPH02232962A (ja) * | 1989-03-07 | 1990-09-14 | Agency Of Ind Science & Technol | 集積回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3048592B2 (ja) * | 1990-02-20 | 2000-06-05 | ティーディーケイ株式会社 | 積層複合部品 |
| JPH04186667A (ja) * | 1990-11-16 | 1992-07-03 | Omron Corp | 半導体装置 |
-
1997
- 1997-06-26 JP JP18595997A patent/JP3328168B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-12 US US09/094,911 patent/US5914525A/en not_active Expired - Fee Related
- 1998-06-26 FR FR9808172A patent/FR2766006B1/fr not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02140970A (ja) * | 1988-11-21 | 1990-05-30 | Nec Corp | 半導体装置 |
| JPH02232962A (ja) * | 1989-03-07 | 1990-09-14 | Agency Of Ind Science & Technol | 集積回路 |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 014, no. 383 (E - 0966) 17 August 1990 (1990-08-17) * |
| PATENT ABSTRACTS OF JAPAN vol. 014, no. 546 (E - 1008) 4 December 1990 (1990-12-04) * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1117118A (ja) | 1999-01-22 |
| JP3328168B2 (ja) | 2002-09-24 |
| US5914525A (en) | 1999-06-22 |
| FR2766006B1 (fr) | 2000-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2005117208A1 (fr) | Antenne planaire à plots conducteurs à partir du plan de masse et/ou d'au moins un élément rayonnant, et procédé de fabrication correspondant. | |
| EP1901317A1 (fr) | Dispositif magnétique intégré controlé piézoélectriquement | |
| EP0327965A2 (fr) | Antenne multifréquence, utilisable notamment dans le domaine des télécommunications spatiales | |
| EP2643886A1 (fr) | Antenne planaire a bande passante elargie | |
| EP1540768B1 (fr) | Antenne helicoidale a large bande | |
| FR2575332A1 (fr) | Dispositif semi-conducteur ayant une couche metallisee de plusieurs epaisseurs et procede pour sa fabrication | |
| FR3088515A1 (fr) | Module electronique pour carte a puce | |
| FR2766006A1 (fr) | Dispositif a semiconducteur | |
| FR3062525A1 (fr) | Antenne a fentes integree dans une carte de circuit imprime et procede de fabrication de celle-ci | |
| WO2020126573A1 (fr) | Procede de fabrication d'un insert de carte a puce radiofrequence comportant une plaque metallique | |
| FR2780534A1 (fr) | Procede de realisation d'objets portatifs a composants electroniques et objets portatifs tels qu'obtenus par ledit procede | |
| WO2021233869A1 (fr) | Procédé de métallisation électro-chimique d'un circuit électrique double-face pour carte à puce et circuit électrique obtenu par ce procédé. | |
| FR2754416A1 (fr) | Module electronique et son procede de fabrication | |
| EP3671955B1 (fr) | Antenne fil-plaque monopolaire pour connexion differentielle | |
| WO2014068145A1 (fr) | Procédé de fabrication d'un connecteur pour module de carte à puce, connecteur de carte à puce obtenu par ce procédé et module de carte à puce comportant un tel connecteur | |
| FR3041147A1 (fr) | Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre | |
| EP0951067A1 (fr) | Circuit intégré avec couche d'arrêt et procédé de fabrication associé | |
| EP1565922B1 (fr) | Micro-commutateur electrostatique pour composant a faible tension d'actionnement | |
| FR2823377A1 (fr) | Ligne conductrice haute frequence sur un circuit integre | |
| WO2011023570A1 (fr) | Procede de realisation d'un dispositif comprenant un circuit radiofrequence, et dispositif obtenu | |
| EP1251581B1 (fr) | Enroulement inductif intégré haute fréquence | |
| EP1727231B1 (fr) | Composant microélectronique intégré pour filtrage du bruit électromagnétique et circuit de transmission radiofréquence le comportant | |
| CA2920445A1 (fr) | Dispositif d'emission et/ou de reception de signaux radiofrequences | |
| FR2811135A1 (fr) | Microcomposant du type micro-inductance ou microtransformateur | |
| FR3094137A1 (fr) | Boîtier électronique comportant des pistes contactant des fils |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070228 |