JP3298617B2 - 交流−直流変換器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は力率改善機能を有す
る交流−直流変換器に関する。

【０００２】

【従来の技術】交流電圧をダイオード整流回路で整流
し、これを平滑用コンデンサで平滑する整流平滑回路は
力率が悪いという欠点を有する。即ち、整流平滑回路で
は、正弦波交流電圧のピーク及びこの近傍のみで平滑用
コンデンサの充電電流が流れ、入力電流波形が正弦波と
ならず、且つ力率も悪い。この問題を解決するために図
１に示すような３相力率改善機能を有する交流−直流変
換器即ちコンバータが提案されている。図１のコンバー
タにおいては、３相交流電源１の第１、第２及び第３の
電源端子ｌｕ、１ｖ、１ｗに接続されたＵ相ライン２、
Ｖ相ライン３、Ｗ相ライン４が第１、第２及び第３のリ
アクトル（チョークコイル）Ｌu 、Ｌv 、Ｌw を介して
３相スイッチング整流器５に接続されている。

【０００３】３相スイッチング整流器５は、３相ブリッ
ジ接続された第１、第２、第３、第４、第５及び第６の
ダイオードＤua、Ｄub、Ｄva、Ｄvb、Ｄwa、Ｄwbを有す
る。第１の整流入力端子としてのＵ相のダイオードＤu
a、Ｄubの相互接続点６はＵ相ライン２に接続され、第
２の整流入力端子としてのＶ相のダイオードＤva、Ｄvb
の相互接続点７はＶ相ライン３に接続され、第３の整流
入力端子としてのＷ相のダイオードＤwa、Ｄwbの相互接
続点８はＷ相ライン４に接続され、上側の３つのダイオ
ードＤua、Ｄva、Ｄwaのカソードの相互接続点は第１の
整流出力端子であって、第１の直流出力ライン９に接続
され、下側の３つのダイオードＤub、Ｄvb、Ｄwbのアノ
ードの相互接続点は第２の整流出力端子であって、第２
の直流出力ライン１０に接続されている。ダイオードＤ
ua、Ｄub、Ｄva、Ｄvb、Ｄwa、Ｄwbに対して並列にＦＥ
Ｔから成る第１、第２、第３、第４、第５及び第６のス
イッチＱua、Ｑub、Ｑva、Ｑvb、Ｑwa、Ｑwb及び第１、
第２、第３、第４、第５及び第６のコンデンサＣua、Ｃ
ub、Ｃva、Ｃvb、Ｃwa、Ｃwbがそれぞれ接続されてい
る。第１及び第２の整流出力端子間即ち一対の直流出力
ライン９、１０間には逆流阻止用ダイオードＤ1 を介し
て平滑用コンデンサＣ1 が接続され、この平滑用コンデ
ンサＣ1 に並列に負荷Ｒが接続されている。また、６個
のスイッチＱua〜Ｑwbを制御するためのスイッチ制御回
路１１が設けられている。このスイッチ制御回路１１は
交流ライン２、３、４をリアクトルＬu 、Ｌv 、Ｌw を
介して断続的に短絡するように６個のスイッチＱua〜Ｑ
wbを制御するものである。入力電流波形の改善、力率改
善、出力電圧制御を実行するために、第１、第２及び第
３の電流検出器（変流器）ＣＴu 、ＣＴv 、ＣＴw が設
けられ、これ等がライン１２、１３、１４で制御回路１
１に接続され、また、交流ライン２、３、４がライン１
５、１６、１７によって制御回路１１に接続され、平滑
用コンデンサＣ1 の一端がライン１８によって制御回路
１１に接続されている。

【０００４】次に、図１のコンバータの動作を説明す
る。なお、電流経路は素子の参照符号のみで示す。図１
のコンバータにおいて、第１〜第６のダイオードＤua、
Ｄub、Ｄva、Ｄvb、Ｄwa、Ｄwbは３相ブリッジ接続され
ているので、３相全波整流回路としての機能を有する。
しかし、３相スイッチング整流器５においては、第１〜
第６のスイッチＱua〜Ｑwbから選択された２つが同時に
オン制御されると、整流機能が停止し、第１〜第３のリ
アクトルＬu 、Ｌv 、Ｌw の内の２つを含む短絡回路が
形成される。例えば、交流電源１から第１、第４及び第
６のダイオードＤua、Ｄvb、Ｄwbをオンにする向きの電
圧が発生している期間に第３及び第５のスイッチＱva、
Ｑwaをオンにすると、１−２−Ｌu −Ｄua−Ｑva−Ｌv
−３から成る閉回路及び１−２−Ｌu −Ｄua−Ｑwa−Ｌ
w −４から成る閉回路が形成される。これにより、平滑
用コンデンサＣ1 の充電電流に関係のない力率改善用電
流が流れる。スイッチＱva、Ｑwaのオン時間幅を変える
と、力率改善用電流の値が変化するので、波形及び力率
を目標に近づけるように改善することが可能になる。
今、３相交流電圧の一部区間のみの動作を説明したが、
別の区間においても同様な動作が生じる。

【０００５】

【発明が解決しようとする課題】ところで、第１〜第６
のスイッチＱua〜Ｑwbは寄生容量を有している。また、
６個のダイオードＤua〜Ｄwbのノイズを除去するため
に、これ等にそれぞれ並列にスナバー用コンデンサを接
続することがある。図１では寄生容量とスナバー用コン
デンサとを合せたものが第１〜第６のコンデンサＣua〜
Ｃwbとして示されている。第１〜第６のコンデンサＣua
〜Ｃwbはこれ等の並列に接続されているダイオードＤua
〜Ｄwb及びスイッチＱua〜Ｑwbがオフの時にはほぼ直流
出力電圧に充電されている。従って、前述したように例
えばスイッチＱva、Ｑwaがオンになると、コンデンサＣ
va、Ｃwaの電荷がスイッチＱva、Ｑwaを通って放出さ
れ、電力損失になる。また、スイッチＱva、Ｑwaの電圧
が０Ｖになる前にリアクトルＬu、Ｌv を通る閉回路の
電流がスイッチＱva、Ｑwaに流れると、スイッチング損
失が生じる。また、コンデンサＣva、Ｃwaの放電電流が
急激に流れると、これがノイズとなる。この種の問題を
解決するために本件出願人は特願平８−２５７８２４号
で３相スイッチング整流器５の出力段に図２に示す補助
スイッチＱ1 、補助リアクトルＬ1 、共振回路用ダイオ
−ドＤ1 、Ｄ2 、Ｄ3 及び共振回路用コンテンサＣ2 を
設け、スナバ−用コンデンサＣua〜Ｃwbに基づく損失を
低減する回路を提案した。しかし、ここには補助スイッ
チＱ1 のオン・オフの詳細が記載されていない。もし、
図２の回路で軽負荷又は無負荷のために主スイッチＱua
〜Ｑwbがオフ状態の時に、補助スイッチＱ1 を間欠的に
オン・オフすると、補助スイッチＱ1 が昇圧用コンバ−
タのスイッチと同様に機能し、補助スイッチＱ1 のタ−
ンオフ時に高電圧が発生し、平滑用コンデンサＣ1 の電
圧も必然的に高くなる。

【０００６】そこで、本発明の目的は、スナバー用コン
デンサ又は寄生容量に起因した電力損失及びノイズの低
減を図ることができると共に無負荷又は軽負荷時の過電
圧を防止することができる交流−直流変換器を提供する
ことにある。

【０００７】

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、交流電圧を供給するた
めの第１及び第２の電源端子と、第１及び第２の整流入
力端子と、第１及び第２の整流出力端子と、前記第１の
整流入力端子と前記第１の整流出力端子との間に接続さ
れた第１のダイオードと、前記第１の整流入力端子と前
記第２の整流出力端子との間に接続された第２のダイオ
ードと、前記第２の整流入力端子と前記第１の整流出力
端子との間に接続された第３のダイオードと、前記第２
の整流入力端子と前記第２の整流出力端子との間に接続
された第４のダイオードと、前記第１の電源端子と前記
第１の整流入力端子との間又は前記第１及び第２の整流
出力端子よりも電源側に接続された主リアクトルと、前
記第１及び第３のダイオード又は第２及び第４のダイオ
ードにそれぞれ並列に接続された第１及び第２の主スイ
ッチと、前記第１及び第２の主スイッチにそれぞれ並列
に接続された第１及び第２のコンデンサ又は寄生容量
と、前記第１及び第２の整流出力端子間に逆流阻止用ダ
イオードを介して接続された平滑用コンデンサと、前記
第１及び第２の整流出力端子間に前記主リアクトルより
もインダクタンス値の小さい補助リアクトルを介して接
続された補助スイッチと、その一端が前記補助リアクト
ルと前記補助スイッチとの接続点に接続された共振回路
形成用ダイオードと、前記第１の整流出力端子と前記共
振回路形成用ダイオードの他端との間に接続された共振
用コンデンサと、その一端が前記共振回路形成用ダイオ
ードと前記共振用コンデンサとの接続点に接続され、そ
の他端が前記逆流阻止用ダイオードと前記平滑用コンデ
ンサとの接続点に接続されたコンデンサ放電用ダイオー
ドと、前記第１及び第２の電源端子における力率を改善
すると共に前記平滑用コンデンサの出力電圧を一定値に
制御するように前記第１及び第２の主スイッチを前記交
流電圧の周期よりも十分に短い周期でオン・オフするた
めの第１の制御回路と、前記平滑用コンデンサの出力端
子間の負荷が第１の状態の時には前記第１及び第２の主
スイッチのターンオン時点の直前から直後までの所定時
間に前記補助スイッチをオンに制御するように形成さ
れ、且つ前記平滑用コンデンサの出力端子間の負荷が前
記第１の状態よりも軽い第２の状態の時又は無負荷の時
には、前記補助スイッチのデュ−ティ−比を前記第１の
状態の時の前記補助スイッチのデュ−ティ−比よりも小
さくするように形成されている第２の制御回路とを備え
ていることを特徴とする交流−直流変換器に係わるもの
である。なお、請求項２に示すように全てのダイオード
に並列にスイッチを接続することが望ましい。また、請
求項３に示すように、第１〜第６のダイオードによって
３相全波整流回路を形成し、少なくとも第１、第３、及
び第５のダイオード又は少なくとも第２、第４及び第６
のダイオードにそれぞれ並列にスイッチを接続すること
ができる。また、請求項４に示すように第１〜第６のダ
イオードの全てにそれぞれ並列にスイッチを接続するこ
とができる。本発明において、デュ−ティ−比（ｄｕｔ
ｙ ｆａｃｔｏｒ）は、補助スイッチの一定のオン・オ
フ周期に対するオン時間幅の比又は補助スイッチの不定
のオン・オフ周期に対するオン時間幅の比を意味する。

【０００８】

【発明の作用及び効果】各請求項の発明によれば、負荷
が第１の状態（定常状態）の場合にはダイオードに並列
の主スイッチのオンの直前から直後の所定時間だけ補助
スイッチがオンになる。この結果、第１及び第２の整流
出力端子間が補助リアクトルを介して補助スイッチで短
絡され、この間の電圧が実質的に０Ｖになる。これによ
り、主スイッチに並列接続されているコンデンサ又は寄
生容量の蓄積エネルギーが放出され、これが補助リアク
トルに移る。コンデンサ又は寄生容量の電荷のほぼ全部
が放出され、主スイッチの両端電圧が実質的に０Ｖにな
った状態で主スイッチがオン制御されると、コンデンサ
又は寄生容量の放電による電力損失及びノイズが低減さ
れ、また波形又は力率改善のための電流に基づく主スイ
ッチのターンオン時のスイッチング損失が低減される。
また、補助リアクトルは補助スイッチＱ1 に流れる電流
に遅れを与える。このため、補助スイッチＱ1 のターン
オン時に実質的にゼロ電流スイッチ（ＺＣＳ）が達成さ
れ、補助スイッチのスイッチング損失が小さくなる。ま
た、補助リアクトルにはダイオードを介して共振用コン
デンサが接続されているので、補助リアクトルの蓄積エ
ネルギーは補助スイッチのオフ期間に共振用コンデンサ
に移り、共振用コンデンサの電荷は平滑用コンデンサ又
は負荷に放出される。従って、補助リアクトルを設ける
ことによる電力損失は極めて小さい。また、主スイッチ
に並列接続されているコンデンサ又は寄生容量の電荷は
補助リアクトルを介してゆっくり放出されるので、これ
に起因するノイズの問題はほとんど生じない。また、軽
負荷又は無負荷のために主スイッチのオン時間幅が短く
なっている時又は主スイッチがオフに保たれている時に
は、補助スイッチのデュ−ティ−比が小さくなるので、
補助スイッチのオン期間に主リアクトル及び補助リアク
トルに蓄積されるエルギ−の平均値が小さくなり、主ス
イッチのオフ期間に補助スイッチがタ−ンオフして蓄積
エネルギ−の放出が生じても、平滑用コンデンサの電圧
の上昇が小さくなる。

【０００９】

【実施形態及び実施例】次に本発明の実施形態及び実施
例を説明する。まず、図２〜図１１を参照して本発明の
第１の実施例に係わるＡＣ−ＤＣコンバータを説明す
る。但し、図２において図１と実質的に同一の部分には
同一の符号を付してその説明を省略する。図２に示すコ
ンバータは、図１のコンバータに補助リアクトルＬ1 、
補助スイッチＱ1 、共振用コンデンサＣ2 、共振回路形
成用ダイオードＤ2 、及びコンデンサ放電用ダイオード
Ｄ3 を追加し、図１の制御回路１１を制御回路１１ａに
変形した他は図１と同一に形成されている。

【００１０】補助リアクトルＬ1 と補助スイッチＱ1 と
の直列回路は第１及び第２の直流出力ライン９、１０間
に接続されている。補助スイッチＱ1 は絶縁ゲート型電
界効果トランジスタ（ＦＥＴ）から成り、ダイオードＤ
q1を内蔵している。共振回路形成用ダイオードＤ2 のア
ノードは補助リアクトルＬ1 と補助スイッチＱ1 との接
続点に接続されている。共振用コンデンサＣ2 は第１の
直流出力ライン９とダイオードＤ2 のカソードとの間に
接続されている。コンデンサ放電用ダイオードＤ3 のア
ノードは共振回路形成用ダイオードＤ2 と共振用コンデ
ンサＣ2 との接続点に接続され、そのカソードは逆流阻
止用ダイオードＤ1 と平滑用コンデンサＣ1 との接続点
に接続されている。なお、スイッチング整流器５におけ
る第１〜第６のスイッチＱua〜Ｑwbはソースがサブスト
レートに接続された絶縁ゲート型電界効果トランジスタ
（ＦＥＴ）から成るので、ドレイン・ソース間に逆並列
にダイオードを内蔵している。従って、整流用の第１〜
第６のダイオードＤua〜ＤwbをＦＥＴの内蔵ダイオード
とすることもできる。また、第１〜第６のスイッチＱua
〜Ｑwbはドレイン・ソース間に寄生容量（浮遊容量又は
ストレーキャパシタンス）を有する。従って、第１〜第
６のコンデンサＣua〜ＣwbをスイッチＱua〜Ｑwbの寄生
容量とすることができる。

【００１１】図３は図２の制御回路１１ａを詳しく示す
ブロック図であり、図４は図３の制御信号出力回路２４
と第２の制御回路２５を詳しく示し、図５は図２の各部
の状態を示す波形図であり、図６は入力電流波形を原理
的に示す図であり、図７は主スイッチＱva、Ｑwaと補助
スイッチＱ1 のオン期間を示すものであり、図８は図２
の各部の状態を詳しく示す波形図である。

【００１２】図３の制御回路１１ａは、図５に示す６個
の主スイッチＱua、Ｑub、Ｑva、Ｑvb、Ｑwa、Ｑwbをオ
ン・オフ制御する信号を形成すると共に、補助スイッチ
Ｑ1をオン制御する信号を形成する。このため、制御回
路１１ａは、Ｕ相信号形成回路２１、Ｖ相信号形成回路
２２、Ｗ相信号形成回路２３、及び制御信号出力回路２
４から成る主スイッチＱua〜Ｑwbのための第１の制御回
路と、補助スイッチＱ1 のための第２の制御回路２５と
を有する。

【００１３】Ｕ相信号形成回路２１は、電流検出ライン
１２に接続された絶対値検出回路２６と、電圧検出ライ
ン１５に接続された絶対値検出回路２７と、出力電圧検
出ライン１８に接続された誤差増幅器２８と、この誤差
増幅器２８に基準電圧を与える基準電圧源２９と、電圧
絶対値検出回路２７と誤差増幅器２８に接続され、これ
等の出力を乗算するように形成された乗算器２９と、電
流絶対値検出回路２６と乗算器２９とに接続され、これ
等の出力の比較出力を発生するように形成された第１の
比較器３０と、第１の比較器３０に接続されたローパス
フィルタ３１と、交流電源１の交流電圧の周波数よりも
十分に高い周波数即ち交流電圧の周期よりも十分に短い
周期で三角波を発生する三角波発生回路３２と、ローパ
スフィルタ３１と三角波発生回路３２に接続された第２
の電圧比較器３３とから成る。Ｖ相２２及びＷ相回路２
３は、Ｕ相回路２１の三角波発生回路３２を共用してい
る他は、Ｕ相回路２１と同一に構成されている。従っ
て、これ等の詳細は示されていない。

【００１４】制御信号出力回路２４は、Ｕ相回路２１、
Ｖ相回路２２、Ｗ相回路２３に接続された分配回路４１
と、微小遅延回路４２とから成る。分配回路４１は、図
３のＵ相、Ｖ相、Ｗ相回路２１、２２、２３の出力に基
づいて図５に示すようなタイミングで第１〜第６のスイ
ッチＱua〜Ｑwbのオン・オフ制御信号（ＳＷ信号）を送
出するものである。遅延回路４２は、第１の負荷状態
（定常負荷状態）の時に、図７に示すように補助スイッ
チＱ1 のオン期間ｔ0 〜ｔ2 の中に主スイッチＱua〜Ｑ
wbのオン制御信号の立上りを位置させるように図７
（Ａ）（Ｂ）で点線で示す制御信号を実線の位置まで遅
延させるものである。

【００１５】補助スイッチＱ1 を制御するための第２の
制御回路２５は、図３に示すように制御信号出力回路２
４に接続されたＯＲゲ−ト４５と、この出力端子に接続
されたモノマルチバイブレ−タ（ＭＭＶ）４６と、誤差
増幅器４７と、基準電圧源４８とから成る。ＯＲゲ−ト
４５は論理和回路であって、図４に示すように各主スイ
ッチＱua〜Ｑwbの遅延前の制御信号ラインに接続されて
いる。ＭＭＶ４６は、抵抗４９、５１と、コンデンサ５
０と、抵抗４９に抵抗５１を介して並列に接続されたト
ランジスタ５２と、ＭＭＶ本体回路５３と、ダイオ−ド
５４とを含む可変モノマルチバイブレ−タであり、本体
回路５３のトリガ入力端子ＡにＯＲゲ−ト４５からパル
スが入力する毎に出力端子Ｑからパルスを発生し、これ
を補助スイッチＱ1 のゲ−トに供給するものである。こ
の可変ＭＭＶ４６の出力パルスの幅は抵抗４９とコンデ
ンサ５０の時定数によって制御される。誤差増幅器４７
の一方の入力端子は図３に示すように定電圧制御用誤差
増幅器２８の出力端子に接続され、この他方の入力端子
は基準電圧源４８に接続され、この出力端子はダイオ−
ド５４を介してトランジスタ５２のベ−スに接続されて
いる。誤差増幅器４７の一方の入力端子（正入力）が基
準電圧源４８の電圧よりも低くなると、負荷Ｒが第１の
状態からこれよりも軽い第２の状態となり、誤差増幅器
４７の出力は負になり、可変ＭＭＶ４６のダイオ−ド５
４及びトランジスタ５２がオンになり、可変ＭＭＶ４６
の出力パルス幅が狭くなる。また、誤差増幅器４７の出
力電圧のレベルの変化に応じてトランジスタ５２の抵抗
値が変化し、コンデンサ５０の充電時定数が変化し、Ｍ
ＭＶ本体回路５３のコンデンサ５０に接続された制御端
子Ｂの電圧が変化し、可変ＭＭＶ４６の出力パルスの幅
が変化する。補助スイッチＱ1 を制御するＭＭＶ４６の
出力パルスは、負荷Ｒが第１の状態（通常状態）の時に
は第１〜第６の主スイッチＱua〜Ｑwbのオン開始時点の
直前からオン開始時点の直後までの一定時間幅を有す
る。図７（Ａ）（Ｂ）には第３及び第５の主スイッチＱ
va、Ｑwaの制御信号が示され、図７（Ｃ）には補助スイ
ッチＱ1 の制御信号が示されている。これから明らかな
ように、主スイッチＱva、Ｑwaのオン開始時点ｔ1 より
も前のｔ0 から補助スイッチＱ1 はオンになり、ｔ1 の
直後のｔ2 でオフになる。従って、図３のＭＭＶ４６は
図７（Ｃ）に示す補助スイッチＱ1 のオン期間ｔ0 〜ｔ
2 に相当する幅を有する制御パルスを出力する。なお、
図７（Ｃ）の補助スイッチＱ1 のオン開始時点ｔ0 はＵ
相回路２１、Ｖ相回路２２、Ｗ相回路２３から得られる
図７（Ａ）（Ｂ）で点線で示すような制御パルスの前縁
に基づいて決定される。第１〜第６の主スイッチＱua〜
Ｑwbのゲートには、Ｕ、Ｖ、Ｗ相回路２１、２２、２３
から得られる制御パルスをそのまま供給しないで、図７
（Ａ）（Ｂ）の実線で示すようにその前縁が図７（Ｃ）
の補助スイッチＱ1 の制御パルスの中に位置するように
遅延させて与える。負荷Ｒが第１の状態よりも軽い第２
の状態又は無負荷になると図７のｔ3 〜ｔ5 に示すよう
にＭＭＶ４６の出力パルスが狭くなる。

【００１６】図５の基準相電圧Ｖu 、Ｖv 、Ｖw は、図
２の電源ライン２、３、４の線間電圧を相電圧に変換し
たものに相当する。第１〜第６の主スイッチＱua〜Ｑwb
のオン・オフ（ＳＷ）動作期間は、図５の基準相電圧Ｖ
u 、Ｖv 、Ｖw に基づいて決定される。３相の各相電流
ｉu 、ｉv 、ｉw の間にはｉu ＝ｉv ＋ｉw の関係があ
るので、第１〜第６の主スイッチＱua〜Ｑwbの３相の全
てを制御しないで、２相分を制御すればよい。図５の第
１〜第６の主スイッチＱua〜Ｑwbのオン・オフ（ＳＷ）
動作期間は同一時間に２相分のみ制御する場合を示す。
勿論、３相を同時に制御しても差し支えない。今、基準
相電圧Ｖu を基準にして主スイッチＱua〜Ｑwbのオン・
オフ（ＳＷ）動作を説明すると、０〜６０度の第１の期
間Ｔ1 では第２及び第６の主スイッチＱub、Ｑwbをオン
・オフ動作させる。６０〜１２０度の第２の期間Ｔ2 で
は第３及び第５の主スイッチＱva、Ｑwaをオン・オフ動
作させる。また、１２０〜１８０度の第３の期間Ｔ3 で
は第２及び第４の主スイッチＱub、Ｑvbをオン・オフ動
作させる。また、１８０〜２４０度の第４の期間Ｔ4 で
は第１及び第５の主スイッチＱua、Ｑwaをオン・オフ動
作させる。また、２４０〜３００度の第５の期間Ｔ5 で
は第４及び第６の主スイッチＱvb、Ｑwbをオン・オフ動
作させる。３００〜３６０度の期間Ｔ6 では第１及び第
３の主スイッチＱua、Ｑvaをオン・オフ動作させる。な
お、３相スイッチング方式を採用する場合には、上記に
追加して第１の主スイッチＱuaを第５の期間Ｔ5 でオン
・オフ動作、第２の主スイッチＱubを第２の期間Ｔ2 で
オン・オフ動作、第３の主スイッチＱvaを第１の期間Ｔ
1 でオン・オフ動作、第４の主スイッチＱvbを第４の期
間Ｔ4 でオン・オフ動作、第５の主スイッチＱwaを第３
の期間Ｔ3 でオン・オフ動作、第６の主スイッチＱwbを
第６の期間Ｔ6 でオン・オフ動作させる。

【００１７】図２のコンバータにおける力率改善動作は
図１のコンバータと同一であり、例えば図５の第２の期
間においては、第３及び第５の主スイッチＱva、Ｑwaを
オン・オフする。これにより、主スイッチＱva、Ｑwaの
オン期間には、図１と同様に１−２−Ｌu −Ｄua−Ｑva
−Ｌv −３の回路が形成され、また１−２−Ｌu −Ｄua
−Ｑwa−Ｌw −４の回路が形成され、平滑用コンデンサ
Ｃ1 の充電に無関係に電流が流れ、この電流の振幅は図
６に示すように正弦波電圧の振幅の変化に対応して変化
するので、交流入力電流波は正弦波に近似し、力率も改
善される。

【００１８】図６の電流の振幅は、第１〜第６の主スイ
ッチＱua〜Ｑwbのオン時間幅を図３の制御回路１１ａに
よって調整することによって達成される。今、Ｕ相制御
を例にとって説明すると、Ｕ相ライン２の電流の絶対値
を示す信号Ａが図３の電流絶対値検出回路２６から得ら
れる。一方、電圧検出ライン１５から得られた電圧を電
圧絶対値検出回路２７に入力させることによって、ここ
から基準正弦波信号Ｂが得られる。また、誤差増幅器２
８からは直流出力電圧を一定に制御するための誤差信号
が得られ、これが乗算器２９で基準正弦波信号Ｂに乗算
され、信号Ｃになる。第１の比較器３０は信号ＡとＣと
の比較出力を発生し、これがローパスフィルタ３１で平
滑されて第２の比較器３３の入力となる。第２の比較器
３３は三角波Ｄと平滑された直流電圧とを比較してパル
スＥを出力する。パルスＥは図７（Ａ）（Ｂ）で点線で
示すものと同様なものであって、図７（Ｃ）に示す補助
スイッチＱ1 の制御信号を形成するためにＭＭＶ４６を
トリガする。また、パルスＥに図７のｔ0 〜ｔ1 に相当
する遅延が制御信号出力回路２４において与えられ、図
７（Ａ）（Ｂ）で実線で示すような制御信号が得られ
る。これにより、入力電流波形は正弦波に近似し、また
直流出力電圧は一定値に制御される。

【００１９】次に、図５の第２の期間Ｔ2 における第３
及び第５の主スイッチＱva、Ｑwaのオン・オフ動作によ
る電力損失の低減効果及びノイズ抑制効果を図８を参照
して説明する。図８のｔ0 時点よりも前の第３及び第５
の主スイッチＱva、Ｑwaのオフ期間に第３及び第５のコ
ンデンサＣva、Ｃwaが平滑用コンデンサＣ1 の電圧とほ
ぼ同一の電圧になるように充電されている。ｔ0 で図８
（Ｉ）に示すように補助スイッチＱ1 のゲートにゲート
制御信号Ｖg1が印加されると、補助スイッチＱ1 がオン
になり、１−２−Ｌu −Ｄua−Ｌ1 −Ｑ1 −Ｄvb−Ｌv
−３の回路、及び１−２−Ｌu −Ｄua−Ｌ1 −Ｑ1 −Ｄ
wb−Ｌw −４の回路が形成されて、補助スイッチＱ1 に
図８（Ｈ）に示すように電流ｉQ1が流れ始める。この電
流ｉQ1は傾斜を有して増大するので、補助スイッチＱ1
のターンオン時のゼロ電流スイッチ（ＺＣＳ）が達成さ
れる。補助リアクトルＬ1 の電流ｉL1が図８（Ｌ）に示
すように傾斜を有して増大し、図８のｔ1 時点で入力段
のリアクトルＬu に流れる電流値と等しくなると、逆流
阻止用ダイオードＤ1 を通って流れる電流はゼロにな
り、これがオフになる。これにより、第３及び第５のコ
ンデンサＣva、Ｃwaの放電が可能になり、Ｃva−Ｌ1 −
Ｑ1 −Ｄvbの回路でコンデンサＣvaが放電し、Ｃwa−Ｌ
1 −Ｑ1 −Ｄwbの回路でコンデンサＣwaが放電する。

【００２０】コンデンサＣva、Ｃwaが完全に放電し、こ
の電圧が図８のｔ2 時点で実質的に０Ｖになると、補助
リアクトルＬ1 の電流ｉL1はダイオードＤva、Ｄwaを通
って流れる。これにより、コンデンサＣva、Ｃwaの電圧
がほぼ０Ｖに維持される。第３及び第５の主スイッチＱ
va、ＱwaはコンデンサＣva、Ｃwaに並列接続されている
ので、これ等の電圧ＶQva 、ＶQwa は図８（Ａ）、
（Ｄ）に示すようにｔ1 〜ｔ2 期間に傾斜を有して低下
し、ｔ2 時点でほぼ０Ｖになり、ｔ2 以後においても０
Ｖに維持される。従って、ｔ2 時点以後のｔ3 時点で第
３及び第５の主スイッチＱva、Ｑwaのゲートに図８
（Ｃ）、（Ｆ）に示すようにゲート電圧Ｖgva 、Ｖgwa
を与えると、ターンオン時のＺＶＳ（ゼロ電圧スイッチ
ング）が達成される。また、ｔ3 時点で第３及び第５の
主スイッチＱva、Ｑwaをオンにしても、コンデンサＣv
a、Ｃwaの電荷は放出済であるので、放電に基づく電流
が第３及び第５のスイッチＱva、Ｑwaを通って流れな
い。ｔ2 時点でコンデンサＣva、Ｃwaが放電を終了して
からｔ4 時点で補助スイッチＱ1 がオフになるまでの期
間には、補助リアクトルＬ1 のエネルギ−によってＬ1
−Ｑ1 −Ｄvb−Ｄvaの回路及びＬ1 −Ｑ1 −Ｄwb−Ｄwa
の回路で電流ｉL1が流れる。この電流は図８（Ｂ）、
（Ｅ）で電流ｉQva 、ｉQwa の逆方向電流として示され
ている。

【００２１】ｔ4 で補助スイッチＱ1 がオフになると、
第３及び第５の主スイッチＱva、Ｑwaに１−２−Ｌu −
Ｄua−Ｑva−Ｌv −３の回路で電流ｉQva が流れ、また
１−２−Ｌu −Ｄua−Ｑwa−Ｌw −４の回路で電流ｉQw
a が流れ、これ等が入力電流波形及び力率改善に寄与す
る。

【００２２】また、ｔ4 時点で補助スイッチＱ1 がオフ
になると、共振回路形成用ダイオードＤ2 が導通し、Ｌ
1 −Ｄ2 −Ｃ2 の共振回路が形成され、共振用コンデン
サＣ2 に図８（Ｋ）に示すように充電電流ｉc2が流れ、
この電圧Ｖc2が図８（Ｊ）に示すように高くなる。

【００２３】ｔ5 時点で第５の主スイッチＱwaをオフに
すると、第５のコンデンサＣwaの充電が開始し、この電
圧が徐々に高くなり、第５の主スイッチＱwaの電圧ＶQw
a も図８（Ｄ）に示すように徐々に高くなる。従って、
第５の主スイッチＱwaのターンオフ時のＺＶＳが達成さ
れる。

【００２４】また、ｔ5 時点で第５の主スイッチＱwaが
オフになると、第１及び第２の直流出力ライン９、１０
間に整流出力が得られる。この整流出力電圧と共振用コ
ンデンサＣ2 の電圧Ｖc2との和が平滑用コンデンサＣ1
の電圧よりも高いと、１−２−Ｌu −Ｄua−Ｃ2 −Ｄ3
−Ｃ1 及びＲ−Ｄvb−Ｌv −３の回路及び１−２−Ｌu
−Ｄva−Ｃ2 −Ｄ3 −Ｃ1 及びＲ−Ｄwb−Ｌw −４の回
路で共振用コンデンサＣ2 の放電が生じ、図８（Ｋ）に
示すようにコンデンサ電流Ｉc2が流れると共に、図８
（Ｊ）に示すよう共振用コンデンサＣ2 の電圧Ｖc2が低
下する。共振用コンデンサＣ2 による逆流阻止用ダイオ
ードＤ1 の逆バイアスが解除されると、このダイオード
Ｄ1 を通って平滑用コンデンサＣ1 及び負荷Ｒに電流が
流れる。図８のｔ6 時点で第３の主スイッチＱvaがオフ
になると、これに並列接続されたコンデンサＣvaが充電
され、図８（Ａ）に示すように第３の主スイッチＱvaの
電圧ＶQvが除々に高くなり、ＺＶＳが達成される。ｔ0
〜ｔ7 期間の１周期が終了すると、同様な動作が繰返し
て生じる。以上、図８の第２の期間Ｔ2 を例にして図２
のコンバータの動作を説明したが、残りの第１及び第３
〜第６の期間Ｔ1 、Ｔ3 〜Ｔ4 においても、オン・オフ
する主スイッチが変るのみで、本質的な動作は第２の期
間Ｔ2 と同一である。

【００２５】次に、負荷Ｒが第２の状態即ち軽負荷また
は無負荷になった場合における平滑用コンデンサＣ1 の
電圧即ち出力電圧Ｖ0 の上昇を抑制する動作を説明す
る。図９（Ａ）は負荷Ｒの電流Ｉ0 の変化を示し、図９
（Ｂ）はＭＭＶ４６の出力パルスの変化を示し、図９
（Ｃ）は６個の主スイッチＱua〜Ｑwbの制御パルスの変
化を１つの時間軸上に説明的に示す。図９（Ａ）のｔ1
時点より前は最大電流Ｉmax を示し、ｔ3 よりも後は最
小電流Ｉmin を示し、ｔ1 〜ｔ3 の範囲は両者の間を示
し、基準電流Ｉr に交差するｔ2 時点の電流は負荷Ｒの
第１の状態と第２の状態の境界の値を示す。ここではｔ
2 よりも前のＩ0 ＞Ｉr が第１の状態。Ｉ0≦Ｉr が第
２の状態とされている。出力電圧Ｖ0 の検出値は負荷電
流Ｉ0 に反比例的に変化する。従って、ｔ1 〜ｔ3 区間
で負荷電流Ｉ0 が徐々に低下すると、出力電圧Ｖ0 の検
出値は徐々に高くなり、６個の主スイッチＱua〜Ｑwbの
制御パルスの幅即ち、デュ−ティ−比は図９（Ｃ）に示
すように徐々に小さくなる。この実施例では、図９のｔ
2 時点間ではＭＭＶ４６の出力パルスの幅が一定に保た
れる。負荷電流Ｉ0 が図９のｔ2 時点以後に示すように
基準電流Ｉr よりも低くなると図４の誤差増幅器４７の
出力が低レベルになり、ＭＭＶ４６のトランジスタ５２
がオンになり、ＭＭＶ４６の出力パルスのデュ−ティ−
比の制御が開始し、図９のｔ2 時点よりも後ではＭＭＶ
４６の出力パルスの幅及びデュ−ティ−比がｔ2 時点よ
りも前のＭＭＶ４６の出力パルスの幅及びデュ−ティ−
比よりも小さくなる。主スイッチＱua〜Ｑwbの制御信号
のパルス幅は、図９ではｔ1 から徐々に狭くなり、ｔ2
〜ｔ3 区間の途中からＭＭＶ４６の出力パルスの後縁よ
りも先に主スイッチＱua〜Ｑwbの制御信号の後縁が位置
し、制御信号のパルス幅は実質的に零とみなせるように
極めて狭くなる。もし、ＭＭＶ４６の出力パルスの幅が
図９のｔ2 よりも前と同一に保たれた状態で主スイッチ
Ｑua〜Ｑwbのパルス幅のみが狭くなると、補助スイッチ
Ｑ1 が昇圧型コンバ−タのスイッチと同様に機能し、図
１０の負荷電流Ｉ0 が基準電流値Ｉr よりも低い領域
（第２の負荷状態）では破線で示すように出力電圧Ｖ0
が高くなる。これを更に詳しく説明すると、軽負荷又は
無負荷の状態で６個の主スイッチＱua〜Ｑwbのオン時間
幅が零又は極めて狭い状態において補助スイッチが間欠
的にオン・オフし、例えば図１１（Ｂ）で点線で示すよ
うにｔ0 〜ｔ2 の比較的広いパルスがＭＭＶ４６から補
助スイッチＱ1 のゲ−トソ−ス間に印加されており、デ
ュ−ティ−比がＴa ／Ｔと比較的大きいとすれば、補助
スイッチＱ1 のオン期間に主リアクトルＬu 、Ｌv 、Ｌ
w 及び補助リアクトルＬ1 のコアに蓄積される磁気エネ
ルギ−が大きくなり、補助スイッチＱ1 のタ−ンオフ時
における主リアクトルＬu 、Ｌv 、Ｌw 及び補助リアク
トルＬ1 からの放出エネルギ−も大きくなり、図１１
（Ａ）で破線で示すように補助スイッチＱ1 のドレイン
・ソ−ス間電圧Ｖ_DSQ1及び出力電圧Ｖ0 が大きくなる。
しかし、本発明に従って、補助スイッチＱ1 のデュ−テ
ィ−比を図１１（Ｂ）の実線で示すようにＴb ／Ｔに下
げると、主リアクトルＬu 、Ｌv 、Ｌw 及び補助リアク
トルＬ1 に対する蓄積エネルギ−も少なくなり、補助ス
イッチＱ1 のタ−ンオフ時の電圧も低くなり、出力電圧
Ｖ0 を図１０のＶ2 に示す値に制限することができる。

【００２６】なお、本実施例の主スイッチＱua〜Ｑwbの
制御信号を形成するための比較器３３及びこの入力回路
は出力電圧が所定以上に上昇しても極く狭い出力パルス
を発生し続けるように構成されている。即ち、三角波発
生回路３２から送出される三角波Ｄの振幅の範囲からＬ
ＰＦ３１の出力信号が外れないように両者のレベルが調
整されている。

【００２７】上述から明らかなように、本実施例のコン
バータは次の利点を有する。 （イ） スイッチング整流器５の第１〜第６の主スイッ
チＱua〜Ｑwbのターンオン及びターンオフ時にＺＶＳが
達成され、電力損失が低減する。 （ロ） 第１〜第６のコンデンサＣua〜Ｃwbの電荷を平
滑用コンデンサＣ1 又は負荷Ｒに放出することができる
ので、電力損失が低減する。 （ハ） 第１〜第６のコンデンサＣua〜Ｃwbの放電電流
が急激に流れないので、ノイズの発生が抑制される。 （ニ） 補助スイッチＱ1 はターンオン時にＺＣＳ（ゼ
ロ電流スイッチ）、ターンオフ時にＺＶＳとなるので、
ここでの電力損失は少ない。 （ホ） 軽負荷又は無負荷時に補助スイッチＱ1 のデュ
−ティ−比が小さくなるので、補助スイッチＱ1 のオン
期間における主リアクトルＬu 、Ｌv Ｌw 及び補助リア
クトルＬ1 に対するエネルギ−の蓄積が少なくなり、過
電圧が抑制され、平滑用コンデンサＣ1 の電圧の異常上
昇が抑制される。

【００２８】

【第２の実施例】次に、図１２〜図１４を参照して第２
の実施例のＡＣ−ＤＣコンバ−タを説明する。但し、第
２の実施例の主回路は図２と同一であるので、主回路は
図２を参照して説明する。また、図１２において図３と
同一の部分には同一の符号を付してその説明を省略す
る。図１２の制御回路１１ａはＭＭＶ４６を固定タイプ
とし、三角波発生回路３２ａを可変周期タイプとし、こ
れを誤差増幅器４７の出力で制御する点を除いて図３と
同一に構成されている。従って、ＭＭＶ４６からは図１
４（Ａ）に示すように一定幅Ｔa のパルスが出力され
る。一方、三角波発生回路３２ａは可変周期構成である
で、図１４（Ｂ）に示すように負荷Ｒが軽くなるに従っ
て三角波の周期がＴc1、Ｔc2のように徐々に長くなり、
補助スイッチＱ1 のデュ−ティ−比もＴa ／Ｔc1、Ｔa
／Ｔc2のように徐々に小さくなり、出力電圧Ｖ0 の抑制
効果が第１の実施例と同様に生じる。なお、図１４のｔ
1 、ｔ2 、ｔ3 時点は図９のｔ1、ｔ2 、ｔ3 時点と同
一の負荷電流状態を示し、図１２の誤差増幅器４７は図
１４のｔ2 時点よりも後の状態で負出力となり、三角波
の周期の制御が開始する。また、図１４（Ｃ）は主スイ
ッチＱua〜Ｑwbの制御信号を図９（Ｃ）と同様に示す。

【００２９】図１３は可変周波三角波発生回路３２ａの
一例を示す。この三角波発生回路３２ａは可変クロック
回路６１と三角波形成回路６２とから成る。可変クロッ
ク回路６１は発振回路本体部６３と２つの抵抗６４、６
５と１つのコンデンサ６６と、１つのダイオ−ドＤ67と
から成り、コンデンサ６６を電源＋Ｖccの電圧によって
抵抗６４を介して充電し、この充電電流の一部を抵抗６
５とダイオ−ド６７を介して図１２の誤差増幅器４７に
バイパスさせるように構成されている。なお、図１３の
ダイオ−ド６７は図１２の誤差増幅器４７に接続され
る。三角波形成回路６２は可変クロック回路６１の出力
パルスに同期して図１４（Ｂ）の三角波を発生する。

【００３０】図１２に示す第２の実施例によっても第１
の実施例と同一の効果を得ることができる。更に、軽負
荷状態でも部分共振動作を行うことができ、出力電圧の
変動幅を小さくすることができる。

【００３１】

【第３の実施例】図１５に示す第３の実施例のコンバー
タは、図２のコンバータから第２、第４及び第６の主ス
イッチＱub、Ｑvb、Ｑwbと第２、第４及び第６のコンデ
ンサＣub、Ｃvb、Ｃwbを省いた他は図２と同様に構成し
たものである。この場合には図４に示す第１〜第６の期
間Ｔ1 〜Ｔ6 の全部の入力電流の制御は不可能である
が、一部の期間は制御可能であるので、第１の実施例と
同様な作用効果を得ることができる。

【００３２】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図２の電源１を単相電源とし、Ｗ相のダイオー
ドＤwa、Ｄwb、主スイッチＱwa、Ｑwb、コンデンサＣw
a、Ｃwbを省いた構成にすることができる。また、この
単相電源において、更に、Ｕ相の主スイッチＱub、コン
デンサＣub、Ｖ相の主スイッチＱvb、コンデンサＣvbを
省いた構成にすることができる。単相の場合には、例え
ば正の半波の期間には第３の主スイッチＱvaをオン・オ
フし、負の半波の期間には第１の主スイッチＱuaをオン
・オフする。 （２） 図３では、制御信号出力回路２４の信号に基づ
いてモノマルチバイブレータ２５をトリガし、補助スイ
ッチＱ1 の制御パルスを形成しているが、この代りに、
図７（Ｃ）及び図８（Ｉ）に示す補助スイッチＱ1 の制
御信号を一定の周期で発生させ、これを基準にして図３
の三角波発生回路３２から三角波を発生させ、第１〜第
６の主スイッチＱua〜Ｑwbの制御信号を作ることができ
る。 （３） 主スイッチＱua〜Ｑwb、及び補助スイッチＱ1
をバイポーラトランジスタとすることができる。 （４） 第１〜第６のダイオードＤua〜Ｄwbを主スイッ
チＱua〜Ｑwbを構成するＦＥＴの内蔵ダイオードとする
ことができる。 （５）リアクトルＬu 、Ｌv 、Ｌw を整流出力端子より
も電源側の任意の位置に移動することができる。即ち、
主スイッチＱua〜Ｑubをオンにすることによって形成さ
れる閉回路中のどこかに主リアクトルＬu 〜Ｌw が配置
されていればよい。

【図面の簡単な説明】

【図１】従来のコンバータを示す回路図である。

【図２】本発明の第１の実施例のコンバータを示す回路
図である。

【図３】図２の制御回路を示す回路図である。

【図４】図２の制御信号出力回路及び第２の制御回路を
詳しく示す図である。

【図５】図２の各相電圧と主スイッチのオン・オフ期間
との関係を示す図である。

【図６】図２の入力電流波形を主スイッチのオン・オフ
期間に関係づけて示す波形図である。

【図７】図２の第３及び第５の主スイッチ及び補助スイ
ッチの制御信号を示す図である。

【図８】図４の第２の期間における図２の各部の状態を
示す波形図である。

【図９】第１の実施例の負荷電流とＭＭＶ出力パルスと
主スイッチ制御信号との関係を示す図である。

【図１０】負荷電流と出力電圧の関係を示す図である。

【図１１】補助スイッチのドレイン・ソ−ス間電圧を示
す図である。

【図１２】第２の実施例の制御回路を示すブロック図で
ある。

【図１３】図１２の三角波発生回路を示す図である。

【図１４】第２の実施例のＭＭＶ出力パルス、三角波及
び主スイッチの制御信号を示す図である。

【図１５】第３の実施例のコンバータを示す回路図であ
る。

【符号の説明】

１ 電源 ５ スイッチング整流器 Ｌ1 補助リアクトル Ｑ1 補助スイッチ Ｃ2 共振用コンデンサ ４６ 可変ＭＭＶ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−298643（ＪＰ，Ａ) 特開 平７−143754（ＪＰ，Ａ) 特開 平７−75342（ＪＰ，Ａ) 特開 平１−298959（ＪＰ，Ａ) 国際公開96／23346（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/219

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 交流電圧を供給するための第１及び第２
   の電源端子と、 第１及び第２の整流入力端子と、 第１及び第２の整流出力端子と、 前記第１の整流入力端子と前記第１の整流出力端子との
   間に接続された第１のダイオードと、 前記第１の整流入力端子と前記第２の整流出力端子との
   間に接続された第２のダイオードと、 前記第２の整流入力端子と前記第１の整流出力端子との
   間に接続された第３のダイオードと、 前記第２の整流入力端子と前記第２の整流出力端子との
   間に接続された第４のダイオードと、 前記第１の電源端子と前記第１の整流入力端子との間又
   は前記第１及び第２の整流出力端子よりも電源側に接続
   された主リアクトルと、 前記第１及び第３のダイオード又は第２及び第４のダイ
   オードにそれぞれ並列に接続された第１及び第２の主ス
   イッチと、 前記第１及び第２の主スイッチにそれぞれ並列に接続さ
   れた第１及び第２のコンデンサ又は寄生容量と、 前記第１及び第２の整流出力端子間に逆流阻止用ダイオ
   ードを介して接続された平滑用コンデンサと、 前記第１及び第２の整流出力端子間に前記主リアクトル
   よりもインダクタンス値の小さい補助リアクトルを介し
   て接続された補助スイッチと、その一端が前記補助リアクトルと前記補助スイッチとの
   接続点に接続された共振回路形成用ダイオードと、 前記第１の整流出力端子と前記共振回路形成用ダイオー
   ドの他端との間に接続された共振用コンデンサと、 その一端が前記共振回路形成用ダイオードと前記共振用
   コンデンサとの接続点に接続され、その他端が前記逆流
   阻止用ダイオードと前記平滑用コンデンサとの接続点に
   接続されたコンデンサ放電用ダイオードと、 前記第１及び第２の電源端子における力率を改善すると
   共に前記平滑用コンデンサの出力電圧を一定値に制御す
   るように前記第１及び第２の主スイッチを前記交流電圧
   の周期よりも十分に短い周期でオン・オフするための第
   １の制御回路と、 前記平滑用コンデンサの出力端子間の負荷が第１の状態
   の時には前記第１及び第２の主スイッチのターンオン時
   点の直前から直後までの所定時間に前記補助スイッチを
   オンに制御するように形成され、且つ前記平滑用コンデ
   ンサの出力端子間の負荷が前記第１の状態よりも軽い第
   ２の状態の時又は無負荷の時には、前記補助スイッチの
   デュ−ティ−比を前記第１の状態の時の前記補助スイッ
   チのデュ−ティ−比よりも小さくするように形成されて
   いる第２の制御回路とを備えていることを特徴とする交
   流−直流変換器。
2. 【請求項２】 更に、 前記第１及び第２の主スイッチが並列に接続されなかっ
   た前記第２及び第４のダイオード又は前記第１及び第３
   のダイオードに対してそれぞれ並列に接続された第３及
   び第４の主スイッチと、 前記第３及び第４の主スイッチにそれぞれ並列に接続さ
   れた第３及び第４のコンデンサ又は寄生容量とを有し、
   且つ前記第１の制御回路は前記第３及び第４の主スイッ
   チを前記第１及び第２の主スイッチと同様にオン・オフ
   するように形成されており、 且つ前記第２の制御回路は、前記平滑用コンデンサの出
   力端子間の負荷が第１の状態の時には、前記第１、第
   ２、第３及び第４の主スイッチのターンオン時点の直前
   から直後までの所定時間に前記補助スイッチをオン制御
   し、前記平滑用コンデンサの出力端子間の負荷が前記第
   １の状態よりも軽い第２の状態の時又は無負荷の時に
   は、前記補助スイッチのデュ−ティ−比を前記第１の状
   態の時の前記補助スイッチのデュ−ティ−比よりも小さ
   くするように形成されていることを特徴とする請求項１
   記載の交流−直流変換器。
3. 【請求項３】 ３相交流電圧を供給するための第１、第
   ２及び第３の電源端子と、 第１、第２及び第３の整流入力端子と、 第１及び第２の整流出力端子と、 前記第１の整流入力端子と前記第１の整流出力端子との
   間に接続された第１のダイオードと、 前記第１の整流入力端子と前記第２の整流出力端子との
   間に接続された第２のダイオードと、 前記第２の整流入力端子と前記第１の整流出力端子との
   間に接続された第３のダイオードと、 前記第２の整流入力端子と前記第２の整流出力端子との
   間に接続された第４のダイオードと、 前記第３の整流入力端子と前記第１の整流出力端子との
   間に整流された第５のダイオードと、 前記第３の整流入力端子と前記第２の整流出力端子との
   間に接続された第６のダイオードと、 前記第１、第２及び第３の電源端子と前記第１、第２及
   び第３の整流入力端子との間又は前記第１及び第２の整
   流出力端子よりも電源側に接続された第１、第２及び第
   ３の主リアクトルと、 少なくとも前記第１、第３及び第５のダイオード又は少
   なくとも第２、第４及び第６のダイオードにそれぞれ並
   列に接続された第１、第２及び第３の主スイッチと、 前記第１、第２及び第３の主スイッチにそれぞれ並列に
   接続された第１、第２、及び第３のコンデンサ又は寄生
   容量と、 前記第１及び第２の整流出力端子間に逆流阻止用ダイオ
   ードを介して接続された平滑用コンデンサと、 前記第１及び第２の整流出力端子間に前記主リアクトル
   よりもインダクタンス値の小さい補助リアクトルを介し
   て接続された補助スイッチと、その一端が前記補助リアクトルと前記補助スイッチとの
   接続点に接続された共振回路形成用ダイオードと、 前記第１の整流出力端子と前記共振回路形成用ダイオー
   ドの他端との間に接続された共振用コンデンサと、 その一端が前記共振回路形成用ダイオードと前記共振用
   コンデンサとの接続点に接続され、その他端が前記逆流
   阻止用ダイオードと前記平滑用コンデンサとの接続点に
   接続されたコンデンサ放電用ダイオードと、 前記第１、第２及び第３の電源端子における力率を改善
   すると共に前記平滑用コンデンサの出力電圧を一定値に
   制御するように前記第１、第２及び第３の主スイッチを
   前記交流電圧の周期よりも十分に短い周期でオン・オフ
   する第１の制御回路と、 前記平滑用コンデンサの出力端子間の負荷が前記第１の
   状態の時には、前記第１、第２及び第３の主スイッチの
   ターンオン時点の直前から直後までの所定時間に前記補
   助スイッチをオンに制御するように形成され、且つ前記
   平滑用コンデンサの出力端子間の負荷が前記第１の状態
   よりも軽い第２の状態の時又は無負荷の時には、前記補
   助スイッチのデュ−ティ−比を前記第１の状態の時の前
   記補助スイッチのデュ−ティ−比よりも小さくするよう
   に形成されている第２の制御回路とを備えていることを
   特徴とする交流−直流変換器。
4. 【請求項４】 更に、前記第１、第２及び第３の主スイ
   ッチが並列に接続されなかった前記第２、第４及び第６
   のダイオード又は前記第１、第３及び第５のダイオード
   に対してそれぞれ並列に接続された第４、第５及び第６
   の主スイッチと、 前記第４、第５及び第６の主スイッチにそれぞれ並列に
   接続された第４、第５及び第６のコンデンサ又は寄生容
   量とを有し、且つ前記第１の制御回路は前記第４、第５
   及び第６の主スイッチを前記第１、第２及び第３の主ス
   イッチと同様にオン・オフするように形成されており、 且つ前記第２の制御回路は、前記平滑用コンデンサの出
   力端子間の負荷が前記第１の状態の時には前記第１、第
   ２、第３、第４、第５及び第６の主スイッチのターンオ
   ン時点の直前から直後までの所定時間に前記補助スイッ
   チをオン制御し、前記平滑用コンデンサの出力端子間の
   負荷が前記第１の状態よりも軽い第２の状態の時又は無
   負荷の時には、前記補助スイッチのデュ−ティ−比を前
   記第１の状態の時の前記補助スイッチのデュ−ティ−比
   よりも小さくするように形成されていることを特徴とす
   る請求項３記載の交流−直流変換器。