JPH0327772A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH0327772A JPH0327772A JP1156788A JP15678889A JPH0327772A JP H0327772 A JPH0327772 A JP H0327772A JP 1156788 A JP1156788 A JP 1156788A JP 15678889 A JP15678889 A JP 15678889A JP H0327772 A JPH0327772 A JP H0327772A
- Authority
- JP
- Japan
- Prior art keywords
- anode
- cathode
- capacitor
- circuit
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 130
- 238000009499 grossing Methods 0.000 claims abstract description 24
- 238000004804 winding Methods 0.000 claims description 19
- 239000004575 stone Substances 0.000 claims description 12
- 239000000654 additive Substances 0.000 claims description 6
- 230000000996 additive effect Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 18
- 230000007423 decrease Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 241001417534 Lutjanidae Species 0.000 description 1
- 239000002574 poison Substances 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/305—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a thyratron or thyristor type requiring extinguishing means
- H02M3/315—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
- H02J1/102—Parallel operation of dc sources being switching converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33571—Half-bridge at primary side of an isolation transformer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＤＣ−ＤＣコンバータに係り、特に、無損失
のスナバ回路，及び小形化を図ったスイッチ回路を用い
、高周波化，小形化かつ高効率化を実現するのに好適な
ＤＣ−ＤＣコンバータに関し、かつ前記小形化を図った
ＤＣ−ＤＣコンバータを組み込んで小形軽量化を実現す
るのに好適な電子計算機にも関する。
のスナバ回路，及び小形化を図ったスイッチ回路を用い
、高周波化，小形化かつ高効率化を実現するのに好適な
ＤＣ−ＤＣコンバータに関し、かつ前記小形化を図った
ＤＣ−ＤＣコンバータを組み込んで小形軽量化を実現す
るのに好適な電子計算機にも関する。
直流電圧源，負荷及びスイッチ素子が直列に接続され，
前記スイッチ素子のオンオフによって負荷に電力を供給
するＤＣ−ＤＣコンバータにおいては、小形化が最も重
要な課題である。小形化を実現する有効な手段の一つは
回路動作の高周波化であり、高周波化によって磁性部品
、コンデンサ等の受動部品を小形にすることができる．
高周波化小形化を図ったＤＣ−ＤＣコンバータのー・例
として，第１６図に示す方式が既に知られている．同図
において、３は直流電圧源、４−ｌ，４−２は電源分割
用コンデンサ．５−１．５−２はＭＯＳ−ＦＥＴ、１９
−１．１９−２は充放電スナバ，１８は変圧器．９−１
．９−２は整流ダイオード、１１は出力平滑用リアクト
ル、１２は出力平滑用コンデンサ，３３は負荷である．
〔発明が解決しようとする課題〕 以下．ＤＣ−ＤＣコンバータの高周波化，小形化を阻害
する要因を述べる． ＤＣ−ＤＣコンバータの高周波化，小形化を阻害する第
１の要因は、スイッチング損失の増大である．スイッチ
ング損失は周波数にほぼ比例して増大する．このため，
高周波になる程、スイッチ素子の冷却ファンが大形化し
，コンバータの小形化が困難になる。上記従来技術では
、スイッチ素子であるＭＯＳ−ＦＥＴ５−１．５−２と
それぞれ並列に抵抗、コンデンサ及びダイオードからな
る充放電スナバ１９−１．１９−２を接続することによ
ってスイッチ素子のターンオフ損失を低減しており、こ
れによって高周波化，小形化を実現している．ところが
、この一例では、充放電スナバが無損失でなく、コンデ
ンサに吸収されたエネルギが抵抗で消費された大きな損
失を発生しているという問題がある．このため、このス
ナパ回路を用いたＤＣ−ＤＣコンバータは、高周波化に
伴って抵抗が大形化し、コンバータの小形化が困難にな
る．また，電源の効率も低い． 次に、ＤＣ−ＤＣコンバータの高周波化，小形化を阻害
する第２の要因は，二次側重なり期間による最大の実効
オン時比率の低下である。第１６図のように出力平滑回
路がチョーク入力型の構成になっている場合，スイッチ
素子をオンした直後、変圧器の二次側での転流が変圧器
の漏れインダクタンス、配線インダクタンス等によって
抑制されて緩やかに起こり、ある期間は変圧器の二次側
が短絡されている．この期間が二次側重なり期間と呼ば
れる．この期間では、スイッチ素子がオンしているにも
かかわらず負荷へ電力が伝達されない．チョーク入力型
の出力平滑回路を有するＤＣ−ＤＣコンバータでは、高
周波になる程、二次側重なり期間の周期に占める割合が
増大し、最大の実効オン時比率が低下する．このため、
最小入力電圧、最大負荷電流の場合に出力電圧を確保す
るには，変圧器の巻数を小さく設定せざるをえない。
前記スイッチ素子のオンオフによって負荷に電力を供給
するＤＣ−ＤＣコンバータにおいては、小形化が最も重
要な課題である。小形化を実現する有効な手段の一つは
回路動作の高周波化であり、高周波化によって磁性部品
、コンデンサ等の受動部品を小形にすることができる．
高周波化小形化を図ったＤＣ−ＤＣコンバータのー・例
として，第１６図に示す方式が既に知られている．同図
において、３は直流電圧源、４−ｌ，４−２は電源分割
用コンデンサ．５−１．５−２はＭＯＳ−ＦＥＴ、１９
−１．１９−２は充放電スナバ，１８は変圧器．９−１
．９−２は整流ダイオード、１１は出力平滑用リアクト
ル、１２は出力平滑用コンデンサ，３３は負荷である．
〔発明が解決しようとする課題〕 以下．ＤＣ−ＤＣコンバータの高周波化，小形化を阻害
する要因を述べる． ＤＣ−ＤＣコンバータの高周波化，小形化を阻害する第
１の要因は、スイッチング損失の増大である．スイッチ
ング損失は周波数にほぼ比例して増大する．このため，
高周波になる程、スイッチ素子の冷却ファンが大形化し
，コンバータの小形化が困難になる。上記従来技術では
、スイッチ素子であるＭＯＳ−ＦＥＴ５−１．５−２と
それぞれ並列に抵抗、コンデンサ及びダイオードからな
る充放電スナバ１９−１．１９−２を接続することによ
ってスイッチ素子のターンオフ損失を低減しており、こ
れによって高周波化，小形化を実現している．ところが
、この一例では、充放電スナバが無損失でなく、コンデ
ンサに吸収されたエネルギが抵抗で消費された大きな損
失を発生しているという問題がある．このため、このス
ナパ回路を用いたＤＣ−ＤＣコンバータは、高周波化に
伴って抵抗が大形化し、コンバータの小形化が困難にな
る．また，電源の効率も低い． 次に、ＤＣ−ＤＣコンバータの高周波化，小形化を阻害
する第２の要因は，二次側重なり期間による最大の実効
オン時比率の低下である。第１６図のように出力平滑回
路がチョーク入力型の構成になっている場合，スイッチ
素子をオンした直後、変圧器の二次側での転流が変圧器
の漏れインダクタンス、配線インダクタンス等によって
抑制されて緩やかに起こり、ある期間は変圧器の二次側
が短絡されている．この期間が二次側重なり期間と呼ば
れる．この期間では、スイッチ素子がオンしているにも
かかわらず負荷へ電力が伝達されない．チョーク入力型
の出力平滑回路を有するＤＣ−ＤＣコンバータでは、高
周波になる程、二次側重なり期間の周期に占める割合が
増大し、最大の実効オン時比率が低下する．このため、
最小入力電圧、最大負荷電流の場合に出力電圧を確保す
るには，変圧器の巻数を小さく設定せざるをえない。
この結果、負荷電流の一次側換算値が増加して一次側回
路での損失も増大し、冷却フィンの大形化，部品の実装
密度の低下を招き，コンバータの小形化を達成すること
が困難になる．上記従来技術では、この点に関する配慮
もなされておらず、コンバータの高周波化，小形化が困
難となっている。
路での損失も増大し、冷却フィンの大形化，部品の実装
密度の低下を招き，コンバータの小形化を達成すること
が困難になる．上記従来技術では、この点に関する配慮
もなされておらず、コンバータの高周波化，小形化が困
難となっている。
この問題は、高周波になる程、低電圧出力になる程，ま
た大電流出力になる程、大きくなる。
た大電流出力になる程、大きくなる。
次に、ＤＣ−ＤＣコンバータの高周波化，小形化を阻害
する第３の要因は、電源短絡防止用のデッドタイムによ
る最大オン時比率の低下である．第１６図のように、直
流電圧源と２個のスイッチ素子５−１．５−２だけで閉
ループを構成する場合、スイッチ素子５−１．５−２が
同時にオンになると、電源短絡を生じる。この場合、ス
イッチ素子に過大な電流が通流し、素子を破壊に至らし
める恐れがある．この電源短絡を防止するため、素子特
性を含めた回路特性のばらつき等を考慮してもスイッチ
素子が決して同時に導通しないように，２つのオン信号
間にデッドタイムが設けられる．通常、デッドタイムは
、素子のターンオフタイムと同程度の値に設定される．
例えば．５００Ｖ，３０Ａ級ノＭＯ Ｓ − Ｆ Ｅ
Ｔの場合には、デッドタイムが１μｓ前後必要になる。
する第３の要因は、電源短絡防止用のデッドタイムによ
る最大オン時比率の低下である．第１６図のように、直
流電圧源と２個のスイッチ素子５−１．５−２だけで閉
ループを構成する場合、スイッチ素子５−１．５−２が
同時にオンになると、電源短絡を生じる。この場合、ス
イッチ素子に過大な電流が通流し、素子を破壊に至らし
める恐れがある．この電源短絡を防止するため、素子特
性を含めた回路特性のばらつき等を考慮してもスイッチ
素子が決して同時に導通しないように，２つのオン信号
間にデッドタイムが設けられる．通常、デッドタイムは
、素子のターンオフタイムと同程度の値に設定される．
例えば．５００Ｖ，３０Ａ級ノＭＯ Ｓ − Ｆ Ｅ
Ｔの場合には、デッドタイムが１μｓ前後必要になる。
この素子を第１６図の回路に用いてスイッチング周波数
２００ｋＨｚで動作させる場合、デッドタイムは，半周
期の約４０％も占めてしまう。すなわち、最大オン時比
率が低下する．このため、最小入力電圧、最大負荷電流
の場合に出力電圧を確保するには，上述したように，変
圧器の巻数を小さく設定せざるをえない。この結果、負
荷電流の一次側換算値が増加して一次側回路での損失も
増大し、冷却フィンの大形化、部品の実装密度の低下を
招き、コンバータの小形化を達或することが困難になる
．上記従来技術では、この点に関する配慮もむされてお
らず、コンバータの高周波化，小形化が困難となってい
る。
２００ｋＨｚで動作させる場合、デッドタイムは，半周
期の約４０％も占めてしまう。すなわち、最大オン時比
率が低下する．このため、最小入力電圧、最大負荷電流
の場合に出力電圧を確保するには，上述したように，変
圧器の巻数を小さく設定せざるをえない。この結果、負
荷電流の一次側換算値が増加して一次側回路での損失も
増大し、冷却フィンの大形化、部品の実装密度の低下を
招き、コンバータの小形化を達或することが困難になる
．上記従来技術では、この点に関する配慮もむされてお
らず、コンバータの高周波化，小形化が困難となってい
る。
以上のように、ＤＣ−ＤＣコンバータの高周波小形化を
阻害する主な要因は，スイッチング損失の増大、二次側
重なり期間による最大の実効オン時比率の低下、電源短
絡防止用デッドタイムによる最大オン時比率の低下であ
る。
阻害する主な要因は，スイッチング損失の増大、二次側
重なり期間による最大の実効オン時比率の低下、電源短
絡防止用デッドタイムによる最大オン時比率の低下であ
る。
本発明の目的は、スイッチング損失の低減、二次側重な
り期間の短縮，電源短絡防止用デッドタイムの削除を図
り、高周波化，小形化と高効率化を実現したＤＣ−ＤＣ
コンバータを提供することである． 〔課題を解決するための手段〕 上記の目的は、直流電圧源に２個以上のコンデンサの直
列接続体を並列に接続し、各コンデンサを直流電圧源と
して動作するように各々のコンデンサに、該コンデンサ
と変圧器の一次巻線とスイッチ素子が直列に接続されス
イッチ素子のオンオフによって該変圧器の二次巻線から
負荷に電力を供給する一石フォワードコンバータを接続
し、前記一石フォワードコンバータでは、スイッチ素子
のターンオフ時には該スイッチ素子と並列にスナパコン
デンサを接続し、該スイッチ素子のターンオン時には前
記コンデンサと前記スナバコンデンサを直列にかつ各々
の電圧が加極性になるように接続することで達或できる
． 〔作用〕 スイッチ素子のターンオフ時には、該スイッチ素子と並
列にスナバコンデンサが接続される。これによって、ス
イッチ素子のターンオフ損失が低減できる。また、この
スナバコンデンサに蓄えられたエネルギは、スイッチ素
子のターンオン時に負荷へ伝達されるので損失にならな
い。
り期間の短縮，電源短絡防止用デッドタイムの削除を図
り、高周波化，小形化と高効率化を実現したＤＣ−ＤＣ
コンバータを提供することである． 〔課題を解決するための手段〕 上記の目的は、直流電圧源に２個以上のコンデンサの直
列接続体を並列に接続し、各コンデンサを直流電圧源と
して動作するように各々のコンデンサに、該コンデンサ
と変圧器の一次巻線とスイッチ素子が直列に接続されス
イッチ素子のオンオフによって該変圧器の二次巻線から
負荷に電力を供給する一石フォワードコンバータを接続
し、前記一石フォワードコンバータでは、スイッチ素子
のターンオフ時には該スイッチ素子と並列にスナパコン
デンサを接続し、該スイッチ素子のターンオン時には前
記コンデンサと前記スナバコンデンサを直列にかつ各々
の電圧が加極性になるように接続することで達或できる
． 〔作用〕 スイッチ素子のターンオフ時には、該スイッチ素子と並
列にスナバコンデンサが接続される。これによって、ス
イッチ素子のターンオフ損失が低減できる。また、この
スナバコンデンサに蓄えられたエネルギは、スイッチ素
子のターンオン時に負荷へ伝達されるので損失にならな
い。
また，スイッチ素子のターンオン時の当初には、直流電
圧源とみなせるコンデンサとスナバコンデンサの電圧の
和の高電圧が，一石フォワードコンバータの変圧器の一
次側巻線の両端に印加される．これによって、一次側電
流の電流上昇率が大きくなって二次側での転流が加速さ
れ、変圧器の二次側重なり期間が短縮できる． 次に、直流電圧源に２個以上のコンデンサの直列接続体
が並列に接続され、各コンデンサを直流電圧源として動
作するように夫々のコンデンサに一石フォワードコンバ
ータが接続されている。ここで，各々の一石フォワード
コンバータのスイッチ素子を同時にオンさせたとしても
、直流電圧源と各スイッチ素子からなる閉ループには負
荷が挿入されているので、電源短絡が生じることは無い
．このため、電源短絡防止用のデッドタイムは不要にな
る。
圧源とみなせるコンデンサとスナバコンデンサの電圧の
和の高電圧が，一石フォワードコンバータの変圧器の一
次側巻線の両端に印加される．これによって、一次側電
流の電流上昇率が大きくなって二次側での転流が加速さ
れ、変圧器の二次側重なり期間が短縮できる． 次に、直流電圧源に２個以上のコンデンサの直列接続体
が並列に接続され、各コンデンサを直流電圧源として動
作するように夫々のコンデンサに一石フォワードコンバ
ータが接続されている。ここで，各々の一石フォワード
コンバータのスイッチ素子を同時にオンさせたとしても
、直流電圧源と各スイッチ素子からなる閉ループには負
荷が挿入されているので、電源短絡が生じることは無い
．このため、電源短絡防止用のデッドタイムは不要にな
る。
以上から、スイッチング損失の低減、二次側重なり期間
の短縮および電源短絡防止用のデッドタイムの削除を図
ることができ、高周波小形でかつ高効率のＤＣ−ＤＣコ
ンバータを実現できる。
の短縮および電源短絡防止用のデッドタイムの削除を図
ることができ、高周波小形でかつ高効率のＤＣ−ＤＣコ
ンバータを実現できる。
以下、本発明の実施例の詳細を図面に基づき説明する．
まず第１図〜第３図を用いて本発明の一実施例を説明す
る。
る。
第１図は、本発明のＤＣ−ＤＣコンバータの一実施例の
回路構成である。同図において、３は直流電圧源、４−
１．４−２は電源分割用コンデンサ、５−１〜５−４は
ＭＯＳ−ＦＥＴ，６−１〜６−４はダイオード、７−１
．７−２はコンデンサ、８−１．８−２は帰還ダイオー
ド、９−１，９−２は整流ダイオード、１０−１．１０
−２は環流ダイオード，１１−１．１１−２は出カ平滑
用リアクトル、１２は出力平滑用コンデンサ、３３は負
荷である。また、１−１．１−２はスナバ回路、２−１
．２−２はスイッチ回路，３４−１．３４−２はそれぞ
れ電源分割用コンデンサ４−１．４−２は直流電圧源と
する一石フォワードコンバータである。２つの一石フォ
ワードコンバータの出力は、並列になっている。また、
２つの一石フォワードコンバータ３４−↓，３４−２は
，それぞれ同様な動作を行う。なお、従来の一石フオワ
ードコンバータでは、スイッチ回路２−１，２−２がそ
れぞれ１個のスイッチ素子になっている。
回路構成である。同図において、３は直流電圧源、４−
１．４−２は電源分割用コンデンサ、５−１〜５−４は
ＭＯＳ−ＦＥＴ，６−１〜６−４はダイオード、７−１
．７−２はコンデンサ、８−１．８−２は帰還ダイオー
ド、９−１，９−２は整流ダイオード、１０−１．１０
−２は環流ダイオード，１１−１．１１−２は出カ平滑
用リアクトル、１２は出力平滑用コンデンサ、３３は負
荷である。また、１−１．１−２はスナバ回路、２−１
．２−２はスイッチ回路，３４−１．３４−２はそれぞ
れ電源分割用コンデンサ４−１．４−２は直流電圧源と
する一石フォワードコンバータである。２つの一石フォ
ワードコンバータの出力は、並列になっている。また、
２つの一石フォワードコンバータ３４−↓，３４−２は
，それぞれ同様な動作を行う。なお、従来の一石フオワ
ードコンバータでは、スイッチ回路２−１，２−２がそ
れぞれ１個のスイッチ素子になっている。
第２図は、第１図の回路各部の動作波形である。
同図では、変圧器の一次巻線の巻線ｎｔとリセット巻線
の巻数ｎ８が等しく、また、二次側重なり期間を無視し
た場合を示している．同図に示すように，−サイクルは
状態Ｉ〜■からなる。また、同図の電圧電流の記号の定
義は，第１図中に図示してある． 第３図に第１図の回路の一次側電流の通流経路を示す。
の巻数ｎ８が等しく、また、二次側重なり期間を無視し
た場合を示している．同図に示すように，−サイクルは
状態Ｉ〜■からなる。また、同図の電圧電流の記号の定
義は，第１図中に図示してある． 第３図に第１図の回路の一次側電流の通流経路を示す。
ただし、本図は第１図の一石フォワードコンバータ３４
−ｌの部分を示したものである。
−ｌの部分を示したものである。
第３図において、（ａ）は第２図の状態ｔ，（ｂ）は第
２図の状態ｎ．（ｃ）は第２図の状態■における電流通
流経路であり、また、第１図と同じ要素には同符号を付
している． 以下，第２図，第３図を用いて、第１図の回路動作を説
明する。
２図の状態ｎ．（ｃ）は第２図の状態■における電流通
流経路であり、また、第１図と同じ要素には同符号を付
している． 以下，第２図，第３図を用いて、第１図の回路動作を説
明する。
まず、時刻１＝０において、コンデンサ７−１の電圧ｖ
ｃは、後述するように，電源分割用コンデンサ４−１の
電圧Ｅ▲の２倍になっている。ここで、ＭＯＳ−ＦＥＴ
５−１．５−２を同時にターンオンすると，第３図（ａ
）のように、コンデンサ７−１の電圧ｖｃが図示の極性
になっているのでダイオード６−１．６−２がオフであ
り、一次側電流Ｉｏ’はスイッチ回路２−１のなかでＭ
ＯＳ−ＦＥＴ５−１、コンデンサ７−１、ＭＯＳ−ＦＥ
Ｔ５−２を通って流れる．同時に、コンデンサ７−１は
，一次側電流Ｉｏ によって放電してゆく。すなわち
、コンデンサ７−１に蓄えられたエネルギは、負荷に伝
達されて損失にならない。
ｃは、後述するように，電源分割用コンデンサ４−１の
電圧Ｅ▲の２倍になっている。ここで、ＭＯＳ−ＦＥＴ
５−１．５−２を同時にターンオンすると，第３図（ａ
）のように、コンデンサ７−１の電圧ｖｃが図示の極性
になっているのでダイオード６−１．６−２がオフであ
り、一次側電流Ｉｏ’はスイッチ回路２−１のなかでＭ
ＯＳ−ＦＥＴ５−１、コンデンサ７−１、ＭＯＳ−ＦＥ
Ｔ５−２を通って流れる．同時に、コンデンサ７−１は
，一次側電流Ｉｏ によって放電してゆく。すなわち
、コンデンサ７−１に蓄えられたエネルギは、負荷に伝
達されて損失にならない。
ここで、電源分割用コンデンサ４−１とコンデンサ７−
１は、直列にかつ電圧が加極性になるように接続されて
いる．なお，一次側電流工０ は，出力平滑用リアクト
ル１１−１に通流する略一定の電流Ｉｏの一次側換算値
である．変圧器の一次巻線の電圧ｖ１は、電源分割用コ
ンデンサ４−１の電圧Ｅｔ とコンデンサ７−１の初期
電圧２ Ｅ ｔの和の３Ｅｔから，コンデンサ７−１の
放電に伴つて、Ｅｉへと減少してゆく。二次側では、整
流ダイオード９−１がオンし、環流ダイオード１ｏ一１
がオフになっている．次に、時刻１ ＝１ １において
、コンデンサ７−１が完全に放電した後、一次側電流Ｉ
Ｏ は，第３図（ｂ）のように，スイッチ回路２−１
のなかで等分に２分岐して流れる。
１は、直列にかつ電圧が加極性になるように接続されて
いる．なお，一次側電流工０ は，出力平滑用リアクト
ル１１−１に通流する略一定の電流Ｉｏの一次側換算値
である．変圧器の一次巻線の電圧ｖ１は、電源分割用コ
ンデンサ４−１の電圧Ｅｔ とコンデンサ７−１の初期
電圧２ Ｅ ｔの和の３Ｅｔから，コンデンサ７−１の
放電に伴つて、Ｅｉへと減少してゆく。二次側では、整
流ダイオード９−１がオンし、環流ダイオード１ｏ一１
がオフになっている．次に、時刻１ ＝１ １において
、コンデンサ７−１が完全に放電した後、一次側電流Ｉ
Ｏ は，第３図（ｂ）のように，スイッチ回路２−１
のなかで等分に２分岐して流れる。
次に、時刻ｔ ：Ｆ ｔ ｚにおいて、ＭＯＳ−ＦＥＴ
５−１．５−２を同時にターンオフすると、コンデンサ
７−１は、一次側電流工０ が第３図（Ｑ）に示すよう
にスイッチ回路２−１の中でダイオード６−１，コンデ
ンサ７−１及びダイオード６−２を通って流れるために
、図示の極性に充電されてゆく．このとき、コンデンサ
７−１は、ＭＯＳ−ＦＥＴ５−１．５−２と並列に接続
され、これらのスイッチ素子のスナバとして働く．次に
，時刻ｔ＝ｔ３において、コンデンサ７−１の電圧ＶＣ
が電源分割用コンデンサ４−１の電圧Ｅ，に達し、同時
に変圧器の一次巻線ｎ１の電圧Ｖ１が零になると、整流
ダイオード９−１がオフ，環流ダイオード１０−１がオ
ンになり，変圧器の二次側は短絡される．その後、今度
は、変圧器の励磁電流によってコンデンサ７−１が充電
されてゆき、この電圧ｖｃが電源分割用コンデンサ４−
１の電圧Ｅ，の２倍まで上昇する。次に、時刻ｔ ＝ｔ
４において，コンデンサ７−１の電圧Ｖｃがこの電圧
に達すると、帰還ダイオード８−１がオンになって変圧
器の磁束リセットが行われ、ＶＣは２ＥＩにクランプさ
れる．次に、時刻ｔ＝ｔｓにおいて、変圧器の磁束リセ
ットが完了すると、変圧器の一次巻線ｎｌの電圧ｖ１は
零になる。
５−１．５−２を同時にターンオフすると、コンデンサ
７−１は、一次側電流工０ が第３図（Ｑ）に示すよう
にスイッチ回路２−１の中でダイオード６−１，コンデ
ンサ７−１及びダイオード６−２を通って流れるために
、図示の極性に充電されてゆく．このとき、コンデンサ
７−１は、ＭＯＳ−ＦＥＴ５−１．５−２と並列に接続
され、これらのスイッチ素子のスナバとして働く．次に
，時刻ｔ＝ｔ３において、コンデンサ７−１の電圧ＶＣ
が電源分割用コンデンサ４−１の電圧Ｅ，に達し、同時
に変圧器の一次巻線ｎ１の電圧Ｖ１が零になると、整流
ダイオード９−１がオフ，環流ダイオード１０−１がオ
ンになり，変圧器の二次側は短絡される．その後、今度
は、変圧器の励磁電流によってコンデンサ７−１が充電
されてゆき、この電圧ｖｃが電源分割用コンデンサ４−
１の電圧Ｅ，の２倍まで上昇する。次に、時刻ｔ ＝ｔ
４において，コンデンサ７−１の電圧Ｖｃがこの電圧
に達すると、帰還ダイオード８−１がオンになって変圧
器の磁束リセットが行われ、ＶＣは２ＥＩにクランプさ
れる．次に、時刻ｔ＝ｔｓにおいて、変圧器の磁束リセ
ットが完了すると、変圧器の一次巻線ｎｌの電圧ｖ１は
零になる。
以上のように、ＭＯＳ−ＦＥＴ５−１，．５−２のター
ンオフ時には、ＭＯＳ−ＦＥＴ５−１．５一２と並列に
コンデンサ７−１が接続され、それまでＭＯＳ−ＦＥＴ
５−１．５−２に流れていた電流がコンデンサ７−１に
転流すると共に、コンデンサ７−１の電圧ＶＣが式（１
）の電圧上昇率で緩やかに上昇する． ｄ ｖｃ／ ｄ ｔ ＝ Ｉ ｏ’ ／ Ｃ
”・（１）ここで，Ｃはコンデンサ７−１の容量
である．このため、ＭＯＳ−ＦＥＴ５−１．５−２のタ
−ンオフ損失はほとんど発生しない．また、コンデンサ
７−１に蓄えられたエネルギは、ＭＯＳ−ＦＥＴ５−１
．５−２のターンオン後に負荷へ伝達されて損失になら
ない．すなわち、スイッチ回路２−１は、無損失のスナ
バ回路１−１を含む構成になっている．以上から、本実
施例では、新たな損失を発生させることなくスイッチン
グ損失を低減できるので、ＤＣ−ＤＣコンパータの高周
波化，小形化と高効率化を図ることができる効果がある
。
ンオフ時には、ＭＯＳ−ＦＥＴ５−１．５一２と並列に
コンデンサ７−１が接続され、それまでＭＯＳ−ＦＥＴ
５−１．５−２に流れていた電流がコンデンサ７−１に
転流すると共に、コンデンサ７−１の電圧ＶＣが式（１
）の電圧上昇率で緩やかに上昇する． ｄ ｖｃ／ ｄ ｔ ＝ Ｉ ｏ’ ／ Ｃ
”・（１）ここで，Ｃはコンデンサ７−１の容量
である．このため、ＭＯＳ−ＦＥＴ５−１．５−２のタ
−ンオフ損失はほとんど発生しない．また、コンデンサ
７−１に蓄えられたエネルギは、ＭＯＳ−ＦＥＴ５−１
．５−２のターンオン後に負荷へ伝達されて損失になら
ない．すなわち、スイッチ回路２−１は、無損失のスナ
バ回路１−１を含む構成になっている．以上から、本実
施例では、新たな損失を発生させることなくスイッチン
グ損失を低減できるので、ＤＣ−ＤＣコンパータの高周
波化，小形化と高効率化を図ることができる効果がある
。
第４図と第５図は、二次側重なり期間を短縮することが
できることを説明する図である．第４図は、第１図の一
石フォワードコンバータ３４−１における二次側重なり
期間での等価回路である．ここでは、全ての電圧電流を
一次側換算してある．１４は変圧器の等価回路．１５は
変圧器の励磁インダクタンス、１６は変圧器の漏れイン
ダクタンス，１７は直流電流源である．なお、変圧器の
二次側の配線インダクタンスは、変圧器の漏れインダク
タンスと等価であり，これに含める．同図において、第
１図と同じ要素は同符号を付してある．また、直流電流
源１７は第１図の出カ平滑用リアクトル１１−１を模擬
している．第５図は第４図の回路各部の動作波形である
． 以下、第５図を用いて，第４図の回路の動作を説明する
．時刻１＝０において、一次側電流１１は零であり、ま
た、直流電流源１７の電流ＩＯは環流ダイオード１０−
１を通って流れている。
できることを説明する図である．第４図は、第１図の一
石フォワードコンバータ３４−１における二次側重なり
期間での等価回路である．ここでは、全ての電圧電流を
一次側換算してある．１４は変圧器の等価回路．１５は
変圧器の励磁インダクタンス、１６は変圧器の漏れイン
ダクタンス，１７は直流電流源である．なお、変圧器の
二次側の配線インダクタンスは、変圧器の漏れインダク
タンスと等価であり，これに含める．同図において、第
１図と同じ要素は同符号を付してある．また、直流電流
源１７は第１図の出カ平滑用リアクトル１１−１を模擬
している．第５図は第４図の回路各部の動作波形である
． 以下、第５図を用いて，第４図の回路の動作を説明する
．時刻１＝０において、一次側電流１１は零であり、ま
た、直流電流源１７の電流ＩＯは環流ダイオード１０−
１を通って流れている。
ここで、ＭＯＳ−ＦＥＴ５−１．５−２をターンオンす
ると、一次側電流ｉｘは，第４図に図示した経路で流れ
、式（２）の電流上昇率で零から徐々に増加してゆく． ｄｉｒ／ｄｔ毒３ Ｅ ｔ ／ Ｌ ｔ
・・・（２）ここで、Ｌｔは変圧器１４の漏れインダク
タンス１６である．環流ダイオード１０−１は、一次側
の電流ｉｘが直流電流源１７の電流工０ に達する時刻
１ ＝１ １まで、オンを持続する。このため、変圧器
の二次側の電圧ｖ ，Ｉ は、変圧器の一次巻線の電
圧ｖ１が非零にもかかわらず零のままである．この期間
が二次側重なり期間Ｔである。
ると、一次側電流ｉｘは，第４図に図示した経路で流れ
、式（２）の電流上昇率で零から徐々に増加してゆく． ｄｉｒ／ｄｔ毒３ Ｅ ｔ ／ Ｌ ｔ
・・・（２）ここで、Ｌｔは変圧器１４の漏れインダク
タンス１６である．環流ダイオード１０−１は、一次側
の電流ｉｘが直流電流源１７の電流工０ に達する時刻
１ ＝１ １まで、オンを持続する。このため、変圧器
の二次側の電圧ｖ ，Ｉ は、変圧器の一次巻線の電
圧ｖ１が非零にもかかわらず零のままである．この期間
が二次側重なり期間Ｔである。
ここで、二次側重なり期間Ｔは、式（３）で表ゎされる
． Ｔ＝ Ｉｏ’ ／ （ｄ ｉｘ／ｄむ） ・
・・（３）ところで、第１図の出力平滑用リアクトル１
ｌ一１の略一定の電流ＩＯとこの電流の一次側換算値で
あるＩｏ の関係は、式（４）で表わされる。
． Ｔ＝ Ｉｏ’ ／ （ｄ ｉｘ／ｄむ） ・
・・（３）ところで、第１図の出力平滑用リアクトル１
ｌ一１の略一定の電流ＩＯとこの電流の一次側換算値で
あるＩｏ の関係は、式（４）で表わされる。
Ｉ ｏ’ ＝ Ｉ ｏ／ ａ
−（４）ここで、ａは変圧器の巻数比（＝一次巻線ｎ１
／二次巻数ｎｚ）である．また，議論を簡単にするため
に、変圧器の漏れインダクタンスが零であり、二次側の
配線インダクタンスをＬとすれば、Ｌｌ とＬの関係は
、式（５）で与えられる．Ｉ，ｔ＝ａ２Ｌ
−（５）式（２） ， （４）及び（
５）を式（３）式へ代入すれば、次式（６）が得られる
．． Ｔｅａ ＩｏＬ／ （３Ｅｔ） ・・・
（６）重なり期間Ｔは、式（６）からわかるように，変
圧器の巻数比ａが大きいほど即ち出力電圧が低い程、負
荷電流Ｉｏが大きい程、電源電圧が小さい程、長くなる
。
−（４）ここで、ａは変圧器の巻数比（＝一次巻線ｎ１
／二次巻数ｎｚ）である．また，議論を簡単にするため
に、変圧器の漏れインダクタンスが零であり、二次側の
配線インダクタンスをＬとすれば、Ｌｌ とＬの関係は
、式（５）で与えられる．Ｉ，ｔ＝ａ２Ｌ
−（５）式（２） ， （４）及び（
５）を式（３）式へ代入すれば、次式（６）が得られる
．． Ｔｅａ ＩｏＬ／ （３Ｅｔ） ・・・
（６）重なり期間Ｔは、式（６）からわかるように，変
圧器の巻数比ａが大きいほど即ち出力電圧が低い程、負
荷電流Ｉｏが大きい程、電源電圧が小さい程、長くなる
。
従来方式の場合、スイッチ回路２−１をＭＯＳ一ＦＥＴ
１個に置き換えたものであり、一次側電流ｉｌは、コン
デンサ７−１がないために式（７）の電流上昇率で徐々
に増加してゆく． ｄ ｉ ｔ／ ｄ ｔ ＝Ｅｔ／ Ｌｌ
・・・（７）本方式での重なり期間は、式（７） ，
（２）を比べれば、電源電圧が３倍となっており、二
次側重り期間は従来方式と比べて約１／３にも短縮でき
ることになる．すなわち、本実施例では、スイッチ素子
がターンオンした当初、電源分割用コンデンサ４−１と
コンデンサ７−１の電圧の和の高電圧を変圧器の一次巻
線に印加して一次側電流の立上りを高速にすることで，
重なり期間を短縮している．このため、本実施例では、
最大の実効オン時比率を増加させることができ、ＤＣ−
ＤＣコンバータの高周波化，小形化と高効率化を図るこ
とができる効果がある。この効果は，低電圧大電流出力
の電源になる程、大きくなる． この二次側重なり期間が特に高周波化，小形化の障害に
なる電源として、低電圧大電流出方の電子計算機用電源
等が挙げられ本方式のＤＣ−ＤＣコンバータを用いるこ
とにより小形化，軽量化を図れる． 次に、第１図の一実施例では、電源短終が生じないこと
を説明する．同図において、ＭＯＳ−ＦＥＴ５−１〜５
−４の全てが同時にオンになる場合を考える。直流電圧
源３とＭＯＳ−ＦＥＴ５−１〜５−４からなる閉ループ
には、変圧器の一次巻線すなわち負荷が必ず挿入されて
いる。このため、電源短源が生じない。したがって、第
１図のコンバータでは、ＭＯＳ−ＦＥＴ５−１．５−２
と５−３．５−４の間に電源短轄防止用のデッドタイム
が不要となる．これによって、本実施例では、最大オン
時比率を増加させることが可能になり、ＤＣ−ＤＣコン
バータの高周波化，小形化と高効率化を図ることができ
る効果がある．また、上記では、変圧器の一次巻線の巻
数ｎｌとリセット巻線の巻数ｎ３を等しいとしているが
、等しくなくてもよい．この場合，ｎａ＞ｎｘとすれば
最大オン時比率を５０％以上に増加させることも可能に
なる。
１個に置き換えたものであり、一次側電流ｉｌは、コン
デンサ７−１がないために式（７）の電流上昇率で徐々
に増加してゆく． ｄ ｉ ｔ／ ｄ ｔ ＝Ｅｔ／ Ｌｌ
・・・（７）本方式での重なり期間は、式（７） ，
（２）を比べれば、電源電圧が３倍となっており、二
次側重り期間は従来方式と比べて約１／３にも短縮でき
ることになる．すなわち、本実施例では、スイッチ素子
がターンオンした当初、電源分割用コンデンサ４−１と
コンデンサ７−１の電圧の和の高電圧を変圧器の一次巻
線に印加して一次側電流の立上りを高速にすることで，
重なり期間を短縮している．このため、本実施例では、
最大の実効オン時比率を増加させることができ、ＤＣ−
ＤＣコンバータの高周波化，小形化と高効率化を図るこ
とができる効果がある。この効果は，低電圧大電流出力
の電源になる程、大きくなる． この二次側重なり期間が特に高周波化，小形化の障害に
なる電源として、低電圧大電流出方の電子計算機用電源
等が挙げられ本方式のＤＣ−ＤＣコンバータを用いるこ
とにより小形化，軽量化を図れる． 次に、第１図の一実施例では、電源短終が生じないこと
を説明する．同図において、ＭＯＳ−ＦＥＴ５−１〜５
−４の全てが同時にオンになる場合を考える。直流電圧
源３とＭＯＳ−ＦＥＴ５−１〜５−４からなる閉ループ
には、変圧器の一次巻線すなわち負荷が必ず挿入されて
いる。このため、電源短源が生じない。したがって、第
１図のコンバータでは、ＭＯＳ−ＦＥＴ５−１．５−２
と５−３．５−４の間に電源短轄防止用のデッドタイム
が不要となる．これによって、本実施例では、最大オン
時比率を増加させることが可能になり、ＤＣ−ＤＣコン
バータの高周波化，小形化と高効率化を図ることができ
る効果がある．また、上記では、変圧器の一次巻線の巻
数ｎｌとリセット巻線の巻数ｎ３を等しいとしているが
、等しくなくてもよい．この場合，ｎａ＞ｎｘとすれば
最大オン時比率を５０％以上に増加させることも可能に
なる。
なお、スイッチ回路２−１は、ハーフブリッジフリブリ
ッジ方式等の他のＤＣ−ＤＣコンバータにも適用ができ
る．この場合にも、スイッチング損失の低減と二次側重
なり期間の短縮を図ることができる効果がある。
ッジ方式等の他のＤＣ−ＤＣコンバータにも適用ができ
る．この場合にも、スイッチング損失の低減と二次側重
なり期間の短縮を図ることができる効果がある。
第６図は本発明の他の一実施例を示すＤＣ−ＤＣコンバ
ータの回路構成である．１３は負荷回路である．同図に
おいて、第１図と同じ要素には同符号を付し，てある。
ータの回路構成である．１３は負荷回路である．同図に
おいて、第１図と同じ要素には同符号を付し，てある。
同図の回路は、基本構成がハーフブリッジ方式であり、
２個のスイッチ素子の直列体をスイッチ回路２として用
いたものである． 第７図は第６図の回路各部の動作波形である。
２個のスイッチ素子の直列体をスイッチ回路２として用
いたものである． 第７図は第６図の回路各部の動作波形である。
同図の電圧の記号の定義は、第６図に図示してある．
以下、第７図を用いて第６図の回路の動作を説明する．
時刻Ｏの時、コンデンサ７の電圧Ｖ。は、後述するよう
に，電源分割用コンデンサ４−１の電圧ＥＩと等しい値
となっている．この時点において、ＭＯＳ−ＦＥＴ５−
１．５−２を同時にターンオンすると、ダイオード６−
１がコンデンサ７の電圧ＶＣによって逆バイアスされて
オフであり、一次側電流はＭＯＳ−ＦＥＴ５−２，コン
デンサ７を通って流れる．この時、電源分割用コンデン
サ４−１とコンデンサ７は直列にかつ電圧が加極性にな
るように接続される．変圧器の一次巻線ｎ１の電圧ｖ１
は、コンデンサ７の放電に伴って２Ｅ１からＥ１へ減少
する．次に、時刻１１でコンデンサ７の電圧ｖｃが零に
なった以降，一次側電流は、ＭＯＳ−ＦＥＴ５−１，ダ
イオード６−１を通って流れる。次に、時刻ｔ２でＭＯ
Ｓ−ＦＥＴ５−１をターンオフすると、一次側の電流は
ＭＯＳ−ＦＥＴ５−２，コンデンサ７を通って流れる。
に，電源分割用コンデンサ４−１の電圧ＥＩと等しい値
となっている．この時点において、ＭＯＳ−ＦＥＴ５−
１．５−２を同時にターンオンすると、ダイオード６−
１がコンデンサ７の電圧ＶＣによって逆バイアスされて
オフであり、一次側電流はＭＯＳ−ＦＥＴ５−２，コン
デンサ７を通って流れる．この時、電源分割用コンデン
サ４−１とコンデンサ７は直列にかつ電圧が加極性にな
るように接続される．変圧器の一次巻線ｎ１の電圧ｖ１
は、コンデンサ７の放電に伴って２Ｅ１からＥ１へ減少
する．次に、時刻１１でコンデンサ７の電圧ｖｃが零に
なった以降，一次側電流は、ＭＯＳ−ＦＥＴ５−１，ダ
イオード６−１を通って流れる。次に、時刻ｔ２でＭＯ
Ｓ−ＦＥＴ５−１をターンオフすると、一次側の電流は
ＭＯＳ−ＦＥＴ５−２，コンデンサ７を通って流れる。
同時に、コンデンサ７は充電される。次に時刻ｔ３でコ
ンデンサ７の電圧ＶＣがーＥ，に達した以降、整流ダイ
オード９−１．９−２がオフになり、次側電流はＯにな
る，ＭＯＳ−ＦＥＴ５−２のオフ信号は、この時点以降
に与える．以上が、時刻０ ” ｔ ａまでの半サイク
ルの回路動作である．次の半サイクルの動作は、回路の
対称性に応じたものになる． 以上のように、ＭＯＳ−ＦＥＴ５−１のターンオフ時に
は、コンデンサ７がこのスイッチ素子と並列に接続され
てスナバとして働く。ＭＯＳ−ＦＥＴ５−３のターンオ
フ時には、コンデンサ７がこのスイッチ素子と並列に接
続されてスナバとして働く．このため、ＭＯＳ−ＦＥＴ
５−１．５−３では，ターンオフ損失がほとんど生じな
い。
ンデンサ７の電圧ＶＣがーＥ，に達した以降、整流ダイ
オード９−１．９−２がオフになり、次側電流はＯにな
る，ＭＯＳ−ＦＥＴ５−２のオフ信号は、この時点以降
に与える．以上が、時刻０ ” ｔ ａまでの半サイク
ルの回路動作である．次の半サイクルの動作は、回路の
対称性に応じたものになる． 以上のように、ＭＯＳ−ＦＥＴ５−１のターンオフ時に
は、コンデンサ７がこのスイッチ素子と並列に接続され
てスナバとして働く。ＭＯＳ−ＦＥＴ５−３のターンオ
フ時には、コンデンサ７がこのスイッチ素子と並列に接
続されてスナバとして働く．このため、ＭＯＳ−ＦＥＴ
５−１．５−３では，ターンオフ損失がほとんど生じな
い。
また、ＭＯＳ−ＦＥＴ５−２又は５−４では、それぞれ
のターンオフが零電圧及び零電流スイッチングになるた
め，ターンオフ損失がほとんど発生しない．なお，コン
デンサ７に蓄えられたエネルギは、負荷に伝達されて損
失にならない。スイッチ回路２は、構成が簡単な無損失
のスナバ回路１を含む構成になっている。本実施例では
、スイッチング損失を低減できるので、ＤＣ−ＤＣコン
バータの高周波化，小形化と高効率化を図ることができ
る効果がある。
のターンオフが零電圧及び零電流スイッチングになるた
め，ターンオフ損失がほとんど発生しない．なお，コン
デンサ７に蓄えられたエネルギは、負荷に伝達されて損
失にならない。スイッチ回路２は、構成が簡単な無損失
のスナバ回路１を含む構成になっている。本実施例では
、スイッチング損失を低減できるので、ＤＣ−ＤＣコン
バータの高周波化，小形化と高効率化を図ることができ
る効果がある。
次に、ＭＯＳ−ＦＥＴ５−１がターンオンした直後には
、電源分割用コンデンサ４−１とコンデンサ７の電圧の
和の大きな電圧が負荷回路１３に印加される．ＭＯＳ−
ＦＥＴ５−３がターンオンした直後には，電源分割用コ
ンデンサ４−２とコンデンサ７の電圧の和の大きな電圧
が負荷回路１３に印加される．このことから、本実施例
では、変圧器の二次側重なり期間が短縮でき．ＤＣ−Ｄ
Ｃコンバータの高周波化，小形化と高効率化を図ること
ができる効果がある。
、電源分割用コンデンサ４−１とコンデンサ７の電圧の
和の大きな電圧が負荷回路１３に印加される．ＭＯＳ−
ＦＥＴ５−３がターンオンした直後には，電源分割用コ
ンデンサ４−２とコンデンサ７の電圧の和の大きな電圧
が負荷回路１３に印加される．このことから、本実施例
では、変圧器の二次側重なり期間が短縮でき．ＤＣ−Ｄ
Ｃコンバータの高周波化，小形化と高効率化を図ること
ができる効果がある。
なお、スイッチ回路２を２個用いることによって、フル
ブリッジ方式へも展開することができる．この場合も、
上述した同様な効果が得られる。
ブリッジ方式へも展開することができる．この場合も、
上述した同様な効果が得られる。
第８図は本発明の更に他の一実施例を示すＤＣ−ＤＣコ
ンバータの回路構戒である．第６図と同じ要素には同符
号を付してある。
ンバータの回路構戒である．第６図と同じ要素には同符
号を付してある。
第９図は第８図の回路各部の動作波形である。
同図の電圧の記号は、第８図に定義してある。
以下、第９図を用いて第８図の回路の動作を説明する。
時刻０の時、コンデンサ７−１の電圧ＶＣＩは、電源分
割用コンデンサ４−１の電圧Ｅ＋ と等しく、一方、コ
ンデンサ７−２の電圧ＶＣ２は零になっている．ここで
、ＭＯＳ−ＦＥＴ５−１．５−２を同時にターンオンす
ると，ダイオード６−１．６−２がコンデンサ７−１の
電圧ＶＣＩによって逆バイアスされてオフのため，一次
側電流はＭＯＳ−ＦＥＴ５ １，コンデンサ７−１を
通って流れる。
割用コンデンサ４−１の電圧Ｅ＋ と等しく、一方、コ
ンデンサ７−２の電圧ＶＣ２は零になっている．ここで
、ＭＯＳ−ＦＥＴ５−１．５−２を同時にターンオンす
ると，ダイオード６−１．６−２がコンデンサ７−１の
電圧ＶＣＩによって逆バイアスされてオフのため，一次
側電流はＭＯＳ−ＦＥＴ５ １，コンデンサ７−１を
通って流れる。
この時、電源分割用コンデンサ４−１とコンデンサ７−
１は直列にかつ電圧が加極性になるように接続される．
同時に、変圧器の一次巻線ｎ１の電圧Ｖｌは，コンデン
サ７−１の放電に伴って、２ＥｌからＥ１へ減少する。
１は直列にかつ電圧が加極性になるように接続される．
同時に、変圧器の一次巻線ｎ１の電圧Ｖｌは，コンデン
サ７−１の放電に伴って、２ＥｌからＥ１へ減少する。
次に，時刻ｔ１のコンデンサ７−１の電圧Ｖｃ１が零に
なった以降、一次側の電流はＭＯＳ−ＦＥＴ５−１，ダ
イオード６−１を通って流れる。次に、時刻ｔ２でＭＯ
Ｓ−ＦＥＴ５−１をターンオフすると，一次側の電流は
ＭＯＳ−ＦＥＴ５−２，ダイオード６−２，コンデンサ
７−２を通って流れる。同時に、コンデンサ７−２は充
電される。その後，時刻ｔ３でコンデンサ７−２の電圧
ＶＣ２がＥｉ に達した以降、整流ダイオード９−１．
９−２がオフになり、一次側電流は０になる．以上が，
時刻０ ＝ ｔ ！＋までの半サイクルの回路動作であ
る．次の半サイクルの動作は，回路の対称性に応じたも
のになる。
なった以降、一次側の電流はＭＯＳ−ＦＥＴ５−１，ダ
イオード６−１を通って流れる。次に、時刻ｔ２でＭＯ
Ｓ−ＦＥＴ５−１をターンオフすると，一次側の電流は
ＭＯＳ−ＦＥＴ５−２，ダイオード６−２，コンデンサ
７−２を通って流れる。同時に、コンデンサ７−２は充
電される。その後，時刻ｔ３でコンデンサ７−２の電圧
ＶＣ２がＥｉ に達した以降、整流ダイオード９−１．
９−２がオフになり、一次側電流は０になる．以上が，
時刻０ ＝ ｔ ！＋までの半サイクルの回路動作であ
る．次の半サイクルの動作は，回路の対称性に応じたも
のになる。
以上のように、ＭＯＳ−ＦＥＴ５−１のターンオフ時に
は、コンデンサ７−２がこのスイッチ素子と並列に接続
されてスナバとして働＜．ＭＯＳ−ＦＥＴ５−１をター
ンオフ時には、コンデンサ７−１がこのスイッチ素子と
並列に接続されてスナバとして働く．このため，ＭＯＳ
−ＦＥＴ５−１．５−３では，ターンオフ損失がほとん
ど発生しない。また、ＭＯＳ−ＦＥＴ５−２又は５−４
では、ターンオフが零電圧及び零電流スイッチングにな
るため、ターンオフ損失がほとんど発生しない。なお、
コンデンサ７−１．７−２に蓄えられたエネルギは、負
荷に伝達されて損失にならない。スイッチ回路２は、構
成が簡単な無損失のスナバ回路１を含む構成になってい
る．本実施例では、スイッチング損失を低減できるので
、ＤＣ一ＤＣコンバータの高周波化，小形化と高効率化
を図ることができる効果がある。
は、コンデンサ７−２がこのスイッチ素子と並列に接続
されてスナバとして働＜．ＭＯＳ−ＦＥＴ５−１をター
ンオフ時には、コンデンサ７−１がこのスイッチ素子と
並列に接続されてスナバとして働く．このため，ＭＯＳ
−ＦＥＴ５−１．５−３では，ターンオフ損失がほとん
ど発生しない。また、ＭＯＳ−ＦＥＴ５−２又は５−４
では、ターンオフが零電圧及び零電流スイッチングにな
るため、ターンオフ損失がほとんど発生しない。なお、
コンデンサ７−１．７−２に蓄えられたエネルギは、負
荷に伝達されて損失にならない。スイッチ回路２は、構
成が簡単な無損失のスナバ回路１を含む構成になってい
る．本実施例では、スイッチング損失を低減できるので
、ＤＣ一ＤＣコンバータの高周波化，小形化と高効率化
を図ることができる効果がある。
次に、ＭＯＳ−ＦＥＴ５−１がターンオンした直後には
、電源分割用コンデンサ４−１とコンデンサ７−１の電
圧の和の大きな電圧が負荷回路１３に印加される。ＭＯ
Ｓ−ＦＥＴ５−３がターンオンした直後には，電源分割
用コンデンサ４−２とコンデンサ７−２の電圧の和が大
きな電圧が負荷回路１３に印加される．このことから，
本実施例では、変圧器の二次側重なり期間が短縮でき、
ＤＣ−ＤＣコンバータの高周波化，小形化と高効率化を
図ることができる効果がある． なお，スイッチ回路２を２個用することによって，フル
ブリッジ方式へも展開することができる。
、電源分割用コンデンサ４−１とコンデンサ７−１の電
圧の和の大きな電圧が負荷回路１３に印加される。ＭＯ
Ｓ−ＦＥＴ５−３がターンオンした直後には，電源分割
用コンデンサ４−２とコンデンサ７−２の電圧の和が大
きな電圧が負荷回路１３に印加される．このことから，
本実施例では、変圧器の二次側重なり期間が短縮でき、
ＤＣ−ＤＣコンバータの高周波化，小形化と高効率化を
図ることができる効果がある． なお，スイッチ回路２を２個用することによって，フル
ブリッジ方式へも展開することができる。
この場合も、上述した同様な効果が得られる。
第１図，第６図及び第８図の回路は、別の見方をすれば
、スイッチ素子がターンオンした直後に、負荷回路に印
加される初期電圧が直流電圧源の２倍以上の電圧になる
という特徴を有する。
、スイッチ素子がターンオンした直後に、負荷回路に印
加される初期電圧が直流電圧源の２倍以上の電圧になる
という特徴を有する。
第１０図は、負荷回路の一構成例を示している．（ａ）
は，負荷回路１３が少なくとも整流回路、チョーク入力
型出力平滑回路及び負荷からなる一例である。この場合
、二次側の転流は、配線インダクタンスによって抑制さ
れる．また，（ｂ）は，負荷回路１３が少なくとも変圧
器、整流回路、チョーク入力型出力平滑回路及び負荷か
らなる一例である．この場合，二次側の転流は，変圧器
の漏れインダクタンスと配線インダクタンスによって抑
制される。いずれの負荷回路の構成であっても、第１図
，第６図および第８図等の一実施例のコンバータを適用
することによって，スイッチング損失の低減と二次側重
なり期間の短縮を図ることができる． 次に、二次側重なり期間を短縮した効果を定量的に述べ
る．ここでは、第１図のＤＣ−ＤＣコンバータを取り上
げて考える．二次側重なり期間Ｔは，式（６）から変圧
器の巻線比が大きい程、すなわち入力電圧が高く出力電
圧が低い程、長くなる．ここで、入力電圧が交流１００
Ｖを整流した後の電圧であり，出力電圧がＴＴＬの電源
として必要な５Ｖであり、負荷電流を総計３０ＯＡとし
，変圧器の漏れインダクタンスが零であり、変圧器の二
次巻線の引出線を非常に短く６０とした場合を考える。
は，負荷回路１３が少なくとも整流回路、チョーク入力
型出力平滑回路及び負荷からなる一例である。この場合
、二次側の転流は、配線インダクタンスによって抑制さ
れる．また，（ｂ）は，負荷回路１３が少なくとも変圧
器、整流回路、チョーク入力型出力平滑回路及び負荷か
らなる一例である．この場合，二次側の転流は，変圧器
の漏れインダクタンスと配線インダクタンスによって抑
制される。いずれの負荷回路の構成であっても、第１図
，第６図および第８図等の一実施例のコンバータを適用
することによって，スイッチング損失の低減と二次側重
なり期間の短縮を図ることができる． 次に、二次側重なり期間を短縮した効果を定量的に述べ
る．ここでは、第１図のＤＣ−ＤＣコンバータを取り上
げて考える．二次側重なり期間Ｔは，式（６）から変圧
器の巻線比が大きい程、すなわち入力電圧が高く出力電
圧が低い程、長くなる．ここで、入力電圧が交流１００
Ｖを整流した後の電圧であり，出力電圧がＴＴＬの電源
として必要な５Ｖであり、負荷電流を総計３０ＯＡとし
，変圧器の漏れインダクタンスが零であり、変圧器の二
次巻線の引出線を非常に短く６０とした場合を考える。
すると、式（６）中のパラメータは、おおよそ次の値に
なる． Ｉｏ：１５０Ａ ａ ＝ ６ Ｌ＝０．０６μＨ Ｅ＊＝７０Ｖ これらの値を用いると、二次側重なり期間Ｔは約０．２
６μＳ となる．一方、従来方式では二次側重なり期間
Ｔが約０．７７μｓ となる．動作周波数が２００ｋＨ
ｚの場合、これらの値は、前者が周期の５．２％ と小
さいのに対し、後者が周期の１５．４％と大きい．これ
は、本発明の他の実施例にもあてはまる．言い替えれば
、直流電圧源の電圧が少なくとも交流１００■以上の電
圧を整流した後に得られる値であり、動作周波数が２０
０ｋＨｚ以上で，出力電圧が５Ｖ以下のコンバータにお
いて，二次側の重なり期間を周期の１０％以下にするこ
とが可能なのは、第１図，第６図および第８図のような
実施例のコンバータのみである・第１１図は，本発明の
更に他の一実施例を示すＤＣ−ＤＣコンバータの回路構
成を示している。
なる． Ｉｏ：１５０Ａ ａ ＝ ６ Ｌ＝０．０６μＨ Ｅ＊＝７０Ｖ これらの値を用いると、二次側重なり期間Ｔは約０．２
６μＳ となる．一方、従来方式では二次側重なり期間
Ｔが約０．７７μｓ となる．動作周波数が２００ｋＨ
ｚの場合、これらの値は、前者が周期の５．２％ と小
さいのに対し、後者が周期の１５．４％と大きい．これ
は、本発明の他の実施例にもあてはまる．言い替えれば
、直流電圧源の電圧が少なくとも交流１００■以上の電
圧を整流した後に得られる値であり、動作周波数が２０
０ｋＨｚ以上で，出力電圧が５Ｖ以下のコンバータにお
いて，二次側の重なり期間を周期の１０％以下にするこ
とが可能なのは、第１図，第６図および第８図のような
実施例のコンバータのみである・第１１図は，本発明の
更に他の一実施例を示すＤＣ−ＤＣコンバータの回路構
成を示している。
直流電圧源３に複数の電源分割用コンデンサＣＬ〜Ｃｎ
の直列接続体が並列に接続され，各コンデンサを直流電
圧源として動作するように、夫々のコンデンサにコンバ
ータが接続されている．ここでは、出力を多出力にして
いる。各コンパータには、前述したー実施例のいずれか
を使用する．各コンバータは，上述したように、高周波
化，小形化かつ高効率化を達成できる。このような構成
にすることで、全体のＤＣ−ＤＣコンバータの小形軽量
化を図ることができる効果がある．また、各コンバータ
のスイッチ素子の耐圧を軽減することができる効果も生
まれる。
の直列接続体が並列に接続され，各コンデンサを直流電
圧源として動作するように、夫々のコンデンサにコンバ
ータが接続されている．ここでは、出力を多出力にして
いる。各コンパータには、前述したー実施例のいずれか
を使用する．各コンバータは，上述したように、高周波
化，小形化かつ高効率化を達成できる。このような構成
にすることで、全体のＤＣ−ＤＣコンバータの小形軽量
化を図ることができる効果がある．また、各コンバータ
のスイッチ素子の耐圧を軽減することができる効果も生
まれる。
第１工図では多出力としたが、単出力とすることもでき
る。第１２図はコンバータの並列接続方法を示している
。同図（ａ），（ｂ）において．３０− １〜３ ０
− ｎはインバータ．ｔｓ−１＝ｘｓ−ｎは変圧器、３
１−１〜３１−ｎは整流回路，３２−１〜３２−ｎは出
力平滑用回路、３３は負荷である．直流電圧源３と電源
分割用コンデンサＣ ｌ”” Ｃ ａの構成は、第１１
図と同様なものである。
る。第１２図はコンバータの並列接続方法を示している
。同図（ａ），（ｂ）において．３０− １〜３ ０
− ｎはインバータ．ｔｓ−１＝ｘｓ−ｎは変圧器、３
１−１〜３１−ｎは整流回路，３２−１〜３２−ｎは出
力平滑用回路、３３は負荷である．直流電圧源３と電源
分割用コンデンサＣ ｌ”” Ｃ ａの構成は、第１１
図と同様なものである。
（ａ）では、出力平滑用回路３２−１〜３２−ｎの後段
で出力を並列にとっている。この場合、出力平滑用回路
のコンデンサを共通にしてもよい。また、各コンパータ
は、どのような位相で動作させてもよい。（ｂ）は，出
力平滑用回路３２の前段で出力を並列にとっている場合
を示している。この場合，各コンバータは、コンバータ
の並列数をｎとすれば、２π／ｎの位相差を設けて動作
させるのが望ましい。各コンバータには、前述したー実
施例のいずれかを使用する．各コンバータは、上述した
ように、高周波化，小形化かつ高効率化を達威できる。
で出力を並列にとっている。この場合、出力平滑用回路
のコンデンサを共通にしてもよい。また、各コンパータ
は、どのような位相で動作させてもよい。（ｂ）は，出
力平滑用回路３２の前段で出力を並列にとっている場合
を示している。この場合，各コンバータは、コンバータ
の並列数をｎとすれば、２π／ｎの位相差を設けて動作
させるのが望ましい。各コンバータには、前述したー実
施例のいずれかを使用する．各コンバータは、上述した
ように、高周波化，小形化かつ高効率化を達威できる。
このような構成にすることで、全体のＤＣ−ＤＣコンバ
ータの小形軽量化を図ることができる効果がある．また
，各コンバータのスイッチ素子の耐圧を軽減することが
できる効果も生まれる。
ータの小形軽量化を図ることができる効果がある．また
，各コンバータのスイッチ素子の耐圧を軽減することが
できる効果も生まれる。
第１３図は本発明の更に他の一実施例を示す。
上述したように、本発明のＤＣ−ＤＣコンバータは，低
電圧大電流出力のものほど高周波小形化と高効率化の効
果が大きい。このような電源の最たるものが電子計算機
用電源である．（ａ）は，商用ラインから電力を受電し
、少なくともＣＶＣＦ（Ｃｏｎｓｔａｎｔ Ｖｏｌｔａ
ｇｅ Ｃｏｎｓｔａｎｔ Ｆｒｅｑｕｅｎｃｙ）， Ａ
Ｃ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ，そして
５Ｖ以下の直流電圧を受給する論理回路を直列に接続し
た電子計算機を示している．この構成は，大規模な電子
計算機に用いられる．（ｂ）は、（．）からＣＶＣＦを
除外した構成であり、小規模な電子計算機に用いられる
．（ａ），（ｂ）において、ＤＣ−ＤＣコンバータとし
て上述した第１図，第６図，第８図，第１１図及び第１
２図等の本発明のコンバータのいずれかを用いれば、電
子計算機の小形軽量化を図ることができる効果がある．
第１４図は本発明の更に他の一実施例を示す．（ａ），
（ｂ），（ｃ）は、それぞれ第１図のスイッチ回路２，
第６図のスイッチ回路２，第８図のスイッチ回路２を各
々一個のモジュール２３にしたものである．スイッチ回
路をこのようなモジュールにすることによって，小形，
安価なスイッチ回路が提供できる．また，このモジュー
ルを用いることで、第１図，第６図及び第８図等の本発
明のＤＣ−ＤＣコンバータを更に小形，安価にできる．
第１５図は本発明の更に他の一実施例を示す．第１４図
に示したモジュールでは，ＩＣ回路にする場合，コンデ
ンサを同一基板上に集積することが難しい．また，コン
デンサの容量は、応用によって異なり，ユーザーが設定
できるようにするのが望ましい．そこで，第１５図は，
第１４図のモジュールからコンデンサを除外したものを
ＩＣ回路にしたものである．（ａ），（ｂ），（ｃ）は
、それぞれ第１図のスイッチ回路２，第６図のスイッチ
回路２，第８図のスイッチ回路２からコンデンサを除い
たものを各々ＩＣ回路２４にしたものである．スイッチ
回路の一部をこのようなＩＣ回路にすることによって，
小形，安価なスイッチ回路を提供できる．また、このＩ
Ｃ回路を用いることで、第１図，第６図及び第８図等の
本発明のＤＣ−ＤＣコンバータを更に小形，安価にでき
る．〔発明の効果〕 以上の様に、本発明によればスイッチング損失の低減、
二次側重なり期間の低減および電源短絡防止用デッドタ
イムの削除を図ることができる．この結果．ＤＣ−ＤＣ
コンバータの高周波化，小形化，高効率化が容易に実現
できる．
電圧大電流出力のものほど高周波小形化と高効率化の効
果が大きい。このような電源の最たるものが電子計算機
用電源である．（ａ）は，商用ラインから電力を受電し
、少なくともＣＶＣＦ（Ｃｏｎｓｔａｎｔ Ｖｏｌｔａ
ｇｅ Ｃｏｎｓｔａｎｔ Ｆｒｅｑｕｅｎｃｙ）， Ａ
Ｃ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ，そして
５Ｖ以下の直流電圧を受給する論理回路を直列に接続し
た電子計算機を示している．この構成は，大規模な電子
計算機に用いられる．（ｂ）は、（．）からＣＶＣＦを
除外した構成であり、小規模な電子計算機に用いられる
．（ａ），（ｂ）において、ＤＣ−ＤＣコンバータとし
て上述した第１図，第６図，第８図，第１１図及び第１
２図等の本発明のコンバータのいずれかを用いれば、電
子計算機の小形軽量化を図ることができる効果がある．
第１４図は本発明の更に他の一実施例を示す．（ａ），
（ｂ），（ｃ）は、それぞれ第１図のスイッチ回路２，
第６図のスイッチ回路２，第８図のスイッチ回路２を各
々一個のモジュール２３にしたものである．スイッチ回
路をこのようなモジュールにすることによって，小形，
安価なスイッチ回路が提供できる．また，このモジュー
ルを用いることで、第１図，第６図及び第８図等の本発
明のＤＣ−ＤＣコンバータを更に小形，安価にできる．
第１５図は本発明の更に他の一実施例を示す．第１４図
に示したモジュールでは，ＩＣ回路にする場合，コンデ
ンサを同一基板上に集積することが難しい．また，コン
デンサの容量は、応用によって異なり，ユーザーが設定
できるようにするのが望ましい．そこで，第１５図は，
第１４図のモジュールからコンデンサを除外したものを
ＩＣ回路にしたものである．（ａ），（ｂ），（ｃ）は
、それぞれ第１図のスイッチ回路２，第６図のスイッチ
回路２，第８図のスイッチ回路２からコンデンサを除い
たものを各々ＩＣ回路２４にしたものである．スイッチ
回路の一部をこのようなＩＣ回路にすることによって，
小形，安価なスイッチ回路を提供できる．また、このＩ
Ｃ回路を用いることで、第１図，第６図及び第８図等の
本発明のＤＣ−ＤＣコンバータを更に小形，安価にでき
る．〔発明の効果〕 以上の様に、本発明によればスイッチング損失の低減、
二次側重なり期間の低減および電源短絡防止用デッドタ
イムの削除を図ることができる．この結果．ＤＣ−ＤＣ
コンバータの高周波化，小形化，高効率化が容易に実現
できる．
第１図は本発明の一実施例を示す回路構成、第２図は第
１図の回路各部の動作波形、第３図は第１図の回路にお
ける電流の通流経路、第４図は第１図の回路における二
次側重なり期間での等価同路、第５図は第４図の回路各
部の動作波形，第６図は本発明の他の一実施例を示す回
路構成，第７図は第６図の回路各部の動作波形、第８図
は本発明の更に他の一実施例を示す回路構成、第９図は
第８図の回路各部の動作波形、第１０図は負荷回路の一
実施例を示す回路構成、第１１図は本発明の更に他の一
実施例を示す回路構成、第１２図はコンバータの並列接
続方法を示す回路構成、第１３図は本発明の更に他の一
実施例を示す回路構成，第１４図は本発明の更に他の一
実施例を示す回路構戒、第１５図は本発明の更に他の一
実施例を示す回路構成、第１６図は従来の一実施例の回
路構成である． １・・・スナバ回路、２・・・スイッチ回路、３・・・
直流電圧源、４・・・電源分割用コンデンサ、５・・・
ＭＯＳ−ＦＥＴ、６・・・ダイオード、７・・・コンデ
ンサ、８・・・帰還ダイオード、９・・・整流ダイオー
ド、１ｏ・・・環流ダイオード，１１・・・出力平滑用
リアクトル、１２・・・出力平滑用コンデンサ、１３・
・・負荷回路、１４・・・変圧器の等価回路、１５・・
・励磁リアクトル、１６・・・漏れリアクトル、ｌ７・
・・直流電流源、１８・・・変圧器、１９・・・充放電
スナバ，２３・・・モジュール，２４・・・ＩＣ回路、
３０・・・インバータ、３１・・・整流回路、３２・・
・出力平滑回路、３３・・・負荷、第 １ 図 第 ３ 図 第 ２ 図 時刻０ ＋１ １，Ｉ３ １５ ＋６ 第 ４ 図 第 ５ 図 ベし刃Ｊ １１ ＋２ 第 ６ 図 第 ７ 図 時ＸＩＩＯ ｔ， １４ ＋， 第 １０ 図 第 １１ 図 第 ８ 図 第 １２ 図 第 １３ 図 電子計算機 電子計算機 第 １５ 図 （ａ） 第 １４ 図 （ａ） 第 １６ 図
１図の回路各部の動作波形、第３図は第１図の回路にお
ける電流の通流経路、第４図は第１図の回路における二
次側重なり期間での等価同路、第５図は第４図の回路各
部の動作波形，第６図は本発明の他の一実施例を示す回
路構成，第７図は第６図の回路各部の動作波形、第８図
は本発明の更に他の一実施例を示す回路構成、第９図は
第８図の回路各部の動作波形、第１０図は負荷回路の一
実施例を示す回路構成、第１１図は本発明の更に他の一
実施例を示す回路構成、第１２図はコンバータの並列接
続方法を示す回路構成、第１３図は本発明の更に他の一
実施例を示す回路構成，第１４図は本発明の更に他の一
実施例を示す回路構戒、第１５図は本発明の更に他の一
実施例を示す回路構成、第１６図は従来の一実施例の回
路構成である． １・・・スナバ回路、２・・・スイッチ回路、３・・・
直流電圧源、４・・・電源分割用コンデンサ、５・・・
ＭＯＳ−ＦＥＴ、６・・・ダイオード、７・・・コンデ
ンサ、８・・・帰還ダイオード、９・・・整流ダイオー
ド、１ｏ・・・環流ダイオード，１１・・・出力平滑用
リアクトル、１２・・・出力平滑用コンデンサ、１３・
・・負荷回路、１４・・・変圧器の等価回路、１５・・
・励磁リアクトル、１６・・・漏れリアクトル、ｌ７・
・・直流電流源、１８・・・変圧器、１９・・・充放電
スナバ，２３・・・モジュール，２４・・・ＩＣ回路、
３０・・・インバータ、３１・・・整流回路、３２・・
・出力平滑回路、３３・・・負荷、第 １ 図 第 ３ 図 第 ２ 図 時刻０ ＋１ １，Ｉ３ １５ ＋６ 第 ４ 図 第 ５ 図 ベし刃Ｊ １１ ＋２ 第 ６ 図 第 ７ 図 時ＸＩＩＯ ｔ， １４ ＋， 第 １０ 図 第 １１ 図 第 ８ 図 第 １２ 図 第 １３ 図 電子計算機 電子計算機 第 １５ 図 （ａ） 第 １４ 図 （ａ） 第 １６ 図
Claims (1)
- 【特許請求の範囲】 １、直流電圧源、負荷回路及びスイッチ素子が直列に接
続され、前記スイッチ素子のオンオフによつて負荷に電
力を供給するＤＣ−ＤＣコンバータにおいて、前記スイ
ッチ素子のターンオフ時には前記スイッチ素子を介さず
に前記直流電圧源とコンデンサが直列になるように接続
され、前記スイッチ素子のターンオン時には前記直流電
圧源と前記コンデンサが前記スイッチ素子を介して直列
にかつ各々の電圧が加極性になるように接続されること
を特徴とするＤＣ−ＤＣコンバータ。 ２、直流電圧源、負荷回路及び主スイッチ素子と補助ス
イッチ素子の並列体が直列に接続され、前記主スイッチ
素子のオンオフによつて負荷に電力を供給するＤＣ−Ｄ
Ｃコンバータにおいて、前記主スイッチ素子のターンオ
フ時には前記補助スイッチ素子と直列に第１のコンデン
サが接続され、前記主スイッチ素子のターンオン時には
前記直流電圧源と第２のコンデンサが直列にかつ各々の
電圧が加極性になるように接続されることを特徴とする
ＤＣ−ＤＣコンバータ。 ３、直流電圧源、負荷回路及びスイッチ素子が直列に接
続され、該スイッチ素子のオンオフによつて負荷回路に
電力を供給するＤＣ−ＤＣコンバータにおいて、前記ス
イッチング素子がターンオンした直後に前記負荷回路に
印加される初期電圧が前記直流電圧源の電圧の２倍以上
になることを特徴とするＤＣ−ＤＣコンバータ。 ４、請求項第１項と第２項において、前記負荷回路は少
なくとも整流回路とチョーク入力型出力平滑用回路と負
荷からなることを特徴とするＤＣ−ＤＣコンバータ。 ５、請求項第３項において、前記負荷回路は少なくとも
整流回路とチョーク入力型出力平滑用回路と負荷からな
ることを特徴とするＤＣ−ＤＣコンバータ。 ６、請求項第１項と第２項において、前記負荷回路は少
なくとも変圧器と整流回路とチョーク入力型出力平滑用
回路と負荷からなることを特徴とするＤＣ−ＤＣコンバ
ータ。 ７、請求項第３項において、前記負荷回路は少なくとも
変圧器と整流回路とチョーク入力型出力平滑用回路と負
荷からなることを特徴とするＤＣ−ＤＣコンバータ。 ８、直流電圧源の電圧が少なくとも交流１００Ｖ以上の
電圧を整流した後に得られる値であり、スイッチ素子が
２００ｋＨｚ以上の周波数で動作し、負荷に５Ｖ以下の
直流電圧を供給するＤＣ−ＤＣコンバータにおいて、ス
イッチ素子がターンオンした直後に生じる変圧器の二次
側転流期間を前記動作周波数の周期の１０％以下とした
ことを特徴とするＤＣ−ＤＣコンバータ。 ９、直流電源と２個以上のコンデンサの直列接続体が並
列に接続され、前記各コンデンサを直流電圧源として動
作するように夫々のコンデンサにコンバータが接続され
、前記各コンバータではスイッチ素子がターンオンした
直後に負荷回路に印加される初期電圧が該直流電圧源の
電圧の２倍以上になることを特徴とするＤＣ−ＤＣコン
バータ。 １０、請求項第９項において、前記コンバータの出力を
それぞれ並列に接続して負荷に電力を供給することを特
徴としたＤＣ−ＤＣコンバータ。 １１、商用電源を受電し、直流に変換された電源を入力
電源として、２個以上のコンデンサの直列接続体が並列
に接続され、前記各コンデンサを直流電圧源として動作
するように前記各コンデンサごとにＤＣ−ＤＣコンバー
タが接続され、前記各ＤＣ−ＤＣコンバータはスイッチ
素子がターンオンした直後に、負荷である論理回路に印
加される初期電圧が該直流電圧源の電圧の２倍以上にな
ることを特徴とする電子計算機。 １２、直流電圧源、負荷回路及びスイッチ素子が直列に
接続され、前記スイッチ素子のオンオフによつて負荷に
電力を供給するＤＣ−ＤＣコンバータにおいて、前記ス
イッチ素子のターンオフ時には前記スイッチ素子と並列
にコンデンサが接続され、前記コンデンサが放電する時
には前記直流電圧源と前記コンデンサが直列にかつ各各
の電圧が加極性になるように接続されることを特徴とす
るスナバ回路。 １３、直流電圧源、負荷回路及びスイッチ素子が直列に
接続され、前記スイッチング素子のオンオフによつて負
荷に電力を供給するＤＣ−ＤＣコンバータにおいて、前
記スイッチ素子のターンオフ時には前記スイッチ素子と
並列にコンデンサが接続され、前記コンデンサが放電す
る時には前記直流電圧源とは別の直流電圧源と前記コン
デンサが直列にかつ各々の電圧が加極性になるように接
続されることを特徴とするスナバ回路。 １４、請求項第１３項において、前記別の直流電源は、
前記直流電圧源に並列に接続されたコンデンサで構成さ
れたことを特徴とするスナバ回路。 １５、第１の自己しゃ断素子の陰極と第１のダイオード
の陽極を接続し、第２のダイオードの陰極と第２の自己
しゃ断素子の陽極を接続し、前記第１の自己しゃ断素子
の陽極と前記第２のダイオードの陽極を接続し、前記第
１のダイオードの陰極と前記第２の自己しゃ断素子の陰
極を接続し、前記第１の自己しゃ断素子の陰極と第２の
自己しゃ断素子の陽極の間にコンデンサを接続し、前記
第１の自己しゃ断素子の陽極と前記第２の自己しゃ断素
子の陰極をそれぞれアームの陽極と陰極としたことを特
徴とするスイッチ回路。 １６、第１の自己しゃ断素子と第１のダイオードを接続
した第１の直列体と、第２の自己しゃ断素子と第２のダ
イオードを接続した第２の直列体を設け、第１の直列体
の陰極と第２の直列体の陽極を接続し、第３の自己しゃ
断素子の陰極と第４の自己しゃ断素子の陽極を接続し、
前記第１の直列体の陽極と前記第３の自己しゃ断素子の
陽極を接続し、前記第２の直列体の陰極と前記第４の自
己しゃ断素子の陰極を接続し、前記第１の直列体の陰極
と前記第３の自己しゃ断素子の陰極の間にコンデンサを
接続し、第１の直列体の陽極と陰極をそれぞれ上アーム
の陽極と陰極とし、第２の直列体の陽極と陰極をそれぞ
れ下アームの陽極と陰極としたことを特徴とするスイッ
チ回路。 １７、第１の自己しゃ断素子の陰極と第１のダイオード
の陽極を接続し、前記第１のダイオードの陰極と第２の
ダイオードの陽極を接続し、前記第２のダイオードの陰
極と第２の自己しゃ断素子の陽極を接続し、第３の自己
しゃ断素子と第３のダイオードを接続した第１の直列体
を設け、前記第１の自己しゃ断素子の陽極と前記第１の
直列体の陽極を接続し、前記第２のダイオードの陰極と
前記第１の直列体の陰極を接続し、第４の自己しゃ断素
子と第４のダイオードを接続した第２の直列体を設け、
前記第１のダイオードの陽極と前記第２の直列体の陽極
を接続し、前記第２の自己しゃ断素子の陰極と前記第２
の直列体の陰極を接続し、前記第１のダイオードと前記
第２のダイオードにそれぞれ並列にコンデンサを接続し
、前記第１の自己しゃ断素子の陽極と前記第１のダイオ
ードの陰極をそれぞれ上アームの陽極と陰極とし、前記
第２のダイオードの陽極と前記第２の自己しゃ断素子の
陰極をそれぞれ下アームの陽極と陰極としたことを特徴
とするスイッチ回路。 １８、請求項第１５項において、前記スイッチ回路を一
体化し、モジュールとしたことを特徴とするスイッチ回
路。 １９、請求項第１６項において、前記スイッチ回路を一
体化し、モジュールとしたことを特徴とするスイッチ回
路。 ２０、請求項第１７項において、前記スイッチ回路を一
体化し、モジュールとしたことを特徴とするスイッチ回
路。 ２１、請求項第１５項において、前記スイッチ回路から
コンデンサを除いた回路をＩＣ化したことを特徴とする
スイッチ回路。 ２２、請求項第１６項において、前記スイッチ回路から
コンデンサを除いた回路をＩＣ化したことを特徴とする
スイッチ回路。 ２３、請求項第１７項において、前記スイッチ回路から
コンデンサを除いた回路をＩＣ化したことを特徴とする
スイッチ回路。 ２４、直流電圧源と変圧器の一次巻線とスイッチ回路が
直列に接続され、該スイッチ回路に含まれるスイッチ素
子のオンオフによつて該変圧器の二次巻線から負荷に電
力を供給する一石フオワードコンバータにおいて、該ス
イッチ回路の構成は、第１の自己しゃ断素子の陰極と第
１のダイオードの陽極を接続し、第２のダイオードの陰
極と第２の自己しゃ断素子の陽極を接続し、前記第１の
自己しゃ断素子の陽極と前記第２のダイオードの陽極を
接続し、前記第１のダイオードの陰極と前記第２の自己
しゃ断素子の陰極を接続し、前記第１の自己しゃ断素子
の陰極と第２の自己しゃ断素子の陽極の間にコンデンサ
を接続し、前記第１の自己しゃ断素子の陽極と前記第２
の自己しゃ断素子の陰極をそれぞれスイッチ回路の陽極
と陰極としたことを特徴とする一石フオワードコンバー
タ。 ２５、請求項第２４項において、前記変圧器はリセット
回路の動作により、前記スイッチ素子のオン時比率が５
０％以上になつてもリセットが可能となる一石フオワー
ドコンバータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1156788A JPH0746902B2 (ja) | 1989-06-21 | 1989-06-21 | スイッチ回路 |
| KR1019900007113A KR0175659B1 (ko) | 1989-06-21 | 1990-05-18 | Dc-dc 컨버터와 이를 사용한 전자계산기 |
| US07/540,789 US5088017A (en) | 1989-06-21 | 1990-06-20 | DC-DC converter and a computer using the converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1156788A JPH0746902B2 (ja) | 1989-06-21 | 1989-06-21 | スイッチ回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23877094A Division JP2616713B2 (ja) | 1994-10-03 | 1994-10-03 | Ｄｃ−ｄｃコンバータとそれを用いた電子計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0327772A true JPH0327772A (ja) | 1991-02-06 |
| JPH0746902B2 JPH0746902B2 (ja) | 1995-05-17 |
Family
ID=15635322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1156788A Expired - Fee Related JPH0746902B2 (ja) | 1989-06-21 | 1989-06-21 | スイッチ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5088017A (ja) |
| JP (1) | JPH0746902B2 (ja) |
| KR (1) | KR0175659B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000308271A (ja) * | 1999-04-21 | 2000-11-02 | Nagano Japan Radio Co | エネルギー移送装置、充電装置および電源装置 |
| JP2001076765A (ja) * | 1999-09-08 | 2001-03-23 | Nagano Japan Radio Co | エネルギー移送装置 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE467384B (sv) * | 1990-10-24 | 1992-07-06 | Ericsson Telefon Ab L M | Saett och kopplingsanordning foer att vid omriktare balansera ingaangs- och/eller utgaangsspaenningsavvikelser |
| JPH05316721A (ja) * | 1992-05-07 | 1993-11-26 | Fujitsu Ltd | 並列制御型ｄｃ／ｄｃコンバータ |
| WO1993024987A1 (en) * | 1992-06-02 | 1993-12-09 | Astec International Limited | Dual active clamp power converter |
| US5295867A (en) * | 1992-12-23 | 1994-03-22 | Itt Corporation | Edge connector shield |
| US5351175A (en) * | 1993-02-05 | 1994-09-27 | The Lincoln Electric Company | Inverter power supply for welding |
| US5563780A (en) * | 1993-12-08 | 1996-10-08 | International Power Systems, Inc. | Power conversion array applying small sequentially switched converters in parallel |
| US5436818A (en) * | 1994-02-14 | 1995-07-25 | Barthold; Fred O. | Full wave buck-boost power converter with buck power converter properties |
| JP3113159B2 (ja) * | 1994-11-14 | 2000-11-27 | 富士通株式会社 | 電源装置 |
| DE19610762A1 (de) * | 1996-03-19 | 1997-09-25 | Thomson Brandt Gmbh | Schaltnetzteil mit verringerter Oberwellenbelastung des Netzes |
| DE19630284A1 (de) * | 1996-07-26 | 1998-01-29 | Abb Patent Gmbh | Antriebssystem für ein Schienenfahrzeug und Ansteuerverfahren hierzu |
| US5959439A (en) * | 1997-05-23 | 1999-09-28 | The Board Of Trustees Of The University Of Illinois | Monolithic DC to DC converter |
| US6205036B1 (en) * | 1999-04-21 | 2001-03-20 | Nagano Japan Radio Co., Ltd. | Energy transfer unit, charge unit, and power supply unit |
| DE19961382A1 (de) | 1999-07-31 | 2001-02-01 | Alstom Anlagen Und Antriebssys | Elektrische Schaltung, insbesondere für einen Mittelspannungsstromrichter |
| AU2000244244A1 (en) * | 2000-01-10 | 2001-07-24 | Bartronics Inc. | Method and apparatus for stabilization and minimization of losses of a series connection of dc/dc-converters connected to the output-side partial voltages of a three-level pwm rectifier system |
| KR100348275B1 (ko) * | 2000-07-28 | 2002-08-09 | 엘지전자 주식회사 | 유기 ｅｌ 구동 제어회로 |
| ATE364525T1 (de) | 2001-01-27 | 2007-07-15 | Sma Technologie Ag | Mittelfrequenz-energieversorgung für ein schienenfahrzeug |
| US20030030326A1 (en) * | 2001-08-10 | 2003-02-13 | Shakti Systems, Inc. | Distributed power and supply architecture |
| US6819088B2 (en) * | 2001-11-05 | 2004-11-16 | Krishna Shenai | DC-DC converter with resonant gate drive |
| WO2003041238A2 (en) * | 2001-11-05 | 2003-05-15 | Shakti Systems, Inc. | Monolithic battery charging device |
| AUPS143902A0 (en) * | 2002-03-28 | 2002-05-09 | Curtin University Of Technology | Power conversion system and method of converting power |
| JP4082248B2 (ja) * | 2003-03-12 | 2008-04-30 | 松下電工株式会社 | 電源装置及び放電灯点灯装置 |
| US7564226B2 (en) * | 2005-07-01 | 2009-07-21 | Apple Inc. | Rapid supply voltage ramp using charged capacitor and switch |
| JP4692155B2 (ja) * | 2005-08-25 | 2011-06-01 | サンケン電気株式会社 | スイッチング電源装置 |
| CA2572046A1 (en) * | 2006-12-22 | 2008-06-22 | Jessie, Darryl | Multiple-primary high frequency transformer inverter |
| US8971058B2 (en) * | 2012-08-23 | 2015-03-03 | Allis Electric Co., Ltd. | High-efficiency high step-up ratio direct current converter with interleaved soft-switching mechanism |
| WO2014155554A1 (ja) * | 2013-03-27 | 2014-10-02 | 三菱電機株式会社 | 逆流防止装置、電力変換装置及び冷凍空気調和装置 |
| JP5812040B2 (ja) * | 2013-05-21 | 2015-11-11 | トヨタ自動車株式会社 | 電力変換装置 |
| JP5838997B2 (ja) * | 2013-05-21 | 2016-01-06 | トヨタ自動車株式会社 | 電力変換装置及び電力補正方法 |
| JP2015202001A (ja) * | 2014-04-09 | 2015-11-12 | トヨタ自動車株式会社 | 電力変換装置及び電力変換方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU612367A1 (ru) * | 1976-08-02 | 1978-06-25 | Предприятие П/Я М-5339 | Инвертор |
| US4336587A (en) * | 1981-06-29 | 1982-06-22 | Boettcher Jr Charles W | High efficiency turn-off loss reduction network with active discharge of storage capacitor |
| US4438486A (en) * | 1982-02-22 | 1984-03-20 | General Electric Company | Low loss snubber for power converters |
| US4607322A (en) * | 1984-09-17 | 1986-08-19 | Sundstrand Corporation | Energy recovery snubber |
| US4809148A (en) * | 1987-10-21 | 1989-02-28 | British Columbia Telephone Company | Full-fluxed, single-ended DC converter |
-
1989
- 1989-06-21 JP JP1156788A patent/JPH0746902B2/ja not_active Expired - Fee Related
-
1990
- 1990-05-18 KR KR1019900007113A patent/KR0175659B1/ko not_active IP Right Cessation
- 1990-06-20 US US07/540,789 patent/US5088017A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000308271A (ja) * | 1999-04-21 | 2000-11-02 | Nagano Japan Radio Co | エネルギー移送装置、充電装置および電源装置 |
| JP2001076765A (ja) * | 1999-09-08 | 2001-03-23 | Nagano Japan Radio Co | エネルギー移送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910002089A (ko) | 1991-01-31 |
| US5088017A (en) | 1992-02-11 |
| KR0175659B1 (ko) | 1999-05-15 |
| JPH0746902B2 (ja) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0327772A (ja) | スイッチ回路 | |
| US5448467A (en) | Electrical power converter circuit | |
| US7136294B2 (en) | Soft switched zero voltage transition full bridge converter | |
| Wolfs | A current-sourced DC-DC converter derived via the duality principle from the half-bridge converter | |
| JP2674341B2 (ja) | 電力変換装置のスナバ回路 | |
| US6992902B2 (en) | Full bridge converter with ZVS via AC feedback | |
| EP2313964B1 (en) | Multiphase soft-switched dc-dc converter | |
| US7272021B2 (en) | Power converter with isolated and regulated stages | |
| US6115271A (en) | Switching power converters with improved lossless snubber networks | |
| EP0614267A1 (en) | Lossless active snubber for half-bridge output rectifiers | |
| US7209370B2 (en) | Circuit for reducing losses at light load in a soft switching full bridge converter | |
| JPH10108458A (ja) | ソフトｐｗｍスイッチング式のダブルフォワードコンバータ | |
| US5172308A (en) | DC-DC converter with transformer having a single secondary winding | |
| US6744647B2 (en) | Parallel connected converters apparatus and methods using switching cycle with energy holding state | |
| JP2616713B2 (ja) | Ｄｃ−ｄｃコンバータとそれを用いた電子計算機 | |
| EP1811643A1 (en) | Power converter | |
| US6442052B1 (en) | High efficiency power converter with fast transient response | |
| Uslu | Analysis, design, and implementation of a 5 kw zero voltage switching phase-shifted full-bridge dc/dc converter based power supply for arc welding machines | |
| CN211670785U (zh) | Llc谐振电路的控制装置及直流-直流转换器 | |
| Kumar et al. | A cascaded buck-flyback structure for high voltage step down applications | |
| JPH01295675A (ja) | 直流電源装置用スナバ回路 | |
| KR101656021B1 (ko) | 직렬공진형 컨버터 | |
| CN113014101A (zh) | Llc谐振电路的控制装置和方法及直流-直流转换器 | |
| KR102640321B1 (ko) | 마이크로컨트롤러를 이용한 공진형 플라이백 전력 변환 장치 및 방법 | |
| JP2997608B2 (ja) | バック型ｄｃ−ｄｃコンバ−タ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |