JP3289464B2 - 高周波高出力トランジスタ - Google Patents
高周波高出力トランジスタInfo
- Publication number
- JP3289464B2 JP3289464B2 JP01653794A JP1653794A JP3289464B2 JP 3289464 B2 JP3289464 B2 JP 3289464B2 JP 01653794 A JP01653794 A JP 01653794A JP 1653794 A JP1653794 A JP 1653794A JP 3289464 B2 JP3289464 B2 JP 3289464B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- gate
- output transistor
- frequency
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高周波帯で安定な増幅
を可能にする高周波高出力トランジスタに関する。
を可能にする高周波高出力トランジスタに関する。
【０００２】
【従来の技術】トランジスタの高出力化は、電界効果ト
ランジスタ（以下「ＦＥＴ」という。）ではゲート幅を
増大させ、バイポーラトランジスタではベース電極の総
面積を増大させ、それぞれ許容電流を増加させることに
より実現している。この場合、ゲート電極やベース電極
を櫛の歯状に形成し、櫛の歯の各ゲート電極やベース電
極に給電する構造が一般的になっている。このような高
出力ＦＥＴの構造を図３に示す。
ランジスタ（以下「ＦＥＴ」という。）ではゲート幅を
増大させ、バイポーラトランジスタではベース電極の総
面積を増大させ、それぞれ許容電流を増加させることに
より実現している。この場合、ゲート電極やベース電極
を櫛の歯状に形成し、櫛の歯の各ゲート電極やベース電
極に給電する構造が一般的になっている。このような高
出力ＦＥＴの構造を図３に示す。
【０００３】図において、１１は櫛の歯状に形成された
ゲート電極であり、一端がゲート給電端子１２に接続さ
れる。ソース電極１３は各ゲート電極１１に対して一つ
置きに配置され、それぞれがエアーブリッジ等の上層配
線１４を介して接続される。ドレイン電極１５は各ゲー
ト電極１１に対して一つ置きに配置され、一端がドレイ
ン給電端子１６に接続される。
ゲート電極であり、一端がゲート給電端子１２に接続さ
れる。ソース電極１３は各ゲート電極１１に対して一つ
置きに配置され、それぞれがエアーブリッジ等の上層配
線１４を介して接続される。ドレイン電極１５は各ゲー
ト電極１１に対して一つ置きに配置され、一端がドレイ
ン給電端子１６に接続される。
【０００４】しかし、このような構造には、高周波動作
を可能にするためにトランジスタの高周波増幅能力、例
えば相互コンダクタンスを増大させると、無入力または
小信号入力時に自己発振が生じてしまう問題がある。そ
の原因は、次のように考えられている。櫛の歯状に配置
された多数のゲート電極１１の両端ＡＢが、トランジス
タの増幅可能な周波数に対する波長と比較して無視でき
ない長さ、例えば１／２波長になったときにＡとＢが逆
位相となる。そのときに、素子内に発生した不均一かつ
ランダムな雑音が局所的に増幅され、それが寄生容量等
でドレイン側からゲート側にフィードバックされると、
安定発振の条件を満たして発振するというものである。
を可能にするためにトランジスタの高周波増幅能力、例
えば相互コンダクタンスを増大させると、無入力または
小信号入力時に自己発振が生じてしまう問題がある。そ
の原因は、次のように考えられている。櫛の歯状に配置
された多数のゲート電極１１の両端ＡＢが、トランジス
タの増幅可能な周波数に対する波長と比較して無視でき
ない長さ、例えば１／２波長になったときにＡとＢが逆
位相となる。そのときに、素子内に発生した不均一かつ
ランダムな雑音が局所的に増幅され、それが寄生容量等
でドレイン側からゲート側にフィードバックされると、
安定発振の条件を満たして発振するというものである。
【０００５】したがって、このような発振を防ぐには、
図３のＡＢ間の長さをトランジスタの増幅可能な周波数
に対する波長の１／２以下にするか、あるいは発振条件
を満足させないような工夫を施す必要がある。このよう
な高出力ＦＥＴの構造を図４に示す。これは、トランジ
スタを２つに分割し、電力分配用伝送線路および電力合
成用伝送線路を用いて並列接続することにより、発振を
防止しつつ高出力化を可能にしたものである。
図３のＡＢ間の長さをトランジスタの増幅可能な周波数
に対する波長の１／２以下にするか、あるいは発振条件
を満足させないような工夫を施す必要がある。このよう
な高出力ＦＥＴの構造を図４に示す。これは、トランジ
スタを２つに分割し、電力分配用伝送線路および電力合
成用伝送線路を用いて並列接続することにより、発振を
防止しつつ高出力化を可能にしたものである。
【０００６】図において、１７は電力分配用伝送線路で
あり、１８は電力合成用伝送線路であり、１９は分割さ
れた各トランジスタを接続する抵抗器である。本構造で
は、分割された各々のトランジスタが小型化されたこと
により、それぞれ単独では発振しない。また、両トラン
ジスタ間に抵抗器１９を接続し、ＡＢ間に電位差（位相
差）が生じたときにそれを吸収し、発振が立ち上がらな
いようにしている。なお、抵抗器１９の抵抗値は、抵抗
器１９からトランジスタをみたときのトランジスタの等
価抵抗値とほぼ等しくする。
あり、１８は電力合成用伝送線路であり、１９は分割さ
れた各トランジスタを接続する抵抗器である。本構造で
は、分割された各々のトランジスタが小型化されたこと
により、それぞれ単独では発振しない。また、両トラン
ジスタ間に抵抗器１９を接続し、ＡＢ間に電位差（位相
差）が生じたときにそれを吸収し、発振が立ち上がらな
いようにしている。なお、抵抗器１９の抵抗値は、抵抗
器１９からトランジスタをみたときのトランジスタの等
価抵抗値とほぼ等しくする。
【０００７】
【発明が解決しようとする課題】ところで、図４に示す
構造において、電力分配用伝送線路１７の長さが１／２
波長のときに抵抗の効きが最大となり、短すぎると抵抗
器１９の両端が短絡状態となって抵抗が効かない。すな
わち、本構造は電力分配用伝送線路１７の長さを利用し
て抵抗を効かし、発振を防ぐ構造になっている。したが
って、電力分配用伝送線路１７の長さはある程度必要で
あり、そのためにトランジスタのチップサイズの大型化
が避けられなかった。
構造において、電力分配用伝送線路１７の長さが１／２
波長のときに抵抗の効きが最大となり、短すぎると抵抗
器１９の両端が短絡状態となって抵抗が効かない。すな
わち、本構造は電力分配用伝送線路１７の長さを利用し
て抵抗を効かし、発振を防ぐ構造になっている。したが
って、電力分配用伝送線路１７の長さはある程度必要で
あり、そのためにトランジスタのチップサイズの大型化
が避けられなかった。
【０００８】本発明は、高周波帯で安定な増幅を可能に
し、さらに小型で低コストな高周波高出力トランジスタ
を提供することを目的とする。
し、さらに小型で低コストな高周波高出力トランジスタ
を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、複数のゲート
電極またはベース電極を有し、それらの一端がゲート給
電端子またはベース給電端子に接続された構造の高周波
高出力トランジスタにおいて、複数のゲート電極または
ベース電極の他端が抵抗器を介して相互に電気的に接続
され、抵抗器は抵抗器から高周波高出力トランジスタを
みたときの等価抵抗値以上の抵抗値を有することを特徴
とする。
電極またはベース電極を有し、それらの一端がゲート給
電端子またはベース給電端子に接続された構造の高周波
高出力トランジスタにおいて、複数のゲート電極または
ベース電極の他端が抵抗器を介して相互に電気的に接続
され、抵抗器は抵抗器から高周波高出力トランジスタを
みたときの等価抵抗値以上の抵抗値を有することを特徴
とする。
【００１０】また、隣接するゲート電極またはベース電
極の他端がそれぞれ抵抗器を介して電気的に接続された
構造である。また、複数のゲート電極またはベース電極
の他端が抵抗器を介して並列に電気的に接続された構造
である。
極の他端がそれぞれ抵抗器を介して電気的に接続された
構造である。また、複数のゲート電極またはベース電極
の他端が抵抗器を介して並列に電気的に接続された構造
である。
【００１１】
【作用】本発明の高周波高出力トランジスタは、各ゲー
ト電極間に電位差が生じたときに、各ゲート電極の他端
に接続された抵抗器が各ゲート電極間の電位差を吸収す
る方向に作用する。すなわち、従来構造では１つの抵抗
器で全発振パワーを吸収していたが、本発明構造では各
抵抗器がそれぞれ分散して発振パワーを吸収する。しか
も、従来構造では抵抗器を有効に動作させるために所定
の長さの電力分配用伝送線路が不可欠であったが、本発
明構造ではそれが不要となる。
ト電極間に電位差が生じたときに、各ゲート電極の他端
に接続された抵抗器が各ゲート電極間の電位差を吸収す
る方向に作用する。すなわち、従来構造では１つの抵抗
器で全発振パワーを吸収していたが、本発明構造では各
抵抗器がそれぞれ分散して発振パワーを吸収する。しか
も、従来構造では抵抗器を有効に動作させるために所定
の長さの電力分配用伝送線路が不可欠であったが、本発
明構造ではそれが不要となる。
【００１２】
【実施例】以下に示す実施例はＦＥＴの場合であるが、
バイポーラトランジスタについても同様に適用すること
ができる。その場合には、ゲートをベースに、ドレイン
をコレクタに、ソースをエミッタに対応させる。
バイポーラトランジスタについても同様に適用すること
ができる。その場合には、ゲートをベースに、ドレイン
をコレクタに、ソースをエミッタに対応させる。
【００１３】図１は、本発明の第１実施例を示す。図に
おいて、櫛の歯状に形成されたゲート電極１１の一端が
ゲート給電端子１２に接続され、隣接するゲート電極１
１の他端がそれぞれ抵抗器２１を介して接続される。ソ
ース電極１３は各ゲート電極１１に対して一つ置きに配
置され、それぞれがエアーブリッジ等の上層配線１４を
介して接続される。ドレイン電極１５は各ゲート電極１
１に対して一つ置きに配置され、それぞれがエアーブリ
ッジ等の上層配線２２を介してドレイン給電端子１６に
接続される。なお、従来構造のようにドレイン電極１５
とドレイン給電端子１６を一体とし、抵抗器２１を上層
配線で接続してもよい。
おいて、櫛の歯状に形成されたゲート電極１１の一端が
ゲート給電端子１２に接続され、隣接するゲート電極１
１の他端がそれぞれ抵抗器２１を介して接続される。ソ
ース電極１３は各ゲート電極１１に対して一つ置きに配
置され、それぞれがエアーブリッジ等の上層配線１４を
介して接続される。ドレイン電極１５は各ゲート電極１
１に対して一つ置きに配置され、それぞれがエアーブリ
ッジ等の上層配線２２を介してドレイン給電端子１６に
接続される。なお、従来構造のようにドレイン電極１５
とドレイン給電端子１６を一体とし、抵抗器２１を上層
配線で接続してもよい。
【００１４】本構造において、素子内に発生した不均一
かつランダムな雑音が局所的に増幅され、それが寄生容
量等でドレイン側からゲート側にフィードバックされる
と、ゲート給電端子１２側ではＡＢ間が低損失なために
高周波の定在波が生じ、発振が立ち上がろうとする。こ
のとき、隣接するゲート電極１１間に電位差が生ずる
が、各ゲート電極１１の他端に接続された抵抗器２１が
隣接するゲート電極間の電位差を吸収する方向に作用す
る。したがって、発振が立ち上がろうとする正帰還の帰
還係数を１以下にする条件で抵抗器２１の抵抗値を設定
すれば、発振を防ぐことができる。なお、抵抗器２１に
よる発振パワーの吸収は、抵抗器２１からＦＥＴをみた
ときのＦＥＴの等価抵抗値と等しいときが最大となる。
また、ＦＥＴが正常に動作してゲート電極間に電位差が
生じないときには、抵抗器２１を接続しない場合と同等
となり、抵抗器２１を接続したことによる悪影響はな
い。
かつランダムな雑音が局所的に増幅され、それが寄生容
量等でドレイン側からゲート側にフィードバックされる
と、ゲート給電端子１２側ではＡＢ間が低損失なために
高周波の定在波が生じ、発振が立ち上がろうとする。こ
のとき、隣接するゲート電極１１間に電位差が生ずる
が、各ゲート電極１１の他端に接続された抵抗器２１が
隣接するゲート電極間の電位差を吸収する方向に作用す
る。したがって、発振が立ち上がろうとする正帰還の帰
還係数を１以下にする条件で抵抗器２１の抵抗値を設定
すれば、発振を防ぐことができる。なお、抵抗器２１に
よる発振パワーの吸収は、抵抗器２１からＦＥＴをみた
ときのＦＥＴの等価抵抗値と等しいときが最大となる。
また、ＦＥＴが正常に動作してゲート電極間に電位差が
生じないときには、抵抗器２１を接続しない場合と同等
となり、抵抗器２１を接続したことによる悪影響はな
い。
【００１５】図２は、本発明の第２実施例を示す。図に
おいて、櫛の歯状に形成されたゲート電極１１の一端が
ゲート給電端子１２に接続され、各ゲート電極１１の他
端にそれぞれ抵抗器２３の一端が接続され、各抵抗器２
３の他端が導体２４を介して接続される。ソース電極１
３は各ゲート電極１１に対して一つ置きに配置され、そ
れぞれがエアーブリッジ等の上層配線１４を介して接続
される。ドレイン電極１５は各ゲート電極１１に対して
一つ置きに配置され、それぞれがエアーブリッジ等の上
層配線２２を介してドレイン給電端子１６に接続され
る。なお、従来構造のようにドレイン電極１５とドレイ
ン給電端子１６を一体とし、導体２４を上層配線で接続
してもよい。
おいて、櫛の歯状に形成されたゲート電極１１の一端が
ゲート給電端子１２に接続され、各ゲート電極１１の他
端にそれぞれ抵抗器２３の一端が接続され、各抵抗器２
３の他端が導体２４を介して接続される。ソース電極１
３は各ゲート電極１１に対して一つ置きに配置され、そ
れぞれがエアーブリッジ等の上層配線１４を介して接続
される。ドレイン電極１５は各ゲート電極１１に対して
一つ置きに配置され、それぞれがエアーブリッジ等の上
層配線２２を介してドレイン給電端子１６に接続され
る。なお、従来構造のようにドレイン電極１５とドレイ
ン給電端子１６を一体とし、導体２４を上層配線で接続
してもよい。
【００１６】本構造においても、各ゲート電極間に電位
差が生じたときに、各ゲート電極の他端に接続された抵
抗器２３が各ゲート電極間の電位差を吸収する方向に作
用する原理は第１実施例と同様である。なお、本実施例
の特徴は、各ゲート電極間の抵抗値を均一にできるとこ
ろにある。すなわち、隣接するゲート電極間でも、最も
離れたゲート電極間でも抵抗値が同一となるので、どの
ゲート電極間に電位差が生じても効果的に吸収すること
ができる。
差が生じたときに、各ゲート電極の他端に接続された抵
抗器２３が各ゲート電極間の電位差を吸収する方向に作
用する原理は第１実施例と同様である。なお、本実施例
の特徴は、各ゲート電極間の抵抗値を均一にできるとこ
ろにある。すなわち、隣接するゲート電極間でも、最も
離れたゲート電極間でも抵抗値が同一となるので、どの
ゲート電極間に電位差が生じても効果的に吸収すること
ができる。
【００１７】
【発明の効果】以上説明したように、本発明の高周波高
出力トランジスタは、発振パワーを分散吸収して高周波
帯で安定した動作を実現することができる。しかも、電
力分配用伝送線路を用いない構造で発振を防止すること
ができるので小型化が可能となる。さらに、モノリシッ
クＩＣ化にも適しており、低コストな高周波高出力トラ
ンジスタを得ることができる。
出力トランジスタは、発振パワーを分散吸収して高周波
帯で安定した動作を実現することができる。しかも、電
力分配用伝送線路を用いない構造で発振を防止すること
ができるので小型化が可能となる。さらに、モノリシッ
クＩＣ化にも適しており、低コストな高周波高出力トラ
ンジスタを得ることができる。
【図１】本発明の第１実施例の構造を示す図。
【図２】本発明の第２実施例の構造を示す図。
【図３】従来の高出力ＦＥＴの構造を示す図。
【図４】高周波用として発振防止対策を施した従来の高
出力ＦＥＴの構造を示す図。
出力ＦＥＴの構造を示す図。
１１ ゲート電極 １２ ゲート給電端子 １３ ソース電極 １４，２２ 上層配線 １５ ドレイン電極 １６ ドレイン給電端子 １７ 電力分配用伝送線路 １８ 電力合成用伝送線路 １９，２１，２３ 抵抗器 ２４ 導体
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/095 H01L 21/338 H01L 29/812
Claims (3)
- 【請求項１】 複数のゲート電極またはベース電極を有
し、それらの一端がゲート給電端子またはベース給電端
子に接続された構造の高周波高出力トランジスタにおい
て、 前記複数のゲート電極またはベース電極の他端が抵抗器
を介して相互に電気的に接続され、前記抵抗器は前記抵
抗器から前記高周波高出力トランジスタをみたときの等
価抵抗値以上の抵抗値を有することを特徴とする高周波
高出力トランジスタ。 - 【請求項２】 請求項１に記載の高周波高出力トランジ
スタにおいて、 隣接するゲート電極またはベース電極の他端がそれぞれ
抵抗器を介して電気的に接続された構造であることを特
徴とする高周波高出力トランジスタ。 - 【請求項３】 請求項１に記載の高周波高出力トランジ
スタにおいて、 複数のゲート電極またはベース電極の他端が抵抗器を介
して並列に電気的に接続された構造であることを特徴と
する高周波高出力トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01653794A JP3289464B2 (ja) | 1994-02-10 | 1994-02-10 | 高周波高出力トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01653794A JP3289464B2 (ja) | 1994-02-10 | 1994-02-10 | 高周波高出力トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226488A JPH07226488A (ja) | 1995-08-22 |
| JP3289464B2 true JP3289464B2 (ja) | 2002-06-04 |
Family
ID=11919025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01653794A Expired - Fee Related JP3289464B2 (ja) | 1994-02-10 | 1994-02-10 | 高周波高出力トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3289464B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4444709A1 (de) * | 1994-12-15 | 1996-06-20 | Basf Ag | Verfahren zur Herstellung von Glutardialdehyd |
| JP3515886B2 (ja) * | 1997-09-29 | 2004-04-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| DE19941132A1 (de) | 1999-08-30 | 2001-03-01 | Basf Ag | Verfahren zur kontinuierlichen Herstellung von Glutaraldehyd |
| AU2009260402B2 (en) | 2008-06-19 | 2014-05-22 | Dow Global Technologies Llc | Preparation of glutaraldehyde |
| US20120012908A1 (en) * | 2009-03-30 | 2012-01-19 | Koji Matsunaga | Semiconductor device |
| US9859411B2 (en) * | 2014-05-21 | 2018-01-02 | Sharp Kabushiki Kaisha | Field effect transistor |
| US20170301766A1 (en) * | 2014-09-17 | 2017-10-19 | Sharp Kabushiki Kaisha | Compound semiconductor field effect transistor |
| WO2016098374A1 (ja) * | 2014-12-16 | 2016-06-23 | 三菱電機株式会社 | マルチフィンガトランジスタ及び半導体装置 |
| JP6854985B2 (ja) * | 2018-11-30 | 2021-04-07 | 三菱電機株式会社 | 半導体装置 |
-
1994
- 1994-02-10 JP JP01653794A patent/JP3289464B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07226488A (ja) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3289464B2 (ja) | 高周波高出力トランジスタ | |
| EP0544387A1 (en) | High gain monolithic microwave integrated circuit amplifier | |
| JPH065794A (ja) | 高周波増幅装置 | |
| JP3019760B2 (ja) | 半導体集積回路装置 | |
| JP2884577B2 (ja) | 電界効果トランジスタ | |
| JP2580966B2 (ja) | 半導体装置 | |
| JPH1188079A (ja) | 分布型増幅器 | |
| JP3062358B2 (ja) | マイクロ波集積回路素子 | |
| JPH05251962A (ja) | 増幅器 | |
| JP2689957B2 (ja) | 半導体装置 | |
| JPH06310545A (ja) | 半導体装置 | |
| JPH0918255A (ja) | 半導体装置 | |
| JP2002222893A (ja) | 高周波増幅器 | |
| JPH04125941A (ja) | 電界効果トランジスタ | |
| JP3499394B2 (ja) | マイクロ波集積回路 | |
| JPH0575314A (ja) | マイクロ波集積回路素子 | |
| JP3289696B2 (ja) | マルチフィンガ型バイポーラトランジスタおよびアナログ信号増幅器 | |
| JPH0738120A (ja) | 高周波高出力増幅器 | |
| JPH04291505A (ja) | マイクロ波半導体装置 | |
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JP2005167605A (ja) | トランジスタ回路 | |
| JPS63164704A (ja) | モノリシツクマイクロ波集積回路増幅器 | |
| JPH0865059A (ja) | 電界効果トランジスタ用保護回路 | |
| JP3211729B2 (ja) | 増幅器及び電圧制御ゲインコントロール回路 | |
| JPH09153499A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |