JP3273598B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3273598B2 JP3273598B2 JP01613998A JP1613998A JP3273598B2 JP 3273598 B2 JP3273598 B2 JP 3273598B2 JP 01613998 A JP01613998 A JP 01613998A JP 1613998 A JP1613998 A JP 1613998A JP 3273598 B2 JP3273598 B2 JP 3273598B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- fet
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 90
- 239000003990 capacitor Substances 0.000 claims description 41
- 238000007599 discharging Methods 0.000 claims description 2
- 238000010521 absorption reaction Methods 0.000 claims 2
- 230000007423 decrease Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
- H02M3/3385—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
装置、特にＲＣＣ（リンギング・チョーク・コンバー
タ）方式を用いたスイッチング電源装置に関する。
装置、特にＲＣＣ（リンギング・チョーク・コンバー
タ）方式を用いたスイッチング電源装置に関する。
【０００２】
【従来の技術】一般に、ＶＴＲやファクシミリなどの機
器は安定した直流電圧を必要とし、商用交流電源から安
定した直流電圧を供給するために、構成が比較的簡単で
効率の高いＲＣＣ方式のスイッチング電源装置が広く用
いられている。
器は安定した直流電圧を必要とし、商用交流電源から安
定した直流電圧を供給するために、構成が比較的簡単で
効率の高いＲＣＣ方式のスイッチング電源装置が広く用
いられている。
【０００３】図４に、従来のＲＣＣ方式のスイッチング
電源装置を示す。図４において、スイッチング電源装置
１は、入力回路２、ＤＣ−ＤＣコンバータ回路３、電圧
検出回路４、制御回路５から構成されている。
電源装置を示す。図４において、スイッチング電源装置
１は、入力回路２、ＤＣ−ＤＣコンバータ回路３、電圧
検出回路４、制御回路５から構成されている。
【０００４】入力回路２は、整流用のダイオードブリッ
ジＤＢと、ＡＣ電源とダイオードブリッジＤＢの入力端
との間に設けられたヒューズＦおよびラインフィルタＬ
Ｆ、ダイオードブリッジＤＢの出力端に並列に設けられ
た平滑用のコンデンサＣ１から構成されている。
ジＤＢと、ＡＣ電源とダイオードブリッジＤＢの入力端
との間に設けられたヒューズＦおよびラインフィルタＬ
Ｆ、ダイオードブリッジＤＢの出力端に並列に設けられ
た平滑用のコンデンサＣ１から構成されている。
【０００５】ＤＣ−ＤＣコンバータ回路３は、１次巻線
Ｎ１、１次巻線Ｎ１とは逆極性の２次巻線Ｎ２および１
次巻線Ｎ１と同極性の帰還巻線Ｎｂを有するトランス
Ｔ、１次巻線Ｎ１の他端に直列に接続されたスイッチン
グ素子であるＦＥＴＱ１、１次巻線Ｎ１の一端とＦＥＴ
Ｑ１の制御端子であるゲートとの間に接続された起動抵
抗Ｒ１、２次巻線Ｎ２の他端に直列に接続された整流用
のダイオードＤ１、およびダイオードＤ１のカソードと
２次巻線Ｎ２の一端との間に接続された平滑用のコンデ
ンサＣ２で構成されている。
Ｎ１、１次巻線Ｎ１とは逆極性の２次巻線Ｎ２および１
次巻線Ｎ１と同極性の帰還巻線Ｎｂを有するトランス
Ｔ、１次巻線Ｎ１の他端に直列に接続されたスイッチン
グ素子であるＦＥＴＱ１、１次巻線Ｎ１の一端とＦＥＴ
Ｑ１の制御端子であるゲートとの間に接続された起動抵
抗Ｒ１、２次巻線Ｎ２の他端に直列に接続された整流用
のダイオードＤ１、およびダイオードＤ１のカソードと
２次巻線Ｎ２の一端との間に接続された平滑用のコンデ
ンサＣ２で構成されている。
【０００６】また、ＤＣ−ＤＣコンバータ回路３の出力
側に設けた電圧検出回路４は、抵抗Ｒ２、フォトカプラ
ＰＣ１の発光側の発光ダイオードＰＤ１、シャントレギ
ュレータＳｒ、抵抗Ｒ３、Ｒ４から構成されている。抵
抗Ｒ２と発光ダイオードＰＤ１、シャントレギュレータ
Ｓｒは直列に接続されてＤＣ−ＤＣコンバータ回路３の
コンデンサＣ２に並列に設けられ、抵抗Ｒ３とＲ４も直
列に接続されて同じくコンデンサＣ２に並列に設けられ
ている。そして、抵抗Ｒ３とＲ４の接続部はシャントレ
ギュレータＳｒに接続されている。
側に設けた電圧検出回路４は、抵抗Ｒ２、フォトカプラ
ＰＣ１の発光側の発光ダイオードＰＤ１、シャントレギ
ュレータＳｒ、抵抗Ｒ３、Ｒ４から構成されている。抵
抗Ｒ２と発光ダイオードＰＤ１、シャントレギュレータ
Ｓｒは直列に接続されてＤＣ−ＤＣコンバータ回路３の
コンデンサＣ２に並列に設けられ、抵抗Ｒ３とＲ４も直
列に接続されて同じくコンデンサＣ２に並列に設けられ
ている。そして、抵抗Ｒ３とＲ４の接続部はシャントレ
ギュレータＳｒに接続されている。
【０００７】また、制御回路５は、帰還巻線Ｎｂの一端
とＦＥＴＱ１のゲートとの間に直列に接続された抵抗Ｒ
５およびコンデンサＣ３、ＦＥＴＱ１のゲートと帰還巻
線Ｎｂの他端との間に接続された制御素子であるトラン
ジスタＱ２、帰還巻線Ｎｂの一端にアノードを接続され
たダイオードＤ２、ダイオードＤ２のカソードとトラン
ジスタＱ２の制御端子であるベースとの間に接続された
抵抗Ｒ６、トランジスタＱ２のベースと帰還巻線Ｎｂの
他端との間に接続されたコンデンサＣ４、コンデンサＣ
４に並列に接続された抵抗Ｒ７、ダイオードＤ２のカソ
ードとトランジスタＱ２のベースとの間に直列に接続さ
れた抵抗Ｒ８とフォトカプラＰＣ１の受光側のフォトト
ランジスタＰＴ１、帰還巻線Ｎｂの一端にカソードを接
続されたダイオードＤ３、ダイオードＤ３のアノードと
帰還巻線Ｎｂの他端との間に直列に接続された抵抗Ｒ９
とコンデンサＣ５、抵抗Ｒ９とコンデンサＣ５の接続部
とトランジスタＱ２のベースとの間に接続された抵抗Ｒ
１０から構成されている。
とＦＥＴＱ１のゲートとの間に直列に接続された抵抗Ｒ
５およびコンデンサＣ３、ＦＥＴＱ１のゲートと帰還巻
線Ｎｂの他端との間に接続された制御素子であるトラン
ジスタＱ２、帰還巻線Ｎｂの一端にアノードを接続され
たダイオードＤ２、ダイオードＤ２のカソードとトラン
ジスタＱ２の制御端子であるベースとの間に接続された
抵抗Ｒ６、トランジスタＱ２のベースと帰還巻線Ｎｂの
他端との間に接続されたコンデンサＣ４、コンデンサＣ
４に並列に接続された抵抗Ｒ７、ダイオードＤ２のカソ
ードとトランジスタＱ２のベースとの間に直列に接続さ
れた抵抗Ｒ８とフォトカプラＰＣ１の受光側のフォトト
ランジスタＰＴ１、帰還巻線Ｎｂの一端にカソードを接
続されたダイオードＤ３、ダイオードＤ３のアノードと
帰還巻線Ｎｂの他端との間に直列に接続された抵抗Ｒ９
とコンデンサＣ５、抵抗Ｒ９とコンデンサＣ５の接続部
とトランジスタＱ２のベースとの間に接続された抵抗Ｒ
１０から構成されている。
【０００８】次に、図４に示したスイッチング電源装置
１の動作について、図５に示すスイッチング電源装置１
の各部の電圧および電流の変化を示すグラフを用いて説
明する。図５において、ＶｇｓはＦＥＴＱ１のゲート−
ソース間電圧、Ｖ１は１次巻線Ｎ１に加わる電圧、Ｉ１
は１次巻線Ｎ１を流れる電流、ＶｄｓはＦＥＴＱ１のド
レイン−ソース間電圧、Ｖｂｅ２はトランジスタＱ２の
ベース−エミッタ間電圧、Ｖｂは帰還巻線Ｎｂに生じる
電圧、Ｖ２は２次巻線Ｎ２に生じる電圧、Ｉ２は２次巻
線Ｎ２を流れる電流を表している。また、グラフ上部に
示したＯＮ、ＯＦＦはＦＥＴＱ１がＯＦＦからＯＮにな
る（以降ターンオンと呼ぶ）タイミング、およびＯＮか
らＯＦＦになる（以降ターンオフと呼ぶ）タイミングを
示している。
１の動作について、図５に示すスイッチング電源装置１
の各部の電圧および電流の変化を示すグラフを用いて説
明する。図５において、ＶｇｓはＦＥＴＱ１のゲート−
ソース間電圧、Ｖ１は１次巻線Ｎ１に加わる電圧、Ｉ１
は１次巻線Ｎ１を流れる電流、ＶｄｓはＦＥＴＱ１のド
レイン−ソース間電圧、Ｖｂｅ２はトランジスタＱ２の
ベース−エミッタ間電圧、Ｖｂは帰還巻線Ｎｂに生じる
電圧、Ｖ２は２次巻線Ｎ２に生じる電圧、Ｉ２は２次巻
線Ｎ２を流れる電流を表している。また、グラフ上部に
示したＯＮ、ＯＦＦはＦＥＴＱ１がＯＦＦからＯＮにな
る（以降ターンオンと呼ぶ）タイミング、およびＯＮか
らＯＦＦになる（以降ターンオフと呼ぶ）タイミングを
示している。
【０００９】まず、起動時の電源をＯＮにした瞬間には
ＦＥＴＱ１はＯＦＦであるため１次巻線Ｎ１には電流Ｉ
１は流れないが、起動抵抗Ｒ１を通してＦＥＴＱ１のゲ
ート−ソース間に形成される内部容量に電流が流れ込
む。これによってＦＥＴＱ１のゲート−ソース間電圧Ｖ
ｇｓが上昇し、ＦＥＴＱ１の閾値を超えた時点でＦＥＴ
Ｑ１がターンオンしはじめる。ＦＥＴＱ１がターンオン
しはじめるとＦＥＴＱ１のドレイン−ソース間電圧Ｖｄ
ｓがほぼ０Ｖになり、トランスＴの１次巻線Ｎ１に電源
電圧が印加されて電流Ｉ１が流れ始め、これによって帰
還巻線Ｎｂと２次巻線Ｎ２に電圧ＶｂおよびＶ２が生じ
る。帰還巻線Ｎｂに生じた電圧Ｖｂによって、帰還巻線
Ｎｂから抵抗Ｒ５とコンデンサＣ３を介してＦＥＴＱ１
のゲートに電流が流れ込み、ＦＥＴＱ１のゲート−ソー
ス間電圧Ｖｇｓの上昇を加速し、ＦＥＴＱ１が完全にタ
ーンオンする。なお、２次巻線Ｎ２に発生した電圧Ｖ２
は整流用のダイオードＤ１に対して逆方向の電圧になる
ため、２次巻線Ｎ２には電流Ｉ２は流れない。
ＦＥＴＱ１はＯＦＦであるため１次巻線Ｎ１には電流Ｉ
１は流れないが、起動抵抗Ｒ１を通してＦＥＴＱ１のゲ
ート−ソース間に形成される内部容量に電流が流れ込
む。これによってＦＥＴＱ１のゲート−ソース間電圧Ｖ
ｇｓが上昇し、ＦＥＴＱ１の閾値を超えた時点でＦＥＴ
Ｑ１がターンオンしはじめる。ＦＥＴＱ１がターンオン
しはじめるとＦＥＴＱ１のドレイン−ソース間電圧Ｖｄ
ｓがほぼ０Ｖになり、トランスＴの１次巻線Ｎ１に電源
電圧が印加されて電流Ｉ１が流れ始め、これによって帰
還巻線Ｎｂと２次巻線Ｎ２に電圧ＶｂおよびＶ２が生じ
る。帰還巻線Ｎｂに生じた電圧Ｖｂによって、帰還巻線
Ｎｂから抵抗Ｒ５とコンデンサＣ３を介してＦＥＴＱ１
のゲートに電流が流れ込み、ＦＥＴＱ１のゲート−ソー
ス間電圧Ｖｇｓの上昇を加速し、ＦＥＴＱ１が完全にタ
ーンオンする。なお、２次巻線Ｎ２に発生した電圧Ｖ２
は整流用のダイオードＤ１に対して逆方向の電圧になる
ため、２次巻線Ｎ２には電流Ｉ２は流れない。
【００１０】ＦＥＴＱ１がターンオンして帰還巻線Ｎｂ
に正極性の電圧Ｖｂが生じると、それによってダイオー
ドＤ２と抵抗Ｒ６、および後述する抵抗Ｒ８とフォトト
ランジスタＰＴ１を介してコンデンサＣ４が充電され、
コンデンサＣ４の両端の電圧、すなわちトランジスタＱ
２のベース−エミッタ間電圧Ｖｂｅ２が上昇する。な
お、このときの充電スピード（時定数）は抵抗Ｒ６、Ｒ
７、Ｒ８、コンデンサＣ４の値およびフォトトランジス
タＰＴによって決定される。トランジスタＱ２のベース
−エミッタ間電圧Ｖｂｅ２が上昇してトランジスタＱ２
の閾値を超えるとトランジスタＱ２がＯＮする。トラン
ジスタＱ２がＯＮすると、トランジスタＱ２のコレクタ
−エミッタ間電圧、すなわちＦＥＴＱ１のゲート−ソー
ス間電圧Ｖｇｓがほぼ０Ｖとなって、ＦＥＴＱ１をター
ンオフさせるように働く。
に正極性の電圧Ｖｂが生じると、それによってダイオー
ドＤ２と抵抗Ｒ６、および後述する抵抗Ｒ８とフォトト
ランジスタＰＴ１を介してコンデンサＣ４が充電され、
コンデンサＣ４の両端の電圧、すなわちトランジスタＱ
２のベース−エミッタ間電圧Ｖｂｅ２が上昇する。な
お、このときの充電スピード（時定数）は抵抗Ｒ６、Ｒ
７、Ｒ８、コンデンサＣ４の値およびフォトトランジス
タＰＴによって決定される。トランジスタＱ２のベース
−エミッタ間電圧Ｖｂｅ２が上昇してトランジスタＱ２
の閾値を超えるとトランジスタＱ２がＯＮする。トラン
ジスタＱ２がＯＮすると、トランジスタＱ２のコレクタ
−エミッタ間電圧、すなわちＦＥＴＱ１のゲート−ソー
ス間電圧Ｖｇｓがほぼ０Ｖとなって、ＦＥＴＱ１をター
ンオフさせるように働く。
【００１１】ＦＥＴＱ１がターンオフしはじめると１次
巻線Ｎ１に加わる電圧Ｖ１が０Ｖになり、流れていた電
流Ｉ１も０になる。しかし、ＦＥＴＱ１がＯＮのときに
１次巻線Ｎ１に流れた電流Ｉ１によってトランスＴに蓄
積されていた磁気エネルギーのために、１次巻線Ｎ１、
２次巻線Ｎ２および帰還巻線Ｎｂにはそれまでと逆極性
の電圧が生じる。１次巻線には２次巻線に生じる逆極性
の電圧Ｖ２のｎ（１次巻線と２次巻線の巻数比）倍の電
圧が生じる。２次巻線Ｎ２に生じた逆極性の電圧Ｖ２に
よって発生した電流Ｉ２はダイオードＤ１を通ってコン
デンサＣ２で平滑化されて出力される。また、帰還巻線
Ｎｂに生じた逆極性の電圧Ｖｂは、ＦＥＴＱ１のゲート
−ソース間に形成された内部容量から、コンデンサＣ３
と抵抗Ｒ５を介して急速に電荷を吸収し、ＦＥＴＱ１を
完全にターンオフさせる。そして同時に、コンデンサＣ
４に蓄積された電荷も抵抗Ｒ１０、Ｒ９およびダイオー
ドＤ３を介して吸収するが、コンデンサＣ４には逆方向
の電圧が加わることになるため、コンデンサＣ４は放電
後にさらに逆方向に充電され、トランジスタＱ２のベー
ス−エミッタ間電圧Ｖｂｅ２も負にバイアスされ、トラ
ンジスタＱ２はＯＦＦする。すなわち、トランジスタＱ
２はＦＥＴＱ１をターンオフするきっかけを与えるとき
にのみ一瞬だけＯＮになる。
巻線Ｎ１に加わる電圧Ｖ１が０Ｖになり、流れていた電
流Ｉ１も０になる。しかし、ＦＥＴＱ１がＯＮのときに
１次巻線Ｎ１に流れた電流Ｉ１によってトランスＴに蓄
積されていた磁気エネルギーのために、１次巻線Ｎ１、
２次巻線Ｎ２および帰還巻線Ｎｂにはそれまでと逆極性
の電圧が生じる。１次巻線には２次巻線に生じる逆極性
の電圧Ｖ２のｎ（１次巻線と２次巻線の巻数比）倍の電
圧が生じる。２次巻線Ｎ２に生じた逆極性の電圧Ｖ２に
よって発生した電流Ｉ２はダイオードＤ１を通ってコン
デンサＣ２で平滑化されて出力される。また、帰還巻線
Ｎｂに生じた逆極性の電圧Ｖｂは、ＦＥＴＱ１のゲート
−ソース間に形成された内部容量から、コンデンサＣ３
と抵抗Ｒ５を介して急速に電荷を吸収し、ＦＥＴＱ１を
完全にターンオフさせる。そして同時に、コンデンサＣ
４に蓄積された電荷も抵抗Ｒ１０、Ｒ９およびダイオー
ドＤ３を介して吸収するが、コンデンサＣ４には逆方向
の電圧が加わることになるため、コンデンサＣ４は放電
後にさらに逆方向に充電され、トランジスタＱ２のベー
ス−エミッタ間電圧Ｖｂｅ２も負にバイアスされ、トラ
ンジスタＱ２はＯＦＦする。すなわち、トランジスタＱ
２はＦＥＴＱ１をターンオフするきっかけを与えるとき
にのみ一瞬だけＯＮになる。
【００１２】ＦＥＴＱ１がＯＦＦのときに２次巻線Ｎ２
に流れる電流Ｉ２は、トランスＴからの磁気エネルギー
の放出とともに徐々に減少して最後には０になる。２次
巻線Ｎ２に流れる電流Ｉ２が０になると、２次巻線Ｎ２
および帰還巻線Ｎｂに生じる電圧Ｖ２およびＶｂはその
まま放置すれば０Ｖを境にして振動しながら減衰する傾
向を示す。このとき帰還巻線Ｎｂにおいて逆極性から一
時的に正極性になる電圧のことをキック電圧という。帰
還巻線Ｎｂにキック電圧が生じると、帰還巻線Ｎｂから
抵抗Ｒ５とコンデンサＣ３を介して、ＦＥＴＱ１のゲー
トとソースの間に形成される内部容量に電流が流れ込ん
でＦＥＴＱ１のゲート−ソース間電圧Ｖｇｓを上昇させ
る。キック電圧が一定以上の大きさを持っていると、ゲ
ート−ソース間電圧Ｖｇｓが閾値を超えてＦＥＴＱ１が
ターンオンする。この時、起動抵抗Ｒ１は大きな値に設
定されているために流れる電流は少なく、起動時のよう
な起動抵抗Ｒ１を流れる電流によってＦＥＴＱ１をター
ンオンさせるという働きはしない。そして、ＦＥＴＱ１
のターンオンとともに２次巻線Ｎ２および帰還巻線Ｎｂ
に生じる電圧Ｖ２およびＶｂは強制的に正極性に引き上
げられて、電圧の振動は強制終了させられる。
に流れる電流Ｉ２は、トランスＴからの磁気エネルギー
の放出とともに徐々に減少して最後には０になる。２次
巻線Ｎ２に流れる電流Ｉ２が０になると、２次巻線Ｎ２
および帰還巻線Ｎｂに生じる電圧Ｖ２およびＶｂはその
まま放置すれば０Ｖを境にして振動しながら減衰する傾
向を示す。このとき帰還巻線Ｎｂにおいて逆極性から一
時的に正極性になる電圧のことをキック電圧という。帰
還巻線Ｎｂにキック電圧が生じると、帰還巻線Ｎｂから
抵抗Ｒ５とコンデンサＣ３を介して、ＦＥＴＱ１のゲー
トとソースの間に形成される内部容量に電流が流れ込ん
でＦＥＴＱ１のゲート−ソース間電圧Ｖｇｓを上昇させ
る。キック電圧が一定以上の大きさを持っていると、ゲ
ート−ソース間電圧Ｖｇｓが閾値を超えてＦＥＴＱ１が
ターンオンする。この時、起動抵抗Ｒ１は大きな値に設
定されているために流れる電流は少なく、起動時のよう
な起動抵抗Ｒ１を流れる電流によってＦＥＴＱ１をター
ンオンさせるという働きはしない。そして、ＦＥＴＱ１
のターンオンとともに２次巻線Ｎ２および帰還巻線Ｎｂ
に生じる電圧Ｖ２およびＶｂは強制的に正極性に引き上
げられて、電圧の振動は強制終了させられる。
【００１３】これ以降は起動時と同様の動作を繰り返す
ことになり、ＦＥＴＱ１のターンオンとターンオフが繰
り返され、スイッチング電源装置として動作する。
ことになり、ＦＥＴＱ１のターンオンとターンオフが繰
り返され、スイッチング電源装置として動作する。
【００１４】最後に電圧安定化動作について説明する。
電圧検出回路４においては、出力電圧を２つの抵抗Ｒ３
とＲ４で分割して検出し、これをシャントレギュレータ
Ｓｒに入力している。シャントレギュレータＳｒは入力
された電圧と内部の基準電圧とを比較し、その差に応じ
た電流を流すように機能する。
電圧検出回路４においては、出力電圧を２つの抵抗Ｒ３
とＲ４で分割して検出し、これをシャントレギュレータ
Ｓｒに入力している。シャントレギュレータＳｒは入力
された電圧と内部の基準電圧とを比較し、その差に応じ
た電流を流すように機能する。
【００１５】そこで、スイッチング電源装置１に接続さ
れる負荷（図示せず）が軽くなって出力電圧が上昇する
と、抵抗Ｒ３とＲ４の接続部の電圧も上昇し、シャント
レギュレータＳｒへの入力電圧が上昇し、より多くの電
流を流そうとする。シャントレギュレータＳｒに流れる
電流が増えると、それに直列に接続されたフォトカプラ
ＰＣ１の発光ダイオードＰＤ１に流れる電流も増え、発
光ダイオードＰＤ１から出る光の量も増える。発光ダイ
オードＰＤ１から出る光の量が増えると、制御回路５に
接続されているフォトカプラＰＣ１のフォトトランジス
タＰＴ１を流れる電流も増える。フォトトランジスタＰ
Ｔ１を流れる電流は、前述のように帰還巻線Ｎｂに生じ
る電圧Ｖｂが正極性のときに抵抗Ｒ６を流れる電流とと
もにコンデンサＣ４を充電する電流となるため、フォト
トランジスタＰＴ１を流れる電流が増えると、コンデン
サＣ４を充電する時間が短縮される。その結果トランジ
スタＱ２がＯＮするまでの時間が短縮され、ＦＥＴＱ１
がターンオフするまでの時間、すなわちＦＥＴＱ１のＯ
Ｎしている時間が短縮される。ＦＥＴＱ１のＯＮしてい
る時間が短いとトランスＴに蓄えられる磁気エネルギー
も少なくなり、２次巻線Ｎ２に生じる電圧Ｖ２も低下
し、出力電圧が低下する。なお、ＦＥＴＱ１がＯＦＦし
ている時間もＯＮしている時間に比例して短くなるの
で、ＦＥＴＱ１のＯＮおよびＯＦＦしている時間の短縮
分だけスイッチング電源装置１のスイッチング周波数は
上昇する。
れる負荷（図示せず）が軽くなって出力電圧が上昇する
と、抵抗Ｒ３とＲ４の接続部の電圧も上昇し、シャント
レギュレータＳｒへの入力電圧が上昇し、より多くの電
流を流そうとする。シャントレギュレータＳｒに流れる
電流が増えると、それに直列に接続されたフォトカプラ
ＰＣ１の発光ダイオードＰＤ１に流れる電流も増え、発
光ダイオードＰＤ１から出る光の量も増える。発光ダイ
オードＰＤ１から出る光の量が増えると、制御回路５に
接続されているフォトカプラＰＣ１のフォトトランジス
タＰＴ１を流れる電流も増える。フォトトランジスタＰ
Ｔ１を流れる電流は、前述のように帰還巻線Ｎｂに生じ
る電圧Ｖｂが正極性のときに抵抗Ｒ６を流れる電流とと
もにコンデンサＣ４を充電する電流となるため、フォト
トランジスタＰＴ１を流れる電流が増えると、コンデン
サＣ４を充電する時間が短縮される。その結果トランジ
スタＱ２がＯＮするまでの時間が短縮され、ＦＥＴＱ１
がターンオフするまでの時間、すなわちＦＥＴＱ１のＯ
Ｎしている時間が短縮される。ＦＥＴＱ１のＯＮしてい
る時間が短いとトランスＴに蓄えられる磁気エネルギー
も少なくなり、２次巻線Ｎ２に生じる電圧Ｖ２も低下
し、出力電圧が低下する。なお、ＦＥＴＱ１がＯＦＦし
ている時間もＯＮしている時間に比例して短くなるの
で、ＦＥＴＱ１のＯＮおよびＯＦＦしている時間の短縮
分だけスイッチング電源装置１のスイッチング周波数は
上昇する。
【００１６】逆に、スイッチング電源装置１に接続され
る負荷（図示せず）が重くなって出力電圧が低下する
と、フォトカプラＰＣのフォトトランジスタＰＴを流れ
る電流が減少し、コンデンサＣ２の充電時間が延長さ
れ、ＦＥＴＱ１がターンオフするまでの時間、すなわち
ＦＥＴＱ１のＯＮしている時間が長くなり、２次巻線Ｎ
２に生じる電圧Ｖ２が上昇し、出力電圧が上昇する。な
お、ＦＥＴＱ１のＯＮしている時間が長くなるため、ス
イッチング電源装置１のスイッチング周波数は低下す
る。
る負荷（図示せず）が重くなって出力電圧が低下する
と、フォトカプラＰＣのフォトトランジスタＰＴを流れ
る電流が減少し、コンデンサＣ２の充電時間が延長さ
れ、ＦＥＴＱ１がターンオフするまでの時間、すなわち
ＦＥＴＱ１のＯＮしている時間が長くなり、２次巻線Ｎ
２に生じる電圧Ｖ２が上昇し、出力電圧が上昇する。な
お、ＦＥＴＱ１のＯＮしている時間が長くなるため、ス
イッチング電源装置１のスイッチング周波数は低下す
る。
【００１７】このようにしてスイッチング電源装置１は
電圧の安定化が図られている。
電圧の安定化が図られている。
【００１８】
【発明が解決しようとする課題】ところで、ＦＥＴＱ１
のターンオフの時とターンオンの時にはわずかの時間で
はあるがＦＥＴＱ１のドレイン−ソース間に電圧が加わ
り、しかも電流が流れるという状態が存在する。この時
にＦＥＴＱ１で損失（以降、スイッチング損失と呼ぶ）
が発生する。そして、このスイッチング損失はＦＥＴＱ
１のターンオンおよびターンオフの都度発生するため、
スイッチングの回数、すなわちスイッチングの周波数に
比例して大きくなるという特徴がある。従って、特に軽
負荷の時にはスイッチング周波数が高くなるためにスイ
ッチング電源装置の効率が悪くなるという問題がある。
のターンオフの時とターンオンの時にはわずかの時間で
はあるがＦＥＴＱ１のドレイン−ソース間に電圧が加わ
り、しかも電流が流れるという状態が存在する。この時
にＦＥＴＱ１で損失（以降、スイッチング損失と呼ぶ）
が発生する。そして、このスイッチング損失はＦＥＴＱ
１のターンオンおよびターンオフの都度発生するため、
スイッチングの回数、すなわちスイッチングの周波数に
比例して大きくなるという特徴がある。従って、特に軽
負荷の時にはスイッチング周波数が高くなるためにスイ
ッチング電源装置の効率が悪くなるという問題がある。
【００１９】そこで、本発明では、軽負荷時にＶＴＲや
ファクシミリなどの実機からの軽負荷信号に従ってスイ
ッチング周波数を低下させてスイッチング損失を低減し
て効率を改善することのできるスイッチング電源装置を
提供する。
ファクシミリなどの実機からの軽負荷信号に従ってスイ
ッチング周波数を低下させてスイッチング損失を低減し
て効率を改善することのできるスイッチング電源装置を
提供する。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に、本発明のスイッチング電源装置は、１次巻線、２次
巻線および帰還巻線を有するトランスと、前記１次巻線
に直列に接続されたスイッチング素子と、該スイッチン
グ素子の制御端子に接続された制御素子と、該制御素子
と前記帰還巻線との間に設けられた制御回路と、前記２
次巻線に接続された整流回路とを備えたスイッチング電
源装置において、前記帰還巻線に並列に接続されて、前
記整流回路に電流が流れている期間に前記帰還巻線に生
じる電圧でコンデンサに充電を行う充電回路と、前記ス
イッチング素子の制御端子と前記充電回路の間に接続さ
れて、前記充電回路のコンデンサ電圧で駆動され、前記
帰還巻線にキック電圧によって生じる電圧を前記充電回
路のコンデンサ放電によって吸収するキック電圧吸収回
路からなり、軽負荷時に、軽負荷信号に従ってキック電
圧吸収回路を動作させることにより、前記スイッチング
素子のＯＦＦ時間を延長してスイッチング周波数を低下
させる周波数制限回路を設けたことを特徴とする。
に、本発明のスイッチング電源装置は、１次巻線、２次
巻線および帰還巻線を有するトランスと、前記１次巻線
に直列に接続されたスイッチング素子と、該スイッチン
グ素子の制御端子に接続された制御素子と、該制御素子
と前記帰還巻線との間に設けられた制御回路と、前記２
次巻線に接続された整流回路とを備えたスイッチング電
源装置において、前記帰還巻線に並列に接続されて、前
記整流回路に電流が流れている期間に前記帰還巻線に生
じる電圧でコンデンサに充電を行う充電回路と、前記ス
イッチング素子の制御端子と前記充電回路の間に接続さ
れて、前記充電回路のコンデンサ電圧で駆動され、前記
帰還巻線にキック電圧によって生じる電圧を前記充電回
路のコンデンサ放電によって吸収するキック電圧吸収回
路からなり、軽負荷時に、軽負荷信号に従ってキック電
圧吸収回路を動作させることにより、前記スイッチング
素子のＯＦＦ時間を延長してスイッチング周波数を低下
させる周波数制限回路を設けたことを特徴とする。
【００２１】また、本発明のスイッチング電源装置は、
前記充電回路が、前記帰還巻線の一端にカソードを接続
したダイオードと、該ダイオードのアノードと前記帰還
巻線の他端との間に接続したコンデンサからなり、前記
キック電圧吸収回路が、前記コンデンサに並列に、互い
に直列に接続された第１および第２の抵抗およびスイッ
チ素子と、前記スイッチング素子の制御端子と、前記ダ
イオードと前記コンデンサとの接続部と、前記第１およ
び第２の抵抗の接続部にそれぞれコレクタ、エミッタ、
ベースを接続したＮＰＮ型のトランジスタからなること
を特徴とする。
前記充電回路が、前記帰還巻線の一端にカソードを接続
したダイオードと、該ダイオードのアノードと前記帰還
巻線の他端との間に接続したコンデンサからなり、前記
キック電圧吸収回路が、前記コンデンサに並列に、互い
に直列に接続された第１および第２の抵抗およびスイッ
チ素子と、前記スイッチング素子の制御端子と、前記ダ
イオードと前記コンデンサとの接続部と、前記第１およ
び第２の抵抗の接続部にそれぞれコレクタ、エミッタ、
ベースを接続したＮＰＮ型のトランジスタからなること
を特徴とする。
【００２２】このように構成することにより、本発明の
スイッチング電源装置は、軽負荷時のスイッチング周波
数を下げてスイッチング損失を小さくすることができ
る。
スイッチング電源装置は、軽負荷時のスイッチング周波
数を下げてスイッチング損失を小さくすることができ
る。
【００２３】
【発明の実施の形態】図１に、本発明のスイッチング電
源装置の一実施例を示す。図１で、図４と同一もしくは
同等の部分には同じ記号を付し、その説明は省略する。
図１のスイッチング電源装置１０において、図４のスイ
ッチング電源装置１との違いは、周波数制限回路１１を
設けたことだけである。
源装置の一実施例を示す。図１で、図４と同一もしくは
同等の部分には同じ記号を付し、その説明は省略する。
図１のスイッチング電源装置１０において、図４のスイ
ッチング電源装置１との違いは、周波数制限回路１１を
設けたことだけである。
【００２４】周波数制限回路１１は、帰還巻線Ｎｂの一
端にカソードを接続したダイオードＤ４とダイオードＤ
４のアノードと帰還巻線Ｎｂの他端との間に接続された
コンデンサＣ６からなる充電回路と、ダイオードＤ４の
アノードに接続された第１の抵抗である抵抗Ｒ１１と、
抵抗Ｒ１１に直列に接続された第２の抵抗である抵抗Ｒ
１２と、抵抗Ｒ１２と帰還巻線Ｎｂの他端との間に接続
されたフォトカプラＰＣ２のフォトトランジスタＰＴ２
と、ＦＥＴＱ１の制御端子であるゲートおよびダイオー
ドＤ４のアノードおよび抵抗Ｒ１１とＲ１２の接続部に
それぞれコレクタ、エミッタ、ベースを接続したＮＰＮ
型のトランジスタＱ３からなるキック電圧吸収回路から
構成されている。また、フォトカプラＰＣ２のフォトト
ランジスタＰＴ２と対になるフォトダイオードＰＤ２は
独立して設けられていて、そのアノードおよびカソード
はスイッチング電源装置１０とは別の実機側に接続され
ており、実機側から軽負荷時に軽負荷信号に従って電流
を流すように制御される。
端にカソードを接続したダイオードＤ４とダイオードＤ
４のアノードと帰還巻線Ｎｂの他端との間に接続された
コンデンサＣ６からなる充電回路と、ダイオードＤ４の
アノードに接続された第１の抵抗である抵抗Ｒ１１と、
抵抗Ｒ１１に直列に接続された第２の抵抗である抵抗Ｒ
１２と、抵抗Ｒ１２と帰還巻線Ｎｂの他端との間に接続
されたフォトカプラＰＣ２のフォトトランジスタＰＴ２
と、ＦＥＴＱ１の制御端子であるゲートおよびダイオー
ドＤ４のアノードおよび抵抗Ｒ１１とＲ１２の接続部に
それぞれコレクタ、エミッタ、ベースを接続したＮＰＮ
型のトランジスタＱ３からなるキック電圧吸収回路から
構成されている。また、フォトカプラＰＣ２のフォトト
ランジスタＰＴ２と対になるフォトダイオードＰＤ２は
独立して設けられていて、そのアノードおよびカソード
はスイッチング電源装置１０とは別の実機側に接続され
ており、実機側から軽負荷時に軽負荷信号に従って電流
を流すように制御される。
【００２５】次に、周波数制限回路１１の動作について
図２を用いて説明する。図２は、ＦＥＴＱ１のドレイン
−ソース間電圧Ｖｄｓ、帰還巻線Ｎｂに生じる電圧Ｖ
ｂ、コンデンサＣ６の両端のダイオードＤ４側を正とし
た電圧Ｖｃ６、およびＦＥＴＱ１のゲート−ソース間電
圧Ｖｇｓの時間変化を示している。Ａ、Ｂ、Ｃ、Ｄは１
回のスイッチング周期の中で変化していく各状態を示し
ている。また、ＶｔｈはＦＥＴＱ１の閾値を表してい
る。
図２を用いて説明する。図２は、ＦＥＴＱ１のドレイン
−ソース間電圧Ｖｄｓ、帰還巻線Ｎｂに生じる電圧Ｖ
ｂ、コンデンサＣ６の両端のダイオードＤ４側を正とし
た電圧Ｖｃ６、およびＦＥＴＱ１のゲート−ソース間電
圧Ｖｇｓの時間変化を示している。Ａ、Ｂ、Ｃ、Ｄは１
回のスイッチング周期の中で変化していく各状態を示し
ている。また、ＶｔｈはＦＥＴＱ１の閾値を表してい
る。
【００２６】まず、スイッチング電源装置１０に接続さ
れる負荷が軽くなってスイッチング周波数が高くなる
と、実機側から軽負荷信号によってフォトカプラＰＣ２
のフォトダイオードＰＤ２に電流が流れるように制御さ
れる。フォトダイオードＰＤ２に電流が流されるとフォ
トトランジスタＰＴ２がＯＮ状態になり、周波数制限回
路１１が動作するようになる。
れる負荷が軽くなってスイッチング周波数が高くなる
と、実機側から軽負荷信号によってフォトカプラＰＣ２
のフォトダイオードＰＤ２に電流が流れるように制御さ
れる。フォトダイオードＰＤ２に電流が流されるとフォ
トトランジスタＰＴ２がＯＮ状態になり、周波数制限回
路１１が動作するようになる。
【００２７】周波数制御回路１１が動作している状態に
おいて、ＦＥＴＱ１がＯＦＦのとき（状態Ａ）、帰還巻
線Ｎｂに生じる電圧Ｖｂは逆極性になり、充電回路のダ
イオードＤ４が順方向となってコンデンサＣ６がダイオ
ードＤ４側を負として逆極性に充電される。
おいて、ＦＥＴＱ１がＯＦＦのとき（状態Ａ）、帰還巻
線Ｎｂに生じる電圧Ｖｂは逆極性になり、充電回路のダ
イオードＤ４が順方向となってコンデンサＣ６がダイオ
ードＤ４側を負として逆極性に充電される。
【００２８】そして、２次巻線Ｎ２に流れる電流Ｉ２が
０になって、帰還巻線Ｎｂに生じる電圧Ｖｂが逆極性か
ら０Ｖを境にして振動する電圧に変わると、ダイオード
Ｄ４に対して逆方向の電圧になって電流が流れなくなる
ため、コンデンサＣ６に蓄えられた電荷はキック電圧吸
収回路のフォトトランジスタＰＴ２、抵抗Ｒ１２、Ｒ１
１を介して放電される（状態Ｂ）。これによってトラン
ジスタＱ３のベース−エミッタ間電圧が閾値を超えてト
ランジスタＱ３がＯＮになる。トランジスタＱ３のコレ
クタはＦＥＴＱ１のゲートに接続されているため、帰還
巻線Ｎｂに生じるキック電圧によって帰還巻線Ｎｂから
ＦＥＴＱ１のゲートに向かって流れ込む電流をトランジ
スタＱ３の方に吸収し、ＦＥＴＱ１のゲート−ソース間
電圧Ｖｇｓが上昇して閾値に達してＦＥＴＱ１がターン
オンするのを妨げる。そして、コンデンサＣ６が放電し
終わるころには帰還巻線Ｎｂに生じるキック電圧は収束
してしまい、帰還巻線ＮｂからＦＥＴＱ１のゲートに流
れ込む電流はなくなる。
０になって、帰還巻線Ｎｂに生じる電圧Ｖｂが逆極性か
ら０Ｖを境にして振動する電圧に変わると、ダイオード
Ｄ４に対して逆方向の電圧になって電流が流れなくなる
ため、コンデンサＣ６に蓄えられた電荷はキック電圧吸
収回路のフォトトランジスタＰＴ２、抵抗Ｒ１２、Ｒ１
１を介して放電される（状態Ｂ）。これによってトラン
ジスタＱ３のベース−エミッタ間電圧が閾値を超えてト
ランジスタＱ３がＯＮになる。トランジスタＱ３のコレ
クタはＦＥＴＱ１のゲートに接続されているため、帰還
巻線Ｎｂに生じるキック電圧によって帰還巻線Ｎｂから
ＦＥＴＱ１のゲートに向かって流れ込む電流をトランジ
スタＱ３の方に吸収し、ＦＥＴＱ１のゲート−ソース間
電圧Ｖｇｓが上昇して閾値に達してＦＥＴＱ１がターン
オンするのを妨げる。そして、コンデンサＣ６が放電し
終わるころには帰還巻線Ｎｂに生じるキック電圧は収束
してしまい、帰還巻線ＮｂからＦＥＴＱ１のゲートに流
れ込む電流はなくなる。
【００２９】コンデンサＣ６が放電してしまうとトラン
ジスタＱ３がＯＦＦになり、ＦＥＴＱ１のゲートに流れ
込む電流を吸収するものがなくなるので、起動時と同様
に起動抵抗Ｒ１を介してＦＥＴＱ１のゲートに電流が流
れ込み、ＦＥＴＱ１のゲート−ソース間電圧Ｖｇｓが上
昇する（状態Ｃ）。
ジスタＱ３がＯＦＦになり、ＦＥＴＱ１のゲートに流れ
込む電流を吸収するものがなくなるので、起動時と同様
に起動抵抗Ｒ１を介してＦＥＴＱ１のゲートに電流が流
れ込み、ＦＥＴＱ１のゲート−ソース間電圧Ｖｇｓが上
昇する（状態Ｃ）。
【００３０】そして、ＦＥＴＱ１のゲート−ソース間電
圧Ｖｇｓが閾値Ｖｔｈに達すると、ＦＥＴＱ１がターン
オンし、ＦＥＴＱ１のドレイン−ソース間電圧Ｖｄｓが
０Ｖになり、帰還巻線Ｎｂに生じる電圧Ｖｂが正極性に
誘起される（状態Ｄ）。
圧Ｖｇｓが閾値Ｖｔｈに達すると、ＦＥＴＱ１がターン
オンし、ＦＥＴＱ１のドレイン−ソース間電圧Ｖｄｓが
０Ｖになり、帰還巻線Ｎｂに生じる電圧Ｖｂが正極性に
誘起される（状態Ｄ）。
【００３１】このように、周波数制限回路１１を動作さ
せることによって、帰還巻線Ｎｂに生じるキック電圧に
よるＦＥＴＱ１のターンオンを妨げ、起動時のように起
動抵抗Ｒ１によってＦＥＴＱ１がターンオンするように
なる。そして、起動抵抗Ｒ１は大きな抵抗値に設定され
ているため、ＦＥＴＱ１のターンオンの時期は遅れ、結
果としてスイッチング周波数を低下させることができる
ようになる。
せることによって、帰還巻線Ｎｂに生じるキック電圧に
よるＦＥＴＱ１のターンオンを妨げ、起動時のように起
動抵抗Ｒ１によってＦＥＴＱ１がターンオンするように
なる。そして、起動抵抗Ｒ１は大きな抵抗値に設定され
ているため、ＦＥＴＱ１のターンオンの時期は遅れ、結
果としてスイッチング周波数を低下させることができる
ようになる。
【００３２】図３に、スイッチング電源装置１０の出力
電力とスイッチング周波数との関係を示す。ここで、ｘ
１は周波数制限回路１１が動作していない状態における
スイッチング電源装置１の特性を、ｘ２は周波数制限回
路１１を動作させた状態におけるスイッチング電源装置
１０の特性を示している。図３に示すように、周波数制
限回路１１を動作させない状態においては、スイッチン
グ電源装置１０の出力電力が低下する（すなわち負荷が
軽くなる）に従ってｘ１の点線部分に示すようにスイッ
チング周波数は急激に高くなっているが、軽負荷時に周
波数制限回路１１を動作させることによってｘ２のよう
にスイッチング周波数を低下させることができる。その
結果、本発明のスイッチング電源装置においては軽負荷
時のスイッチング損失を大幅に小さくして、効率の改善
を図ることができる。
電力とスイッチング周波数との関係を示す。ここで、ｘ
１は周波数制限回路１１が動作していない状態における
スイッチング電源装置１の特性を、ｘ２は周波数制限回
路１１を動作させた状態におけるスイッチング電源装置
１０の特性を示している。図３に示すように、周波数制
限回路１１を動作させない状態においては、スイッチン
グ電源装置１０の出力電力が低下する（すなわち負荷が
軽くなる）に従ってｘ１の点線部分に示すようにスイッ
チング周波数は急激に高くなっているが、軽負荷時に周
波数制限回路１１を動作させることによってｘ２のよう
にスイッチング周波数を低下させることができる。その
結果、本発明のスイッチング電源装置においては軽負荷
時のスイッチング損失を大幅に小さくして、効率の改善
を図ることができる。
【００３３】
【発明の効果】本発明のスイッチング電源装置によれ
ば、軽負荷時に実機からの軽負荷信号に従って周波数制
限回路を動作させることにより、帰還巻線に生じるキッ
ク電圧によるスイッチング素子のターンオンを妨げ、ス
イッチング周波数を低下させて、スイッチング損失を低
減することができる。その結果、スイッチング電源装置
の効率を改善することができる。
ば、軽負荷時に実機からの軽負荷信号に従って周波数制
限回路を動作させることにより、帰還巻線に生じるキッ
ク電圧によるスイッチング素子のターンオンを妨げ、ス
イッチング周波数を低下させて、スイッチング損失を低
減することができる。その結果、スイッチング電源装置
の効率を改善することができる。
【図１】本発明のスイッチング電源装置の一実施例を示
す回路図である。
す回路図である。
【図２】図１のスイッチング電源装置の各部の電圧の時
間変化を示す図である。
間変化を示す図である。
【図３】図１のスイッチング電源装置の出力電力とスイ
ッチング周波数の関係を示す図である。
ッチング周波数の関係を示す図である。
【図４】従来のスイッチング電源装置を示す回路図であ
る。
る。
【図５】図４のスイッチング電源装置の各部の電圧およ
び電流の時間変化を示す図である。
び電流の時間変化を示す図である。
２…入力回路 ３…ＤＣ−ＤＣコンバータ回路 ４…電圧検出回路 ５…制御回路 １０…スイッチング電源装置 １１…周波数制限回路 Ｔ…トランス Ｎｂ…帰還巻線 Ｑ１…ＦＥＴ Ｑ２、Ｑ３…トランジスタ Ｄ４…ダイオード Ｃ６…コンデンサ Ｒ１…起動抵抗 Ｒ１１、Ｒ１２…抵抗 ＰＣ２…フォトカプラ ＰＤ２…フォトダイオード ＰＴ２…フォトトランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−47023（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 １次巻線、２次巻線および帰還巻線を有
するトランスと、前記１次巻線に直列に接続されたスイ
ッチング素子と、該スイッチング素子の制御端子に接続
された制御素子と、該制御素子と前記帰還巻線との間に
設けられた制御回路と、前記２次巻線に接続された整流
回路とを備えたスイッチング電源装置において、 前記帰還巻線に並列に接続されて、前記整流回路に電流
が流れている期間に前記帰還巻線に生じる電圧でコンデ
ンサに充電を行う充電回路と、前記スイッチング素子の
制御端子と前記充電回路の間に接続されて、前記充電回
路のコンデンサ電圧で駆動され、前記帰還巻線にキック
電圧によって生じる電圧を前記充電回路のコンデンサ放
電によって吸収するキック電圧吸収回路からなり、軽負
荷時に、軽負荷信号に従ってキック電圧吸収回路を動作
させることにより、前記スイッチング素子のＯＦＦ時間
を延長してスイッチング周波数を低下させる周波数制限
回路を設けたことを特徴とするスイッチング電源装置。 - 【請求項２】 前記充電回路は、前記帰還巻線の一端に
カソードを接続したダイオードと、該ダイオードのアノ
ードと前記帰還巻線の他端との間に接続したコンデンサ
からなり、前記キック電圧吸収回路は、前記コンデンサ
に並列に、互いに直列に接続された第１および第２の抵
抗およびスイッチ素子と、前記スイッチング素子の制御
端子と、前記ダイオードと前記コンデンサとの接続部
と、前記第１および第２の抵抗の接続部にそれぞれコレ
クタ、エミッタ、ベースを接続したＮＰＮ型のトランジ
スタからなることを特徴とする、請求項１に記載のスイ
ッチング電源装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01613998A JP3273598B2 (ja) | 1998-01-28 | 1998-01-28 | スイッチング電源装置 |
| US09/232,786 US6185112B1 (en) | 1998-01-28 | 1999-01-19 | Switching power supply having a frequency limiting circuit |
| EP99101859A EP0933866B1 (en) | 1998-01-28 | 1999-01-28 | Switching power supply device |
| DE69941748T DE69941748D1 (de) | 1998-01-28 | 1999-01-28 | Schaltnetzteil |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01613998A JP3273598B2 (ja) | 1998-01-28 | 1998-01-28 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11215827A JPH11215827A (ja) | 1999-08-06 |
| JP3273598B2 true JP3273598B2 (ja) | 2002-04-08 |
Family
ID=11908178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01613998A Expired - Fee Related JP3273598B2 (ja) | 1998-01-28 | 1998-01-28 | スイッチング電源装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6185112B1 (ja) |
| EP (1) | EP0933866B1 (ja) |
| JP (1) | JP3273598B2 (ja) |
| DE (1) | DE69941748D1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0938184B1 (en) | 1998-02-24 | 2003-10-01 | Sharp Kabushiki Kaisha | Switching power supply |
| JP3465673B2 (ja) * | 2000-09-06 | 2003-11-10 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3470693B2 (ja) | 2000-10-25 | 2003-11-25 | 株式会社村田製作所 | 自励発振型スイッチング電源装置 |
| TW587362B (en) * | 2000-11-10 | 2004-05-11 | Delta Electronics Inc | Light-load detection method and detection circuit of switching type power source system |
| JP3760379B2 (ja) * | 2000-12-28 | 2006-03-29 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3736436B2 (ja) | 2001-01-25 | 2006-01-18 | 株式会社村田製作所 | 非可逆回路素子の製造方法 |
| DE50301019D1 (de) * | 2003-07-15 | 2005-09-22 | Friwo Mobile Power Gmbh | Freischwingender Sperrwandler mit Strom- und Spannungsbegrenzung |
| JP5683241B2 (ja) * | 2010-12-06 | 2015-03-11 | キヤノン株式会社 | スイッチング電源装置及び画像形成装置 |
| US10530235B1 (en) * | 2018-06-20 | 2020-01-07 | Champion Microelectronic Corporation | Systems for and methods of synchronous rectification in a switching power converter |
| US12294307B2 (en) * | 2021-08-27 | 2025-05-06 | Na Vitas Semiconductor Limited | System and methods for reducing auxiliary transformer winding turns |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4283759A (en) * | 1977-08-01 | 1981-08-11 | Toko, Inc. | Switching regulator |
| JPS62166776A (ja) | 1986-01-16 | 1987-07-23 | Sanken Electric Co Ltd | 直流−直流変換器 |
| JPS62166777A (ja) * | 1986-01-16 | 1987-07-23 | Sanken Electric Co Ltd | 直流−直流変換器 |
| US4758937A (en) * | 1986-01-16 | 1988-07-19 | Sanken Electric Company, Ltd. | DC-DC converter |
| JPS63138881U (ja) * | 1987-02-27 | 1988-09-13 | ||
| JP2773195B2 (ja) * | 1988-04-05 | 1998-07-09 | 松下電器産業株式会社 | スイッチング電源装置 |
| JP3087618B2 (ja) * | 1995-07-27 | 2000-09-11 | 株式会社村田製作所 | スイッチング電源 |
| JP3367300B2 (ja) * | 1995-09-18 | 2003-01-14 | ヤマハ株式会社 | スイッチング電源回路 |
| JP2845188B2 (ja) * | 1995-12-11 | 1999-01-13 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバ−タ |
| JPH1155949A (ja) * | 1997-06-06 | 1999-02-26 | Canon Inc | 電源装置 |
| US5812383A (en) * | 1997-07-31 | 1998-09-22 | Philips Electronics North North America Corporation | Low power stand-by for switched-mode power supply circuit with burst mode operation |
| US5852550A (en) * | 1997-08-04 | 1998-12-22 | Philips Electronics North America Corporation | Switched-mode power supply circuit having a very low power stand-by mode |
-
1998
- 1998-01-28 JP JP01613998A patent/JP3273598B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-19 US US09/232,786 patent/US6185112B1/en not_active Expired - Fee Related
- 1999-01-28 DE DE69941748T patent/DE69941748D1/de not_active Expired - Fee Related
- 1999-01-28 EP EP99101859A patent/EP0933866B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0933866A3 (en) | 2000-02-23 |
| JPH11215827A (ja) | 1999-08-06 |
| EP0933866B1 (en) | 2009-12-09 |
| EP0933866A2 (en) | 1999-08-04 |
| DE69941748D1 (de) | 2010-01-21 |
| US6185112B1 (en) | 2001-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6639811B2 (en) | Switching power supply unit | |
| JP4395881B2 (ja) | スイッチング電源装置の同期整流回路 | |
| US6690586B2 (en) | Switching power source device | |
| US20030142521A1 (en) | Switching power source device | |
| US8035998B2 (en) | Switching power supply | |
| JP3273598B2 (ja) | スイッチング電源装置 | |
| JP2002204572A (ja) | スイッチング電源及びその制御方法 | |
| US20080007976A1 (en) | Power supply device and electric appliance provided therewith | |
| JPH11235028A (ja) | スイッチング電源装置 | |
| JP3657715B2 (ja) | 同調スイッチ・モード電源装置 | |
| KR20100103410A (ko) | 전원 장치 | |
| JP3216598B2 (ja) | スイッチング電源装置 | |
| US8564974B2 (en) | Switching power source apparatus | |
| JP2005006477A (ja) | 自励式スイッチング電源回路 | |
| JP3613731B2 (ja) | 無負荷時省電力電源装置 | |
| US20250309749A1 (en) | Zvs control circuit and control method for resonant flyback power converter | |
| JP2002136130A (ja) | スイッチング電源装置 | |
| KR100215631B1 (ko) | 스위칭 모드 전원 공급장치(smps)에서의 스위칭턴-온시 초기손실 방지회로 | |
| JPH0530744A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH1014228A (ja) | 過電流保護回路 | |
| JP2532203Y2 (ja) | スイッチング電源装置 | |
| JPH10295077A (ja) | スイッチング電源装置 | |
| JPH06165489A (ja) | スイッチング電源 | |
| JPH06197529A (ja) | スイッチング電源装置 | |
| JPH10341576A (ja) | リンギングチョークコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |