JP3264222B2 - 半導体装置の絶縁膜のリーク電流測定方法 - Google Patents
半導体装置の絶縁膜のリーク電流測定方法Info
- Publication number
- JP3264222B2 JP3264222B2 JP20807997A JP20807997A JP3264222B2 JP 3264222 B2 JP3264222 B2 JP 3264222B2 JP 20807997 A JP20807997 A JP 20807997A JP 20807997 A JP20807997 A JP 20807997A JP 3264222 B2 JP3264222 B2 JP 3264222B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- leak current
- insulating film
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の技術分野】本発明は、半導体装置の絶縁膜
（層）のリーク電流を測定するリーク電流測定方法に関
する。
（層）のリーク電流を測定するリーク電流測定方法に関
する。
【０００２】
【従来の技術】図５には、本出願人が既に提案した、半
導体メモリ回路のリーク電流を測定するための回路が示
されており（特開平５−２７４８６７号公報参照）、該
回路においては、メモリセルＭのデータを読み出すため
のビット線ＢＬとその反転ビット線＊ＢＬとが入力端子
に接続されたセンスアンプＡＰ、及び可変電圧源ＰＶＳ
とを備えている。可変電圧源ＰＶＳは、イコライザ信号
ＥＱＬにより制御されるトランジスタＱ１〜Ｑ３を介し
て、ビット線ＢＬ及び反転ビット線＊ＢＬに電圧を供給
する。上記した従来例の回路においては、リーク電流を
測定するために、可変電圧源ＰＶＳにより、ビット線Ｂ
Ｌ及び反転ビット線＊ＢＬに電圧を供給した後のこれら
を一旦フローティング状態にし、その後、これらのビッ
ト線及びメモリセルＭを等電位にする。そして、その後
のビット線の電位の変化量をセンスアンプＡＰから出力
するものであるが、このとき、可変電圧源ＰＶＳから供
給する電圧を可変して、読み出しエラーが生じるときの
供給電圧に基づいて、メモリセルＭのリーク電流を演算
するものである。
導体メモリ回路のリーク電流を測定するための回路が示
されており（特開平５−２７４８６７号公報参照）、該
回路においては、メモリセルＭのデータを読み出すため
のビット線ＢＬとその反転ビット線＊ＢＬとが入力端子
に接続されたセンスアンプＡＰ、及び可変電圧源ＰＶＳ
とを備えている。可変電圧源ＰＶＳは、イコライザ信号
ＥＱＬにより制御されるトランジスタＱ１〜Ｑ３を介し
て、ビット線ＢＬ及び反転ビット線＊ＢＬに電圧を供給
する。上記した従来例の回路においては、リーク電流を
測定するために、可変電圧源ＰＶＳにより、ビット線Ｂ
Ｌ及び反転ビット線＊ＢＬに電圧を供給した後のこれら
を一旦フローティング状態にし、その後、これらのビッ
ト線及びメモリセルＭを等電位にする。そして、その後
のビット線の電位の変化量をセンスアンプＡＰから出力
するものであるが、このとき、可変電圧源ＰＶＳから供
給する電圧を可変して、読み出しエラーが生じるときの
供給電圧に基づいて、メモリセルＭのリーク電流を演算
するものである。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来例のリーク電流測定装置においては、全体として
の構成が複雑であるとともに、高々１Ｅ−１５Ａオーダ
の電流を測定可能であるセンスアンプを用いているた
め、それ以上の精度でリーク電流を測定することは不可
能であった。また、評価用測定装置としてＬＳＩテスタ
等の大規模な設備を必要としている。したがって、メモ
リセルに限らず、半導体装置における任意の容量素子の
絶縁膜のリーク電流を、簡単な構成でしかも高速かつ高
精度で測定することができるようにしたリーク電流測定
方法の提供が待たれており、よって、本発明の目的は、
このようなリーク電流測定方法を提供することである。
た従来例のリーク電流測定装置においては、全体として
の構成が複雑であるとともに、高々１Ｅ−１５Ａオーダ
の電流を測定可能であるセンスアンプを用いているた
め、それ以上の精度でリーク電流を測定することは不可
能であった。また、評価用測定装置としてＬＳＩテスタ
等の大規模な設備を必要としている。したがって、メモ
リセルに限らず、半導体装置における任意の容量素子の
絶縁膜のリーク電流を、簡単な構成でしかも高速かつ高
精度で測定することができるようにしたリーク電流測定
方法の提供が待たれており、よって、本発明の目的は、
このようなリーク電流測定方法を提供することである。
【０００４】
【課題を解決するための手段】上記した目的を達成する
ために、本発明に係る半導体装置のキャパシタを形成す
る絶縁膜のリーク電流を測定するリーク電流測定方法に
おいては、前記キャパシタの第１の端子を高入力インピ
ーダンスの増幅器の入力に接続するステップと、前記キ
ャパシタに電荷蓄積がない状態で、該キャパシタの第２
の端子に供給する入力電圧を変化させて前記増幅器の出
力を測定することにより、第１の入出力特性を得るステ
ップと、前記第１の入出力特性から、第１のしきい値を
得るステップと、前記キャパシタの第２の端子に入力電
圧を所定の時間印加し、かつ該入力電圧を変化させて、
入力電圧を印加してから前記所定の時間後の前記増幅器
の出力を測定することにより、第２の入出力特性を得る
ステップと、前記第２の入出力特性から、第２のしきい
値を得るステップと、前記絶縁膜のリーク電流を、 Ｉ＝（Ｖth1−Ｖth0）×Ｃ1／Ｔ ただし、Ｉ：絶縁膜のリーク電流 Ｖth0：第１のしきい値 Ｖth1：第２のしきい値 Ｃ1：キャパシタの容量 Ｔ：所定の時間 により演算するステップとからなることを特徴としてい
る。上記した本発明に係るリーク電流測定方法におい
て、増幅器は、自身の入力端子と出力端子との間に接続
される帰還キャパシタを備えていることが好ましい。ま
た、増幅器として論理回路であるインバータを採用する
ことができる。
ために、本発明に係る半導体装置のキャパシタを形成す
る絶縁膜のリーク電流を測定するリーク電流測定方法に
おいては、前記キャパシタの第１の端子を高入力インピ
ーダンスの増幅器の入力に接続するステップと、前記キ
ャパシタに電荷蓄積がない状態で、該キャパシタの第２
の端子に供給する入力電圧を変化させて前記増幅器の出
力を測定することにより、第１の入出力特性を得るステ
ップと、前記第１の入出力特性から、第１のしきい値を
得るステップと、前記キャパシタの第２の端子に入力電
圧を所定の時間印加し、かつ該入力電圧を変化させて、
入力電圧を印加してから前記所定の時間後の前記増幅器
の出力を測定することにより、第２の入出力特性を得る
ステップと、前記第２の入出力特性から、第２のしきい
値を得るステップと、前記絶縁膜のリーク電流を、 Ｉ＝（Ｖth1−Ｖth0）×Ｃ1／Ｔ ただし、Ｉ：絶縁膜のリーク電流 Ｖth0：第１のしきい値 Ｖth1：第２のしきい値 Ｃ1：キャパシタの容量 Ｔ：所定の時間 により演算するステップとからなることを特徴としてい
る。上記した本発明に係るリーク電流測定方法におい
て、増幅器は、自身の入力端子と出力端子との間に接続
される帰還キャパシタを備えていることが好ましい。ま
た、増幅器として論理回路であるインバータを採用する
ことができる。
【０００５】
【発明の実施の形態】図１には、本発明に係る、絶縁膜
のリーク電流測定方法を実行するため原理を説明するた
めの回路が示されており、図１に示されるように、Ｎチ
ャンネルの電界効果トランジスタ（ＭＯＳＦＥＴ）のド
レインＤが電源電圧Ｖddに、ソースＳが出力端子ＯＵＴ
に、ゲートＧが入力キャパシタＣ1を形成する絶縁膜を
介して入力端子ＩＮに接続されている。さらに、ＭＯＳ
ＦＥＴのソースとゲートとの間には帰還キャパシタＣ2
が接続されている。なお、Ａは、ＭＯＳＦＥＴのドレイ
ン電流Ｉd（＝ソース電流Ｉs）を測定するための電流計
である。
のリーク電流測定方法を実行するため原理を説明するた
めの回路が示されており、図１に示されるように、Ｎチ
ャンネルの電界効果トランジスタ（ＭＯＳＦＥＴ）のド
レインＤが電源電圧Ｖddに、ソースＳが出力端子ＯＵＴ
に、ゲートＧが入力キャパシタＣ1を形成する絶縁膜を
介して入力端子ＩＮに接続されている。さらに、ＭＯＳ
ＦＥＴのソースとゲートとの間には帰還キャパシタＣ2
が接続されている。なお、Ａは、ＭＯＳＦＥＴのドレイ
ン電流Ｉd（＝ソース電流Ｉs）を測定するための電流計
である。
【０００６】図１に示した回路において、入力端子ＩＮ
の電圧をＶin、出力端子ＯＵＴの電圧をＶout、ＭＯＳ
ＦＥＴのゲートの電圧をＶ0とし、入力キャパシタ及び
帰還キャパシタの容量値をそれぞれＣ1、Ｃ2とし、さら
にＭＯＳＦＥＴのゲート浮遊容量をＣ0（ゲート・ソー
ス間またはゲート・基板間の浮遊容量）として、Ｃ1、
Ｃ2及びＣ0に蓄積される電荷をＱとすると、電荷量保存
法則から、以下の式（１）が成り立ち、そして、該式
（１）において、Ｖout＝０としてＶ0について解くと、
式（２）が得られる。 Ｑ＝Ｃ1（Ｖ0−Ｖin）＋（Ｃ2＋Ｃ0）（Ｖ0−Ｖout） （１） Ｖ0＝（Ｃ1・Ｖin＋Ｑ）／（Ｃ1＋Ｃ2＋Ｃ0） （２） 入力キャパシタＣ1の絶縁膜リークにより、電荷ＱfがＭ
ＯＳＦＥＴのゲート浮遊容量Ｃ0に蓄積された場合を考
え、ＭＯＳＦＥＴがチャンネルを形成してオンするとき
のゲート電圧（フローティング・ゲートの電圧）をＶ0t
とし、入力端子ＩＮの電圧をＶin1とすると、式（２）
より、 Ｖ0t＝（Ｃ1・Ｖin1＋Ｑf）／（Ｃ1＋Ｃ2＋Ｃ0）） （３） が得られる。
の電圧をＶin、出力端子ＯＵＴの電圧をＶout、ＭＯＳ
ＦＥＴのゲートの電圧をＶ0とし、入力キャパシタ及び
帰還キャパシタの容量値をそれぞれＣ1、Ｃ2とし、さら
にＭＯＳＦＥＴのゲート浮遊容量をＣ0（ゲート・ソー
ス間またはゲート・基板間の浮遊容量）として、Ｃ1、
Ｃ2及びＣ0に蓄積される電荷をＱとすると、電荷量保存
法則から、以下の式（１）が成り立ち、そして、該式
（１）において、Ｖout＝０としてＶ0について解くと、
式（２）が得られる。 Ｑ＝Ｃ1（Ｖ0−Ｖin）＋（Ｃ2＋Ｃ0）（Ｖ0−Ｖout） （１） Ｖ0＝（Ｃ1・Ｖin＋Ｑ）／（Ｃ1＋Ｃ2＋Ｃ0） （２） 入力キャパシタＣ1の絶縁膜リークにより、電荷ＱfがＭ
ＯＳＦＥＴのゲート浮遊容量Ｃ0に蓄積された場合を考
え、ＭＯＳＦＥＴがチャンネルを形成してオンするとき
のゲート電圧（フローティング・ゲートの電圧）をＶ0t
とし、入力端子ＩＮの電圧をＶin1とすると、式（２）
より、 Ｖ0t＝（Ｃ1・Ｖin1＋Ｑf）／（Ｃ1＋Ｃ2＋Ｃ0）） （３） が得られる。
【０００７】一方、ＭＯＳＦＥＴのゲート浮遊容量Ｃ0
に電荷が蓄積されていない場合は、ＭＯＳＦＥＴがチャ
ンネルを形成してオンするときのゲート電圧をＶ0tと
し、入力端子ＩＮの電圧をＶin0とすると、式（２）よ
り、 Ｖ0t＝（Ｃ1・Ｖin0）／（Ｃ1＋Ｃ2＋Ｃ0） （４） が得られる。式（３）及び（４）から、式（５）が得ら
れる。 △Ｖin＝Ｖin1−Ｖin0＝−Ｑf／Ｃ1 （５） 式（５）において、△Ｖin＝Ｖin1−Ｖin0は、入力キャ
パシタＣ1の絶縁膜リークによる入力キャパシタＣ1と帰
還キャパシタＣ2と浮遊容量Ｃ0とへの電荷蓄積から生じ
た、ＭＯＳＦＥＴのしきい値電圧Ｖthのシフト量△Ｖth
を表している。
に電荷が蓄積されていない場合は、ＭＯＳＦＥＴがチャ
ンネルを形成してオンするときのゲート電圧をＶ0tと
し、入力端子ＩＮの電圧をＶin0とすると、式（２）よ
り、 Ｖ0t＝（Ｃ1・Ｖin0）／（Ｃ1＋Ｃ2＋Ｃ0） （４） が得られる。式（３）及び（４）から、式（５）が得ら
れる。 △Ｖin＝Ｖin1−Ｖin0＝−Ｑf／Ｃ1 （５） 式（５）において、△Ｖin＝Ｖin1−Ｖin0は、入力キャ
パシタＣ1の絶縁膜リークによる入力キャパシタＣ1と帰
還キャパシタＣ2と浮遊容量Ｃ0とへの電荷蓄積から生じ
た、ＭＯＳＦＥＴのしきい値電圧Ｖthのシフト量△Ｖth
を表している。
【０００８】これを図２を参照して説明する。図２は、
図１の回路における、入力電圧Ｖinに対するドレイン電
流Ｉdの変化（Ｖ−Ｉ特性）を表すグラフを示してお
り、曲線０はリーク電流による電荷蓄積がない場合のＶ
−Ｉ特性を、曲線１はリーク電流による電荷蓄積がある
場合のＶ−Ｉ特性を表している。ＭＯＳＦＥＴのしきい
値は、リーク電流による電荷蓄積がない場合にＶth0で
あり、電荷蓄積がある場合にＶth1で表され、△Ｖth＝
Ｖth1−Ｖth0である。図２のグラフに示されるように、
所定の入力電圧Ｖin0が供給されたとき、曲線１におい
てはドレイン電流Ｉd＝Ｉd0であるが、曲線０において
はドレイン電流Ｉd＝Ｉd1（＜Ｉd0）であり、この差△
Ｉd＝Ｉd1−Ｉd0が、リーク電流によって生成された電
荷蓄積によるドレイン電流特性の変化分である。そし
て、曲線１（電荷蓄積がある場合）において、曲線０の
場合のドレイン電流Ｉd1と同一のドレイン電流とするた
めには、入力電圧をＶin1（＜Ｖin0）にする必要があ
り、さらに、曲線１は曲線０を横軸に沿ってほぼ平行移
動したものであるから、△Ｖth＝△Ｖinである。
図１の回路における、入力電圧Ｖinに対するドレイン電
流Ｉdの変化（Ｖ−Ｉ特性）を表すグラフを示してお
り、曲線０はリーク電流による電荷蓄積がない場合のＶ
−Ｉ特性を、曲線１はリーク電流による電荷蓄積がある
場合のＶ−Ｉ特性を表している。ＭＯＳＦＥＴのしきい
値は、リーク電流による電荷蓄積がない場合にＶth0で
あり、電荷蓄積がある場合にＶth1で表され、△Ｖth＝
Ｖth1−Ｖth0である。図２のグラフに示されるように、
所定の入力電圧Ｖin0が供給されたとき、曲線１におい
てはドレイン電流Ｉd＝Ｉd0であるが、曲線０において
はドレイン電流Ｉd＝Ｉd1（＜Ｉd0）であり、この差△
Ｉd＝Ｉd1−Ｉd0が、リーク電流によって生成された電
荷蓄積によるドレイン電流特性の変化分である。そし
て、曲線１（電荷蓄積がある場合）において、曲線０の
場合のドレイン電流Ｉd1と同一のドレイン電流とするた
めには、入力電圧をＶin1（＜Ｖin0）にする必要があ
り、さらに、曲線１は曲線０を横軸に沿ってほぼ平行移
動したものであるから、△Ｖth＝△Ｖinである。
【０００９】したがって、式（５）から、 Ｑf＝−△Ｖth×Ｃ1 （６） が得られる。そして、電荷量Ｑf＝Ｉ・Ｔ（ただし、Ｉ
はリーク電流、Ｔは入力に所定の電圧Ｖstを印加するこ
とによって該リーク電流Ｉの流れた時間）であるから、
式（６）より、以下の式（７）が得られ、リーク電流Ｉ
を求めることができる。 Ｉ＝（△Ｖth・Ｃ1）／Ｔ （７） 以上から、所定の期間ＴにおけるＭＯＳＦＥＴのしきい
値Ｖthの変動分△Ｖthを測定すれば、入力コンデンサＣ
1の絶縁膜リーク電流Ｉを測定することができることが
分かる。
はリーク電流、Ｔは入力に所定の電圧Ｖstを印加するこ
とによって該リーク電流Ｉの流れた時間）であるから、
式（６）より、以下の式（７）が得られ、リーク電流Ｉ
を求めることができる。 Ｉ＝（△Ｖth・Ｃ1）／Ｔ （７） 以上から、所定の期間ＴにおけるＭＯＳＦＥＴのしきい
値Ｖthの変動分△Ｖthを測定すれば、入力コンデンサＣ
1の絶縁膜リーク電流Ｉを測定することができることが
分かる。
【００１０】したがって、ＭＯＳＦＥＴのしきい値電圧
Ｖthの初期値としてＶth0を測定した後、入力端子ＩＮ
に所定の入力電圧Ｖstを供給し、かつ基板、ソース及び
ドレインの電位を０Ｖにして、所定の期間Ｔその状態で
放置する。そして、Ｔ時間経過後のＭＯＳＦＥＴのしき
い値Ｖth1を測定すれば、 Ｉ＝（Ｖth1−Ｖth0）×Ｃ1／Ｔ （８） を演算することにより、リーク電流Ｉを求めることがで
きる。入力端子ＩＮへの電圧Ｖstは、適宜の電圧供給手
段（不図示）から供給されるが、リーク電流を強制的に
流すことができるようにするために、ゲートに通常供給
される電圧よりも、例えば５Ｖ程度高く設定されてい
る。また、所定の電圧を供給する時間Ｔは、リーク電流
が小さいほど長くする必要があるが、例えば６０分程度
に設定される。入力電圧Ｖst及び入力電圧を供給する時
間Ｔは、これらの例示した値に限定されないことは言う
までもない。また式（８）の演算は、適宜の演算手段
（不図示）によって演算される。
Ｖthの初期値としてＶth0を測定した後、入力端子ＩＮ
に所定の入力電圧Ｖstを供給し、かつ基板、ソース及び
ドレインの電位を０Ｖにして、所定の期間Ｔその状態で
放置する。そして、Ｔ時間経過後のＭＯＳＦＥＴのしき
い値Ｖth1を測定すれば、 Ｉ＝（Ｖth1−Ｖth0）×Ｃ1／Ｔ （８） を演算することにより、リーク電流Ｉを求めることがで
きる。入力端子ＩＮへの電圧Ｖstは、適宜の電圧供給手
段（不図示）から供給されるが、リーク電流を強制的に
流すことができるようにするために、ゲートに通常供給
される電圧よりも、例えば５Ｖ程度高く設定されてい
る。また、所定の電圧を供給する時間Ｔは、リーク電流
が小さいほど長くする必要があるが、例えば６０分程度
に設定される。入力電圧Ｖst及び入力電圧を供給する時
間Ｔは、これらの例示した値に限定されないことは言う
までもない。また式（８）の演算は、適宜の演算手段
（不図示）によって演算される。
【００１１】なお、それぞれのしき値Ｖth0、Ｖth1は、
入力電圧Ｖinを０から増大させた場合にドレイン電流Ｉ
dが流れ始めたときの入力電圧として測定できること
は、明らかである。また、他の任意のしきい値測定手段
を採用することもできる。さらに、図１においてはソー
ス・フォロワＭＯＳＦＥＴを増幅手段として用いている
が、高入力インピーダンスであれば適宜の増幅手段を用
いることができる。また、浮遊容量Ｃ0がＭＯＳＦＥＴ
のゲート・ソース間またはソース・基板間に形成されて
いるので、帰還キャパシタＣ2を浮遊容量で代用するこ
とができ、したがって、帰還キャパシタＣ2を必ずしも
挿入する必要がない。
入力電圧Ｖinを０から増大させた場合にドレイン電流Ｉ
dが流れ始めたときの入力電圧として測定できること
は、明らかである。また、他の任意のしきい値測定手段
を採用することもできる。さらに、図１においてはソー
ス・フォロワＭＯＳＦＥＴを増幅手段として用いている
が、高入力インピーダンスであれば適宜の増幅手段を用
いることができる。また、浮遊容量Ｃ0がＭＯＳＦＥＴ
のゲート・ソース間またはソース・基板間に形成されて
いるので、帰還キャパシタＣ2を浮遊容量で代用するこ
とができ、したがって、帰還キャパシタＣ2を必ずしも
挿入する必要がない。
【００１２】図３は、本発明に係るリーク電流測定方法
を実行可能な他の回路を概略的に示す図であり、測定手
段として購入力インピーダンスのインバータＩＮＶを用
いている。図３において、インバータＩＮＶの入力部は
入力キャパシタＣ1を形成する絶縁膜を介して入力端子
ＩＮに接続され、インバータＩＮＶの出力部は出力端子
ＯＵＴに接続される。
を実行可能な他の回路を概略的に示す図であり、測定手
段として購入力インピーダンスのインバータＩＮＶを用
いている。図３において、インバータＩＮＶの入力部は
入力キャパシタＣ1を形成する絶縁膜を介して入力端子
ＩＮに接続され、インバータＩＮＶの出力部は出力端子
ＯＵＴに接続される。
【００１３】図３の回路において、適宜の電圧供給手段
により入力端子ＩＮに種々の値の電圧Ｖstを所定の時間
Ｔだけ印加する。入力端子に電圧ＶstをＴ時間印加して
いる間は、他の端子は０Ｖとしておく。このとき、それ
ぞれの値の電圧Ｖinについて、電圧Ｖst印加時点と所定
期間Ｔ経過時点との出力電圧Ｖoutを測定すると、Ｖst
印加前の入力電圧−出力電圧特性（図４の曲線２で示
す）と所定の時間Ｔ経過時点の入力電圧−出力電圧特性
（図４の曲線３で示す）とが求まる。これらの２つの曲
線から、所定の時間Ｔが経過する前後の入力電圧−出力
電圧特性の差を表す電圧△Ｖinが求まる。なお、電圧Ｖ
in及び電圧Ｖoutは適宜の電圧計によって測定すること
ができる。
により入力端子ＩＮに種々の値の電圧Ｖstを所定の時間
Ｔだけ印加する。入力端子に電圧ＶstをＴ時間印加して
いる間は、他の端子は０Ｖとしておく。このとき、それ
ぞれの値の電圧Ｖinについて、電圧Ｖst印加時点と所定
期間Ｔ経過時点との出力電圧Ｖoutを測定すると、Ｖst
印加前の入力電圧−出力電圧特性（図４の曲線２で示
す）と所定の時間Ｔ経過時点の入力電圧−出力電圧特性
（図４の曲線３で示す）とが求まる。これらの２つの曲
線から、所定の時間Ｔが経過する前後の入力電圧−出力
電圧特性の差を表す電圧△Ｖinが求まる。なお、電圧Ｖ
in及び電圧Ｖoutは適宜の電圧計によって測定すること
ができる。
【００１４】したがって、図１の実施の形態について説
明したと同様に、絶縁膜のリーク電流Ｉを Ｉ＝（△Ｖin×Ｃ1）／Ｔ （９） により求めることができる。つまり、インバータＩＮＶ
を用いることにより、入力電圧、出力電圧、絶縁膜の容
量及び入力電圧の印加期間に基づいて、絶縁膜のリーク
電流を計算することが可能である。このように、入力−
出力特性が電圧−電圧で表される素子を測定用として用
いることも可能である。
明したと同様に、絶縁膜のリーク電流Ｉを Ｉ＝（△Ｖin×Ｃ1）／Ｔ （９） により求めることができる。つまり、インバータＩＮＶ
を用いることにより、入力電圧、出力電圧、絶縁膜の容
量及び入力電圧の印加期間に基づいて、絶縁膜のリーク
電流を計算することが可能である。このように、入力−
出力特性が電圧−電圧で表される素子を測定用として用
いることも可能である。
【００１５】
【発明の効果】以上説明したように、本発明のリーク電
流評価方法を用いれば、簡単で安価な回路構成により、
絶縁層のリーク電流を高精度で測定することが可能とな
る。特に、センスアンプを用いる必要がないため、リー
ク電流を１Ｅ−１５Ａ以下まで、容易に測定することが
可能である。したがって、層間絶縁膜プロセスの開発に
有効であり、半導体プロセス開発の期間短縮、及び高品
質半導体素子の提供が可能となる。
流評価方法を用いれば、簡単で安価な回路構成により、
絶縁層のリーク電流を高精度で測定することが可能とな
る。特に、センスアンプを用いる必要がないため、リー
ク電流を１Ｅ−１５Ａ以下まで、容易に測定することが
可能である。したがって、層間絶縁膜プロセスの開発に
有効であり、半導体プロセス開発の期間短縮、及び高品
質半導体素子の提供が可能となる。
【図１】本発明に係るリーク電流測定方法を実行可能な
回路を示す図である。
回路を示す図である。
【図２】リーク電流の有無によって生じるしきい値電圧
の変化を説明するためのグラフである。
の変化を説明するためのグラフである。
【図３】本発明に係るリーク電流測定方法を実行可能な
他の回路を示す図である。
他の回路を示す図である。
【図４】リーク電流の有無によって生じる電圧特性の変
化を説明するためのグラフである。
化を説明するためのグラフである。
【図５】従来のリーク電流測定方法の一例を示す図であ
る。
る。
Claims (3)
- 【請求項１】 半導体装置のキャパシタを形成する絶縁
膜のリーク電流を測定するリーク電流測定方法におい
て、 前記キャパシタの第１の端子を高入力インピーダンスの
増幅器の入力に接続するステップと、 前記キャパシタに電荷蓄積がない状態で、該キャパシタ
の第２の端子に供給する入力電圧を変化させて前記増幅
器の出力を測定することにより、第１の入出力特性を得
るステップと、 前記第１の入出力特性から、第１のしきい値を得るステ
ップと、 前記キャパシタの第２の端子に入力電圧を所定の時間印
加し、かつ該入力電圧を変化させて、入力電圧を印加し
てから前記所定の時間後の前記増幅器の出力を測定する
ことにより、第２の入出力特性を得るステップと、 前記第２の入出力特性から、第２のしきい値を得るステ
ップと、 前記絶縁膜のリーク電流を、 Ｉ＝（Ｖth1−Ｖth0）×Ｃ1／Ｔ ただし、Ｉ：絶縁膜のリーク電流 Ｖth0：第１のしきい値 Ｖth1：第２のしきい値 Ｃ1：キャパシタの容量 Ｔ：所定の時間 により演算するステップとからなることを特徴とするリ
ーク電流測定方法。 - 【請求項２】 請求項１記載のリーク電流測定方法にお
いて、前記増幅器は、自身の入力端子と出力端子との間
に接続される帰還キャパシタを備えていることを特徴と
するリーク電流測定方法。 - 【請求項３】 請求項１記載のリーク電流測定方法にお
いて、前記増幅器はインバータであることを特徴とする
リーク電流測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20807997A JP3264222B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置の絶縁膜のリーク電流測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20807997A JP3264222B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置の絶縁膜のリーク電流測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1152006A JPH1152006A (ja) | 1999-02-26 |
| JP3264222B2 true JP3264222B2 (ja) | 2002-03-11 |
Family
ID=16550300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20807997A Expired - Fee Related JP3264222B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置の絶縁膜のリーク電流測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3264222B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2387445A (en) * | 2002-04-10 | 2003-10-15 | Zarlink Semiconductor Ltd | Measuring junction leakage in a semiconductor device |
| KR100810426B1 (ko) | 2006-08-30 | 2008-03-04 | 동부일렉트로닉스 주식회사 | 누설전류 측정방법 및 장치 |
| JP5568919B2 (ja) * | 2009-07-30 | 2014-08-13 | 富士通セミコンダクター株式会社 | モニタ、半導体ウェーハ及びモニタ方法 |
| KR102189444B1 (ko) * | 2014-08-29 | 2020-12-14 | 엘지디스플레이 주식회사 | 박막트랜지스터의 누설전류 측정방법 |
-
1997
- 1997-08-01 JP JP20807997A patent/JP3264222B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1152006A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7636263B2 (en) | Semiconductor memory having function to determine semiconductor low current | |
| JP4214775B2 (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
| US20220270653A1 (en) | Sense amplifier circuit, memory device, and operation method thereof | |
| JP2009266364A5 (ja) | ||
| JPH0222470B2 (ja) | ||
| JP2020537802A (ja) | 遷移まで時間信号ノード感知を組み込む方法および回路デバイス | |
| US6501283B2 (en) | Circuit configuration for measuring the capacitance of structures in an integrated circuit | |
| JP3264222B2 (ja) | 半導体装置の絶縁膜のリーク電流測定方法 | |
| JPS5939833B2 (ja) | センス増幅器 | |
| JP4703040B2 (ja) | 半導体メモリ装置およびその駆動方法 | |
| US20170234816A1 (en) | Temperature sensor based on direct threshold-voltage sensing for on-chip dense thermal monitoring | |
| Geib et al. | Experimental investigation of the minimum signal for reliable operation of DRAM sense amplifiers | |
| JP3296315B2 (ja) | Ｍｏｓｆｅｔのオーバーラップ長・オーバーラップ容量測定方法、測定装置および記録媒体 | |
| JP2010055697A (ja) | 半導体記憶装置及びそのテスト方法 | |
| US4401904A (en) | Delay circuit used in semiconductor memory device | |
| US10914780B2 (en) | Methods and apparatuses for threshold voltage measurement and related semiconductor devices and systems | |
| JP3199707B2 (ja) | 半導体演算回路及び演算装置 | |
| JP4748552B2 (ja) | Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体 | |
| KR100303874B1 (ko) | 메모리셀의데이터내용을평가하기위한회로 | |
| KR20060082941A (ko) | 노이즈가 감소된 오픈 비트 라인 타입 반도체 메모리장치의 메모리 셀 어레이 | |
| TWI431630B (zh) | 非揮發性記憶體的生命期檢測裝置及方法 | |
| Das et al. | New ISFET interface circuits with noise reduction capability | |
| JP2768130B2 (ja) | 半導体メモリ回路のリーク電流測定方法 | |
| JP2881825B2 (ja) | テスト回路 | |
| TWI324774B (en) | Biasing and shielding circuit for source side sensing memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |