JPH1152006A - 半導体装置の絶縁膜のリーク電流測定装置 - Google Patents
半導体装置の絶縁膜のリーク電流測定装置Info
- Publication number
- JPH1152006A JPH1152006A JP20807997A JP20807997A JPH1152006A JP H1152006 A JPH1152006 A JP H1152006A JP 20807997 A JP20807997 A JP 20807997A JP 20807997 A JP20807997 A JP 20807997A JP H1152006 A JPH1152006 A JP H1152006A
- Authority
- JP
- Japan
- Prior art keywords
- leak current
- insulating film
- voltage
- input
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の絶縁膜のリーク電流を、簡単な
構成で高精度に行う。 【解決手段】 ＭＯＳＦＥＴのゲートには、入力キャパ
シタＣ1を構成する絶縁膜が接続され、ゲート・ソース
間には、帰還キャパシタＣ2が接続される。ＭＯＳＦＥ
Ｔの初期（リーク電流を流さない状態）のしきい値Ｖth
0を測定し、そして、ドレイン、ソース、基板の電位を
０にすると共に、絶縁膜を介してゲートに所定の入力電
圧Ｖinを所定の期間Ｔ供給して、リーク電流をＭＯＳＦ
ＥＴの浮遊容量Ｃ0に蓄積する。期間Ｔの経過後、ＭＯ
ＳＦＥＴのしきい値Ｖth1を測定し、リーク電流Ｉを、
Ｉ＝（Ｖth1−Ｖin0）×Ｃ1／Ｔにより演算する。帰還
キャパシタＣ2は、浮遊容量Ｃ0で代用できるので削除す
ることもできる。また、ＭＯＳＦＥＴの代わりに、高入
力インピーダンスを有する適宜の増幅手段を用いること
もできる。
構成で高精度に行う。 【解決手段】 ＭＯＳＦＥＴのゲートには、入力キャパ
シタＣ1を構成する絶縁膜が接続され、ゲート・ソース
間には、帰還キャパシタＣ2が接続される。ＭＯＳＦＥ
Ｔの初期（リーク電流を流さない状態）のしきい値Ｖth
0を測定し、そして、ドレイン、ソース、基板の電位を
０にすると共に、絶縁膜を介してゲートに所定の入力電
圧Ｖinを所定の期間Ｔ供給して、リーク電流をＭＯＳＦ
ＥＴの浮遊容量Ｃ0に蓄積する。期間Ｔの経過後、ＭＯ
ＳＦＥＴのしきい値Ｖth1を測定し、リーク電流Ｉを、
Ｉ＝（Ｖth1−Ｖin0）×Ｃ1／Ｔにより演算する。帰還
キャパシタＣ2は、浮遊容量Ｃ0で代用できるので削除す
ることもできる。また、ＭＯＳＦＥＴの代わりに、高入
力インピーダンスを有する適宜の増幅手段を用いること
もできる。
Description
【０００１】
【発明の技術分野】本発明は、半導体基板上に形成され
た絶縁膜（層）の特性の電気的評価を行うための電気的
評価装置に関し、特に、絶縁膜のリーク電流を測定する
ためのリーク電流測定装置に関する。
た絶縁膜（層）の特性の電気的評価を行うための電気的
評価装置に関し、特に、絶縁膜のリーク電流を測定する
ためのリーク電流測定装置に関する。
【０００２】
【従来の技術】図６には、本出願人が既に提案した、半
導体メモリ回路のリーク電流を測定するための回路が示
されており（特開平５−２７４８６７号公報参照）、該
回路においては、メモリセルＭのデータを読み出すため
のビット線ＢＬとその反転ビット線＊ＢＬとが入力端子
に接続されたセンスアンプＡＰ、及び可変電圧源ＰＶＳ
とを備えている。可変電圧源ＰＶＳは、イコライザ信号
ＥＱＬにより制御されるトランジスタＱ１〜Ｑ３を介し
て、ビット線ＢＬ及び反転ビット線＊ＢＬに電圧を供給
する。
導体メモリ回路のリーク電流を測定するための回路が示
されており（特開平５−２７４８６７号公報参照）、該
回路においては、メモリセルＭのデータを読み出すため
のビット線ＢＬとその反転ビット線＊ＢＬとが入力端子
に接続されたセンスアンプＡＰ、及び可変電圧源ＰＶＳ
とを備えている。可変電圧源ＰＶＳは、イコライザ信号
ＥＱＬにより制御されるトランジスタＱ１〜Ｑ３を介し
て、ビット線ＢＬ及び反転ビット線＊ＢＬに電圧を供給
する。
【０００３】そして、上記した従来例の回路において
は、リーク電流を測定するために、可変電圧源ＰＶＳに
より、ビット線ＢＬ及び反転ビット線＊ＢＬに電圧を供
給した後のこれらを一旦フローティング状態にし、その
後、これらのビット線及びメモリセルＭを等電位にす
る。そして、その後のビット線の電位の変化量をセンス
アンプＡＰから出力するものであるが、このとき、可変
電圧源ＰＶＳから供給する電圧を可変して、読み出しエ
ラーが生じるときの供給電圧に基づいて、メモリセルＭ
のリーク電流を演算するものである。
は、リーク電流を測定するために、可変電圧源ＰＶＳに
より、ビット線ＢＬ及び反転ビット線＊ＢＬに電圧を供
給した後のこれらを一旦フローティング状態にし、その
後、これらのビット線及びメモリセルＭを等電位にす
る。そして、その後のビット線の電位の変化量をセンス
アンプＡＰから出力するものであるが、このとき、可変
電圧源ＰＶＳから供給する電圧を可変して、読み出しエ
ラーが生じるときの供給電圧に基づいて、メモリセルＭ
のリーク電流を演算するものである。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来例のリーク電流測定装置においては、メモリセル
のリーク電流の測定用であるため、全体としての構成が
複雑であるとともに、高々１Ｅ−１５Ａオーダの電流を
測定可能であるセンスアンプを用いているため、それ以
上の精度でリーク電流を測定することは不可能であっ
た。また、評価用測定装置としてＬＳＩテスタ等の大規
模な設備を必要としている。
た従来例のリーク電流測定装置においては、メモリセル
のリーク電流の測定用であるため、全体としての構成が
複雑であるとともに、高々１Ｅ−１５Ａオーダの電流を
測定可能であるセンスアンプを用いているため、それ以
上の精度でリーク電流を測定することは不可能であっ
た。また、評価用測定装置としてＬＳＩテスタ等の大規
模な設備を必要としている。
【０００５】したがって、メモリセルに限らず、半導体
装置における任意の容量素子の絶縁膜のリーク電流を、
簡単な構成でしかも高速かつ高精度で測定することがで
きるようにしたリーク電流測定装置の提供が待たれてお
り、よって、本発明の目的は、このようなリーク電流測
定装置を提供することである。
装置における任意の容量素子の絶縁膜のリーク電流を、
簡単な構成でしかも高速かつ高精度で測定することがで
きるようにしたリーク電流測定装置の提供が待たれてお
り、よって、本発明の目的は、このようなリーク電流測
定装置を提供することである。
【０００６】
【課題を解決するための手段】上記した目的を達成する
ために、本発明の半導体装置の絶縁膜のリーク電流を測
定する装置においては、入力電圧供給手段と、高入力イ
ンピーダンスの増幅手段と、入力電圧供給手段の出力端
子と増幅手段の入力端子との間に接続される絶縁膜であ
って、入力キャパシタを形成する絶縁膜と、増幅手段の
初期のしきい値電圧である第１のしきい値電圧と、所定
の入力電圧を所定時間供給した後の増幅器のしきい値電
圧である第２のしきい値電圧とを測定する測定手段と、
測定された第１及び第２のしきい値電圧、所定時間、及
び絶縁膜の容量に基づいて、絶縁膜のリーク電流を演算
する演算手段とからなることを特徴としている。
ために、本発明の半導体装置の絶縁膜のリーク電流を測
定する装置においては、入力電圧供給手段と、高入力イ
ンピーダンスの増幅手段と、入力電圧供給手段の出力端
子と増幅手段の入力端子との間に接続される絶縁膜であ
って、入力キャパシタを形成する絶縁膜と、増幅手段の
初期のしきい値電圧である第１のしきい値電圧と、所定
の入力電圧を所定時間供給した後の増幅器のしきい値電
圧である第２のしきい値電圧とを測定する測定手段と、
測定された第１及び第２のしきい値電圧、所定時間、及
び絶縁膜の容量に基づいて、絶縁膜のリーク電流を演算
する演算手段とからなることを特徴としている。
【０００７】また、本発明は、上記の目的を達成するた
めに、半導体装置と絶縁膜のリーク電流を測定するリー
ク電流測定装置であって、所定の入力電圧を供給する入
力電圧供給手段と、前記入力電圧供給手段に接続され、
入力キャパシタを形成する絶縁膜と、前記所定の入力電
圧が前記絶縁膜を介して供給されるインバータと、前記
所定の入力電圧と該所定の入力電圧を所定時間供給した
後の出力電圧とを測定する測定手段と、測定された入力
電圧、出力電圧、所定時間及び前記絶縁膜の容量に基づ
いて、前記絶縁膜のリーク電流を演算する演算手段と、
を具備することを特徴とするリーク電流測定装置、を提
供する。
めに、半導体装置と絶縁膜のリーク電流を測定するリー
ク電流測定装置であって、所定の入力電圧を供給する入
力電圧供給手段と、前記入力電圧供給手段に接続され、
入力キャパシタを形成する絶縁膜と、前記所定の入力電
圧が前記絶縁膜を介して供給されるインバータと、前記
所定の入力電圧と該所定の入力電圧を所定時間供給した
後の出力電圧とを測定する測定手段と、測定された入力
電圧、出力電圧、所定時間及び前記絶縁膜の容量に基づ
いて、前記絶縁膜のリーク電流を演算する演算手段と、
を具備することを特徴とするリーク電流測定装置、を提
供する。
【０００８】そして、本発明の一つの実施の形態におい
ては、増幅手段の入力端子と出力端子との間に帰還キャ
パシタを接続してもよく、増幅手段として、ソース・フ
ォロワーＭＯＳＦＥＴを用いることができる。
ては、増幅手段の入力端子と出力端子との間に帰還キャ
パシタを接続してもよく、増幅手段として、ソース・フ
ォロワーＭＯＳＦＥＴを用いることができる。
【０００９】また、演算手段は、第１及び第２のしきい
値電圧をＶth0、Ｖth1、所定時間をＴ、絶縁膜の容量値
をＣ1とするとき、リーク電流Ｉを、Ｉ＝（Ｖth1−Ｖth
0）×Ｃ1／Ｔにより演算するよう構成されている。
値電圧をＶth0、Ｖth1、所定時間をＴ、絶縁膜の容量値
をＣ1とするとき、リーク電流Ｉを、Ｉ＝（Ｖth1−Ｖth
0）×Ｃ1／Ｔにより演算するよう構成されている。
【００１０】さらに、本発明の好適な実施の形態におい
ては、絶縁膜と増幅手段とが、コントロール・ゲート及
びフローティング・ゲートを有するＭＯＳＦＥＴにより
構成されており、該ＭＯＳＦＥＴのコントロール・ゲー
トとフローティング・ゲートとの間の絶縁膜のリーク電
流を測定することができる。
ては、絶縁膜と増幅手段とが、コントロール・ゲート及
びフローティング・ゲートを有するＭＯＳＦＥＴにより
構成されており、該ＭＯＳＦＥＴのコントロール・ゲー
トとフローティング・ゲートとの間の絶縁膜のリーク電
流を測定することができる。
【００１１】
【発明の実施の形態】図１には、本発明に係る、絶縁膜
のリーク電流測定装置の一つの実施の形態の原理を説明
するための回路が示されており、図１に示されるよう
に、Ｎチャンネルの電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）のドレインＤが電源電圧Ｖddに、ソースＳが出力端
子ＯＵＴに、ゲートＧが入力キャパシタＣ1を形成する
絶縁膜を介して入力端子ＩＮに接続されている。さら
に、ＭＯＳＦＥＴのソースとゲートとの間には帰還キャ
パシタＣ2が接続されている。なお、Ａは、ＭＯＳＦＥ
Ｔのドレイン電流Ｉd（＝ソース電流Ｉs）を測定するた
めの電流計である。
のリーク電流測定装置の一つの実施の形態の原理を説明
するための回路が示されており、図１に示されるよう
に、Ｎチャンネルの電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）のドレインＤが電源電圧Ｖddに、ソースＳが出力端
子ＯＵＴに、ゲートＧが入力キャパシタＣ1を形成する
絶縁膜を介して入力端子ＩＮに接続されている。さら
に、ＭＯＳＦＥＴのソースとゲートとの間には帰還キャ
パシタＣ2が接続されている。なお、Ａは、ＭＯＳＦＥ
Ｔのドレイン電流Ｉd（＝ソース電流Ｉs）を測定するた
めの電流計である。
【００１２】このような回路において、入力端子ＩＮの
電圧をＶin、出力端子ＯＵＴの電圧をＶout、ＭＯＳＦ
ＥＴのゲートの電圧をＶ0とし、入力キャパシタ及び帰
還キャパシタの容量値をそれぞれＣ1、Ｃ2とし、さらに
ＭＯＳＦＥＴのゲート浮遊容量をＣ0（ゲート・ソース
間またはゲート・基板間の浮遊容量）として、Ｃ1、Ｃ2
及びＣ0に蓄積される電荷をＱとすると、電荷量保存法
則から、以下の式（１）が成り立ち、そして、該式
（１）において、Ｖout＝０としてＶ0について解くと、
式（２）が得られる。
電圧をＶin、出力端子ＯＵＴの電圧をＶout、ＭＯＳＦ
ＥＴのゲートの電圧をＶ0とし、入力キャパシタ及び帰
還キャパシタの容量値をそれぞれＣ1、Ｃ2とし、さらに
ＭＯＳＦＥＴのゲート浮遊容量をＣ0（ゲート・ソース
間またはゲート・基板間の浮遊容量）として、Ｃ1、Ｃ2
及びＣ0に蓄積される電荷をＱとすると、電荷量保存法
則から、以下の式（１）が成り立ち、そして、該式
（１）において、Ｖout＝０としてＶ0について解くと、
式（２）が得られる。
【００１３】
【数２】 Ｑ＝Ｃ1（Ｖ0−Ｖin）＋（Ｃ2＋Ｃ0）（Ｖ0−Ｖout） （１） Ｖ0＝（Ｃ1・Ｖin＋Ｑ）／（Ｃ1＋Ｃ2＋Ｃ0） （２） 入力キャパシタＣ1の絶縁膜リークにより、電荷ＱfがＭ
ＯＳＦＥＴのゲート浮遊容量Ｃ0に蓄積された場合を考
え、ＭＯＳＦＥＴがチャンネルを形成してオンするとき
のゲート電圧（フローティング・ゲートの電圧）をＶ0t
とし、入力端子ＩＮの電圧をＶin1とすると、式（２）
より、
ＯＳＦＥＴのゲート浮遊容量Ｃ0に蓄積された場合を考
え、ＭＯＳＦＥＴがチャンネルを形成してオンするとき
のゲート電圧（フローティング・ゲートの電圧）をＶ0t
とし、入力端子ＩＮの電圧をＶin1とすると、式（２）
より、
【数３】 Ｖ0t＝（Ｃ1・Ｖin1＋Ｑf）／（Ｃ1＋Ｃ2＋Ｃ0）） （３） が得られる。
【００１４】一方、ＭＯＳＦＥＴのゲート浮遊容量Ｃ0
に電荷が蓄積されていない場合は、ＭＯＳＦＥＴがチャ
ンネルを形成してオンするときのゲート電圧をＶ0tと
し、入力端子ＩＮの電圧をＶin0とすると、式（２）よ
り、
に電荷が蓄積されていない場合は、ＭＯＳＦＥＴがチャ
ンネルを形成してオンするときのゲート電圧をＶ0tと
し、入力端子ＩＮの電圧をＶin0とすると、式（２）よ
り、
【数４】 Ｖ0t＝（Ｃ1・Ｖin0）／（Ｃ1＋Ｃ2＋Ｃ0） （４） が得られる。
【００１５】式（３）及び（４）から、式（５）が得ら
れる。
れる。
【００１６】
【数５】 △Ｖin＝Ｖin1−Ｖin0＝−Ｑf／Ｃ1 （５） 式（５）において、△Ｖin＝Ｖin1−Ｖin0は、入力キャ
パシタＣ1の絶縁膜リークによる入力キャパシタＣ1と帰
還キャパシタＣ2と浮遊容量Ｃ0とへの電荷蓄積から生じ
た、ＭＯＳＦＥＴのしきい値電圧Ｖthのシフト量△Ｖth
を表している。
パシタＣ1の絶縁膜リークによる入力キャパシタＣ1と帰
還キャパシタＣ2と浮遊容量Ｃ0とへの電荷蓄積から生じ
た、ＭＯＳＦＥＴのしきい値電圧Ｖthのシフト量△Ｖth
を表している。
【００１７】これを図２を参照して説明する。図２は、
図１の回路における、入力電圧Ｖinに対するドレイン電
流Ｉdの変化（Ｖ−Ｉ特性）を表すグラフを示してお
り、曲線０はリーク電流による電荷蓄積がない場合のＶ
−Ｉ特性を、曲線１はリーク電流による電荷蓄積がある
場合のＶ−Ｉ特性を表している。ＭＯＳＦＥＴのしきい
値は、リーク電流による電荷蓄積がない場合にＶth0で
あり、電荷蓄積がある場合にＶth1で表され、△Ｖth＝
Ｖth1−Ｖth0である。
図１の回路における、入力電圧Ｖinに対するドレイン電
流Ｉdの変化（Ｖ−Ｉ特性）を表すグラフを示してお
り、曲線０はリーク電流による電荷蓄積がない場合のＶ
−Ｉ特性を、曲線１はリーク電流による電荷蓄積がある
場合のＶ−Ｉ特性を表している。ＭＯＳＦＥＴのしきい
値は、リーク電流による電荷蓄積がない場合にＶth0で
あり、電荷蓄積がある場合にＶth1で表され、△Ｖth＝
Ｖth1−Ｖth0である。
【００１８】図２のグラフに示されるように、所定の入
力電圧Ｖin0が供給されたとき、曲線１においてはドレ
イン電流Ｉd＝Ｉd0であるが、曲線０においてはドレイ
ン電流Ｉd＝Ｉd1（＜Ｉd0）であり、この差△Ｉd＝Ｉd1
−Ｉd0が、リーク電流によって生成された電荷蓄積によ
るドレイン電流特性の変化分である。そして、曲線１
（電荷蓄積がある場合）において、曲線０の場合のドレ
イン電流Ｉd0と同一のドレイン電流とするためには、入
力電圧をＶin1（＜Ｖin0）にする必要があり、さらに、
曲線１は曲線０を横軸に沿ってほぼ平行移動したもので
あるから、△Ｖth＝△Ｖinである。
力電圧Ｖin0が供給されたとき、曲線１においてはドレ
イン電流Ｉd＝Ｉd0であるが、曲線０においてはドレイ
ン電流Ｉd＝Ｉd1（＜Ｉd0）であり、この差△Ｉd＝Ｉd1
−Ｉd0が、リーク電流によって生成された電荷蓄積によ
るドレイン電流特性の変化分である。そして、曲線１
（電荷蓄積がある場合）において、曲線０の場合のドレ
イン電流Ｉd0と同一のドレイン電流とするためには、入
力電圧をＶin1（＜Ｖin0）にする必要があり、さらに、
曲線１は曲線０を横軸に沿ってほぼ平行移動したもので
あるから、△Ｖth＝△Ｖinである。
【００１９】したがって、式（５）から、
【数６】 Ｑf＝−△Ｖth×Ｃ1 （６） が得られる。
【００２０】そして、電荷量Ｑf＝Ｉ・Ｔ（ただし、Ｉ
はリーク電流、Ｔは入力に所定の電圧Ｖstを印加するこ
とによって該リーク電流Ｉの流れた時間）であるから、
式（６）より、以下の式（７）が得られ、リーク電流Ｉ
を求めることができる。
はリーク電流、Ｔは入力に所定の電圧Ｖstを印加するこ
とによって該リーク電流Ｉの流れた時間）であるから、
式（６）より、以下の式（７）が得られ、リーク電流Ｉ
を求めることができる。
【００２１】
【数７】 Ｉ＝（△Ｖth・Ｃ1）／Ｔ （７） 以上から、所定の期間ＴにおけるＭＯＳＦＥＴのしきい
値Ｖthの変動分△Ｖthを測定すれば、入力コンデンサＣ
1の絶縁膜リーク電流Ｉを測定することができることが
分かる。
値Ｖthの変動分△Ｖthを測定すれば、入力コンデンサＣ
1の絶縁膜リーク電流Ｉを測定することができることが
分かる。
【００２２】したがって、ＭＯＳＦＥＴのしきい値電圧
Ｖthの初期値としてＶth0を測定した後、入力端子ＩＮ
に所定の入力電圧Ｖstを供給し、かつ基板、ソース及び
ドレインの電位を０Ｖにして、所定の期間Ｔその状態で
放置する。そして、Ｔ時間経過後のＭＯＳＦＥＴのしき
い値Ｖth1を測定すれば、
Ｖthの初期値としてＶth0を測定した後、入力端子ＩＮ
に所定の入力電圧Ｖstを供給し、かつ基板、ソース及び
ドレインの電位を０Ｖにして、所定の期間Ｔその状態で
放置する。そして、Ｔ時間経過後のＭＯＳＦＥＴのしき
い値Ｖth1を測定すれば、
【数８】 Ｉ＝（Ｖth1−Ｖth0）×Ｃ1／Ｔ （８） を演算することにより、リーク電流Ｉを求めることがで
きる。
きる。
【００２３】入力端子ＩＮへの電圧Ｖstは、適宜の電圧
供給手段（不図示）から供給されるが、リーク電流を強
制的に流すことができるようにするために、ゲートに通
常供給される電圧よりも、例えば５Ｖ程度高く設定され
ている。また、所定の電圧を供給する時間Ｔは、リーク
電流が小さいほど長くする必要があるが、例えば６０分
程度に設定される。入力電圧Ｖst及び入力電圧を供給す
る時間Ｔは、これらの例示した値に限定されないことは
言うまでもない。また式（８）の演算は、適宜の演算手
段（不図示）によって演算される。
供給手段（不図示）から供給されるが、リーク電流を強
制的に流すことができるようにするために、ゲートに通
常供給される電圧よりも、例えば５Ｖ程度高く設定され
ている。また、所定の電圧を供給する時間Ｔは、リーク
電流が小さいほど長くする必要があるが、例えば６０分
程度に設定される。入力電圧Ｖst及び入力電圧を供給す
る時間Ｔは、これらの例示した値に限定されないことは
言うまでもない。また式（８）の演算は、適宜の演算手
段（不図示）によって演算される。
【００２４】なお、それぞれのしき値Ｖth0、Ｖth1は、
入力電圧Ｖinを０から増大させた場合にドレイン電流Ｉ
dが流れ始めたときの入力電圧として測定できること
は、明らかである。また、他の任意のしきい値測定手段
を採用することもできる。
入力電圧Ｖinを０から増大させた場合にドレイン電流Ｉ
dが流れ始めたときの入力電圧として測定できること
は、明らかである。また、他の任意のしきい値測定手段
を採用することもできる。
【００２５】さらに、図１においてはソース・フォロワ
ＭＯＳＦＥＴを増幅手段として用いているが、高入力イ
ンピーダンスであれば適宜の増幅手段を用いることがで
きる。また、浮遊容量Ｃ0がＭＯＳＦＥＴのゲート・ソ
ース間またはソース・基板間に形成されているので、帰
還キャパシタＣ2を浮遊容量で代用することができ、し
たがって、帰還キャパシタＣ2を必ずしも挿入する必要
がない。
ＭＯＳＦＥＴを増幅手段として用いているが、高入力イ
ンピーダンスであれば適宜の増幅手段を用いることがで
きる。また、浮遊容量Ｃ0がＭＯＳＦＥＴのゲート・ソ
ース間またはソース・基板間に形成されているので、帰
還キャパシタＣ2を浮遊容量で代用することができ、し
たがって、帰還キャパシタＣ2を必ずしも挿入する必要
がない。
【００２６】図３は、ＥＰＲＯＭ等に用いられるコント
ロール・ゲートＧCとフローティング・ゲートＧFとを有
するＭＯＳＦＥＴが記載されており、図１及び図２に関
して上記説明した原理に基づいて該ＭＯＳＦＥＴの式値
の変化を測定すれば、コントロール・ゲートＧCとフロ
ーティング・ゲートＧFとの間の絶縁膜に流れるリーク
電流を測定することができる。
ロール・ゲートＧCとフローティング・ゲートＧFとを有
するＭＯＳＦＥＴが記載されており、図１及び図２に関
して上記説明した原理に基づいて該ＭＯＳＦＥＴの式値
の変化を測定すれば、コントロール・ゲートＧCとフロ
ーティング・ゲートＧFとの間の絶縁膜に流れるリーク
電流を測定することができる。
【００２７】図４は、本発明に係るリーク電流測定装置
の他の実施の形態を概略的に示す図で、測定手段として
インバータＩＮＶを用いている。図４において、インバ
ータＩＮＶの入力部は入力キャパシタＣ1を形成する絶
縁膜を介して入力端子ＩＮに接続され、インバータＩＮ
Ｖの出力部は出力端子ＯＵＴに接続される。
の他の実施の形態を概略的に示す図で、測定手段として
インバータＩＮＶを用いている。図４において、インバ
ータＩＮＶの入力部は入力キャパシタＣ1を形成する絶
縁膜を介して入力端子ＩＮに接続され、インバータＩＮ
Ｖの出力部は出力端子ＯＵＴに接続される。
【００２８】そこで、適宜の電圧供給手段により入力端
子ＩＮに種々の値の電圧Ｖstを所定の時間Ｔだけ印加す
る。入力端子に電圧ＶstをＴ時間印加している間は、他
の端子は０Ｖとしておく。このとき、それぞれの値の電
圧Ｖinについて、電圧Ｖst印加時点と所定期間Ｔ経過時
点との出力電圧Ｖoutを測定すると、Ｖst印加前の入力
電圧−出力電圧特性（図５の曲線２で示す）と所定の時
間Ｔ経過時点の入力電圧−出力電圧特性（図５の曲線３
で示す）とが求まる。これらの２つの曲線から、所定の
時間Ｔが経過する前後の入力電圧−出力電圧特性の差を
表す電圧△Ｖinが求まる。なお、電圧Ｖin及び電圧Ｖou
tは適宜の電圧計によって測定することができる。
子ＩＮに種々の値の電圧Ｖstを所定の時間Ｔだけ印加す
る。入力端子に電圧ＶstをＴ時間印加している間は、他
の端子は０Ｖとしておく。このとき、それぞれの値の電
圧Ｖinについて、電圧Ｖst印加時点と所定期間Ｔ経過時
点との出力電圧Ｖoutを測定すると、Ｖst印加前の入力
電圧−出力電圧特性（図５の曲線２で示す）と所定の時
間Ｔ経過時点の入力電圧−出力電圧特性（図５の曲線３
で示す）とが求まる。これらの２つの曲線から、所定の
時間Ｔが経過する前後の入力電圧−出力電圧特性の差を
表す電圧△Ｖinが求まる。なお、電圧Ｖin及び電圧Ｖou
tは適宜の電圧計によって測定することができる。
【００２９】したがって、図１の実施の形態について説
明したと同様に、絶縁膜のリーク電流Ｉを
明したと同様に、絶縁膜のリーク電流Ｉを
【数９】 Ｉ＝（△Ｖin×Ｃ1）／Ｔ （９） により求めることができる。つまり、インバータＩＮＶ
を用いることにより、入力電圧、出力電圧、絶縁膜の容
量及び入力電圧の印加期間に基づいて、絶縁膜のリーク
電流を計算することが可能である。このように、入力−
出力特性が電圧−電圧で表される素子を測定用の測定用
として用いることも可能である。
を用いることにより、入力電圧、出力電圧、絶縁膜の容
量及び入力電圧の印加期間に基づいて、絶縁膜のリーク
電流を計算することが可能である。このように、入力−
出力特性が電圧−電圧で表される素子を測定用の測定用
として用いることも可能である。
【００３０】
【発明の効果】以上説明したように、本発明のリーク電
流評価装置を用いれば、簡単で安価な回路構成により、
絶縁層のリーク電流を高精度で測定することが可能とな
る。特に、センスアンプを用いる必要がないため、リー
ク電流を１Ｅ−１５Ａ以下まで、容易に測定することが
可能である。したがって、層間絶縁膜プロセスの開発に
有効であり、半導体プロセス開発の期間短縮、及び高品
質半導体素子の提供が可能となる。
流評価装置を用いれば、簡単で安価な回路構成により、
絶縁層のリーク電流を高精度で測定することが可能とな
る。特に、センスアンプを用いる必要がないため、リー
ク電流を１Ｅ−１５Ａ以下まで、容易に測定することが
可能である。したがって、層間絶縁膜プロセスの開発に
有効であり、半導体プロセス開発の期間短縮、及び高品
質半導体素子の提供が可能となる。
【図１】本発明に係るリーク電流測定装置の１つの実施
の形態の原理を説明するための回路図である。
の形態の原理を説明するための回路図である。
【図２】リーク電流の有無によって生じるしきい値電圧
の変化を説明するためのグラフである。
の変化を説明するためのグラフである。
【図３】本発明のリーク電流測定装置によってリーク電
流の測定が可能な、コントロール・ゲートとフローティ
ング・ゲートとを有するＭＯＳＦＥＴを示す模式図であ
る。
流の測定が可能な、コントロール・ゲートとフローティ
ング・ゲートとを有するＭＯＳＦＥＴを示す模式図であ
る。
【図４】本発明に係るリーク電流測定装置の他の実施の
形態を説明するための回路図である。
形態を説明するための回路図である。
【図５】リーク電流の有無によって生じる電圧特性の変
化を説明するためのグラフである。
化を説明するためのグラフである。
【図６】従来のリーク電流測定方法の一例を示す図６で
ある。
ある。
Claims (6)
- 【請求項１】 半導体装置の絶縁膜のリーク電流を測定
するリーク電流測定装置において、 入力電圧供給手段と、 高入力インピーダンスの増幅手段と、 入力電圧供給手段の出力端子と増幅手段の入力端子との
間に接続される絶縁膜であって、入力キャパシタを形成
する絶縁膜と、 増幅手段の初期のしきい値電圧である第１のしきい値電
圧と、所定の入力電圧を所定時間供給した後の増幅器の
しきい値電圧である第２のしきい値電圧とを測定する測
定手段と、 測定された第１及び第２のしきい値電圧、所定時間、及
び絶縁膜の容量に基づいて、絶縁膜のリーク電流を演算
する演算手段とからなることを特徴とするリーク電流測
定装置。 - 【請求項２】 請求項１記載のリーク電流測定装置にお
いて、該装置はさらに、増幅手段の入力端子と出力端子
との間に接続される帰還キャパシタを備えていることを
特徴とするリーク電流測定装置。 - 【請求項３】 請求項１または２記載のリーク電流測定
装置において、 演算手段は、第１及び第２のしき値電圧をＶth0、Ｖth
1、所定時間をＴ、絶縁膜の容量値をＣ1とするとき、リ
ーク電流Ｉを、 【数１】Ｉ＝（Ｖth1−Ｖth0）×Ｃ1／Ｔ により演算することを特徴とするリーク電流測定装置。 - 【請求項４】 請求項１〜３いずれかに記載のリーク電
流測定装置において、増幅手段がＭＯＳＦＥＴであるこ
とを特徴とするリーク電流測定装置。 - 【請求項５】 請求項４記載のリーク電流測定装置にお
いて、絶縁膜がＭＯＳＦＥＴのコントロール・ゲートと
フローティング・ゲートとの間の絶縁膜であることを特
徴とするリーク電流測定装置。 - 【請求項６】 半導体装置と絶縁膜のリーク電流を測定
するリーク電流測定装置であって、 所定の入力電圧を供給する入力電圧供給手段と、 前記入力電圧供給手段に接続され、入力キャパシタを形
成する絶縁膜と、 前記所定の入力電圧が前記絶縁膜を介して供給されるイ
ンバータと、 前記所定の入力電圧と該所定の入力電圧を所定時間供給
した後の出力電圧とを測定する測定手段と、 測定された入力電圧、出力電圧、所定時間及び前記絶縁
膜の容量に基づいて、前記絶縁膜のリーク電流を演算す
る演算手段と、を具備することを特徴とするリーク電流
測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20807997A JP3264222B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置の絶縁膜のリーク電流測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20807997A JP3264222B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置の絶縁膜のリーク電流測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1152006A true JPH1152006A (ja) | 1999-02-26 |
| JP3264222B2 JP3264222B2 (ja) | 2002-03-11 |
Family
ID=16550300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20807997A Expired - Fee Related JP3264222B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置の絶縁膜のリーク電流測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3264222B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2387445A (en) * | 2002-04-10 | 2003-10-15 | Zarlink Semiconductor Ltd | Measuring junction leakage in a semiconductor device |
| KR100810426B1 (ko) | 2006-08-30 | 2008-03-04 | 동부일렉트로닉스 주식회사 | 누설전류 측정방법 및 장치 |
| JP2011035036A (ja) * | 2009-07-30 | 2011-02-17 | Fujitsu Semiconductor Ltd | スクライブコーナモニタ、半導体ウェーハ及びモニタ方法 |
| KR20160027428A (ko) * | 2014-08-29 | 2016-03-10 | 엘지디스플레이 주식회사 | 박막트랜지스터의 누설전류 측정방법 |
-
1997
- 1997-08-01 JP JP20807997A patent/JP3264222B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2387445A (en) * | 2002-04-10 | 2003-10-15 | Zarlink Semiconductor Ltd | Measuring junction leakage in a semiconductor device |
| KR100810426B1 (ko) | 2006-08-30 | 2008-03-04 | 동부일렉트로닉스 주식회사 | 누설전류 측정방법 및 장치 |
| JP2011035036A (ja) * | 2009-07-30 | 2011-02-17 | Fujitsu Semiconductor Ltd | スクライブコーナモニタ、半導体ウェーハ及びモニタ方法 |
| KR20160027428A (ko) * | 2014-08-29 | 2016-03-10 | 엘지디스플레이 주식회사 | 박막트랜지스터의 누설전류 측정방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3264222B2 (ja) | 2002-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100525213B1 (ko) | 메모리 셀의 정보 내용 평가 방법 및 그 회로 배열 | |
| JP4859835B2 (ja) | 事前充電回路を有するｍｒａｍセンス増幅器及び検知方法 | |
| US7636263B2 (en) | Semiconductor memory having function to determine semiconductor low current | |
| US4858195A (en) | Bit line charge sensing apparatus having CMOS threshold voltage compensation | |
| JP5566623B2 (ja) | 半導体記憶装置 | |
| KR101046556B1 (ko) | 단일 종단 감지 증폭기를 갖는 반도체 디바이스 | |
| JPS61172300A (ja) | 半導体記憶装置 | |
| CN105723617B (zh) | 电压检测器、基准电压设定方法以及存储介质 | |
| JP3586502B2 (ja) | 電圧発生回路 | |
| JP2009266364A5 (ja) | ||
| KR20200058381A (ko) | 전이-시간 신호 노드 감지를 통합한 방법 및 회로 장치 | |
| TWI398875B (zh) | 具有單端感測放大器之半導體裝置 | |
| CN102426858B (zh) | 一种检测存储单元漏电流的方法及系统 | |
| CA2481336A1 (en) | Single-ended current sense amplifier | |
| CN108492840A (zh) | 灵敏放大器 | |
| JPS5939833B2 (ja) | センス増幅器 | |
| JP3264222B2 (ja) | 半導体装置の絶縁膜のリーク電流測定方法 | |
| TW200624827A (en) | Method and apparatus for inspecting array substrate | |
| US8189413B2 (en) | Semiconductor memory device, test method thereof and semiconductor device | |
| JPH02312096A (ja) | センスアンプ装置 | |
| US10914780B2 (en) | Methods and apparatuses for threshold voltage measurement and related semiconductor devices and systems | |
| TWI431630B (zh) | 非揮發性記憶體的生命期檢測裝置及方法 | |
| JP3112870B2 (ja) | Ｄｒａｍ | |
| JP3824370B2 (ja) | 半導体装置 | |
| JPWO2009090829A1 (ja) | 半導体記憶装置および半導体記憶装置におけるデータ読出し方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |