JP3263307B2

JP3263307B2 - パリティビット合致調整方法及び装置

Info

Publication number: JP3263307B2
Application number: JP10658296A
Authority: JP
Inventors: アーサーダブラージェームス; ポールハママーマイケル
Original assignee: エイ・ティ・アンド・ティ・アイピーエム・コーポレーション
Priority date: 1995-04-28
Filing date: 1996-04-26
Publication date: 2002-03-04
Anticipated expiration: 2016-04-26
Also published as: CA2171225A1; EP0740435A3; ES2271949T3; EP0740435B1; DE69636613D1; CA2171225C; JPH0983497A; US5838698A; EP0740435A2; DE69636613T2

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、概して、データの
処理及び伝送に、「使用中」の処理装置及び「待機中」
の処理装置が利用される電気通信ネットワークに関し、
詳しくは、処理装置の取り扱うデータが階層状に構成さ
れたパリティビットを有する場合の、「使用中」の処理
装置から「待機中」の処理装置への切り換えに関する。

【０００２】

【従来の技術】高信頼度の電気通信ネットワークにおい
ては、ネットワークにおけるユーザデータの処理及び伝
送に、２個のほぼ同一の処理装置を設けるのが普通であ
る。この１対の処理装置は一般に、「使用中」（アクテ
ィブ）の装置及び「待機中」（スタンバイ）の装置と称
され、このうち「使用中」の装置は、ユーザデータの処
理及び伝送に従事し、「待機中」の装置は遊び状態（ア
イドル）ではあるがユーザデータの処理及び伝送の担当
責任をいつでも引き継ぐ用意ができた状態にある。

【０００３】処理作業を「使用中」の装置から「待機
中」の装置へ切り換えることによって、「使用中」の装
置がその信頼度を確実に継続できるように保守及び検査
を受けさせることが可能になる。又一方、「使用中」の
装置の故障によってこの処理作業の切り換えが生じるこ
ともある。

【０００４】このような、データ伝送を取り扱い中に
「使用中」の装置から「待機中」の装置への切り換え又
は移行を行う場合に、これらの装置によって処理される
ユーザデータにこの切り換え又は移行によって生じる混
乱が最小又はできれば皆無になるような状態で、切り換
え又は移行が行われることがもちろん望ましい。

【０００５】ユーザデータ内の誤り（エラー）を検出す
るために種々の種類のエラー検出技術が用いられてい
る。そして、パリティビットを用いる手法は技術的に周
知である。パリティビット又はビットグループは、保護
すべきデータ集合に基づく計算によって生成される。２
進（バイナリ）方式においては、偶数パリティビットか
又は奇数パリティビットかが、保護すべき複数のビット
又はバイトの合計が偶数になるか又は奇数になるかに基
づいて定められる。

【０００６】データ通信ネットワークにおいてはデータ
はしばしばフレ−ムの形で伝送される。この場合、フレ
−ムは、ペイロードすなわちユーザデータと、データフ
レ−ムを処理する際にネットワークによって利用される
情報を内蔵するヘッダとを含むように構築される。

【０００７】このようなフレ−ムは、前に構築されたサ
ブフレ−ム（部分フレ−ム）を含み且つこれらサブフレ
−ムの上に階層状に構築されるので、フレ−ムのこのよ
うな階層状構築の結果として、階層状に生成されたパリ
ティビットが形成されることになり、第１のパリティビ
ットが第１のサブフレ−ムを保護し、第２のパリティビ
ットがこの第１のサブフレ−ム及び追加情報の上に位置
し、以下同様に追加のサブフレ−ムが構築され、これに
よってサブフレ−ムの階層が形成される。ここではパリ
ティビットは階層に基づいた階位を有する。

【０００８】高い方の階位のパリティビットは、サブフ
レ−ム情報と低い方の階位のパリティビットとの上に位
置する。したがって、高い方の階位のパリティビット
は、データを保護するだけでなく、低い方の階位のパリ
ティビットの完全性をも保護する。

【０００９】この手法では、フレ−ム内のエラー検出の
信頼度が増加するがその一方、このような階層状パリテ
ィビットは、このようなフレ−ムの生成に用いられる装
置を「使用中」の装置から「待機中」の装置に切り換え
たい場合に問題が生じる。この問題は、「待機中」の装
置が通常、「使用中」の装置から「待機中」の装置への
望む切り換え時に、前に生成された情報フレ−ムの処理
を行って来ていないために生じる。

【００１０】一連のこのようなフレ−ムに対してエラー
保護を確実にするために、「入れ子になった」（ネスト
された）（又は単に、入れ子）パリティビットが、１個
以上の、前のフレ−ムに基づいて構成される。

【００１１】「待機中」の装置は、「使用中」の装置か
らの切り換え時には、伝送すべき次のフレ−ムについて
正しい入れ子パリティビットを即座に生成することがで
きない。これは、「待機中」の装置が、「待機中」の装
置が伝送すべき第１のフレ−ム内に内蔵すべき正しい入
れ子パリティビットを定めるのに必要な、前のデータフ
レ−ムを処理して来ていないために生じる。

【００１２】

【発明が解決しようとする課題】この問題に対する取り
組み方の１つは、「使用中」の装置によって前に生成さ
れた入れ子パリティビットの履歴を無視して、新たな一
連のパリティビットを用いて「待機中」の装置によって
生成されたフレ−ムで伝送を開始することである。しか
し、「待機中」の装置が、この手法を用いてフレ−ムを
生成すると、それらのフレ−ムのうちの少なくとも第１
のフレ−ムについては、そのパリティビットが、パリテ
ィビットを復号化するネットワーク内の受信装置（又は
エンドユーザ装置）にはエラーのある連関データを表示
するように見える結果となる。

【００１３】その結果、この手法では、受信装置が、い
くつかのデータフレ−ムを誤りとして拒絶することとな
る。そして、正しくないと知覚されたパリティに基づい
て、データの再伝送の要求がなされる。或るシステム設
計においては、このような切り換え動作が受け入れ可能
である。しかし、複数ののフレ−ムデータの再伝送が受
信装置での正しいデータの受信に受け入れ不可能な遅れ
をもたらすようなシステムにおいて、又は誤りのデータ
が、望ましくない保守活動をもたらすようなシステムに
おいては、この手法は受け入れ不可能である。

【００１４】したがって、入れ子の階層状パリティビッ
トが用いられる電気通信ネットワークにおいて「使用
中」の装置から「待機中」の装置へ移行するための改善
された手法が求められている。

【００１５】

【課題を解決するための手段】本発明の１つの目的は、
階層状入れ子パリティビットが生成される、「使用中」
の装置から「待機中」の装置への「不調のない」（無不
調）切り換えの手法を用意することにより、上記の必要
に対する解法と技術的進歩とを提供することにある。こ
こで用いる用語「無不調」切り換えとは、正しくないパ
リティビットを伝送することなく「使用中」の装置から
「待機中」の装置へ切り換えを行う能力を意味する。

【００１６】本発明の一実施例によれば、階層状入れ子
パリティビットを生成する「使用中」及び「待機中」の
電気通信装置間での無不調切り換えを可能にする方法が
提供される。この実施例によれば、「使用中」の装置か
ら「待機中」の装置への移行に先立って、「待機中」の
装置によって伝送すべきフレ−ムを適切なパリティビッ
ト条件に同期（合致）させることによる、３次階層状パ
リティビット手法が提供される。

【００１７】この実施例においては、第１、第２、及び
第３のパリティビットが用いられ、第３のパリティビッ
トが第３のサブフレ−ムを保護し、第２のパリティビッ
トが、第３のパリティビットを含む第３のサブフレ−ム
を有する第２のサブフレ−ムを保護し、第１（最高の階
位）のパリティビットが、第１のサブフレ−ム内に位置
すると共に第３及び第２のサブフレ−ムの上に位置し、
したがって、第３及び第２のパリティビットの両方並び
に他の内蔵情報の上に位置することになる。

【００１８】「待機中」の装置がサブフレ−ム及び入れ
子パリティビットの生成を、第１のフレ−ムから開始す
る。しかし、「待機中」の装置によって生成されるフレ
−ムに連関するパリティビットが、「使用中」の装置に
よって生成されるフレ−ム内の対応するパリティビット
に合致調整されるまでは、ネットワークへ伝送される出
力フレ−ムは、「使用中」の装置によって生成されるフ
レ−ムが用いられ続ける。

【００１９】この実施例においては、３個のパリティビ
ットを、現在「使用中」の装置によって生成される対応
するパリティビットと同じ極性又は状態を有するように
合致調整する必要がある。本発明の一実施例によれば、
各パリティビット（の極性）を反転すべきかどうかの決
定は、パリティビットの階位の順序により逐次行われ
る。

【００２０】例えば、最も低い階位のパリティビット
（最も深く内蔵されたパリティビット）が最初に定めら
れ、次に、２番目に最も低いパリティビットが定めら
れ、最も高い階位のパリティビット（階位Ｎ）が最後に
定められる。

【００２１】本発明に基づいてなされた認識によれば、
低い方の階位のパリティビットについて前に行われた反
転が、異なるパリティの合致調整の決定に影響を与える
ことが判っている。したがって、低い方の階位のパリテ
ィビットの反転の履歴が必要とされる。予め定められた
パリティビット反転シーケンスが、可能な決定分岐の各
々について格納記憶される。これらのシーケンスは、
「使用中」の側及び「待機中」の側に連関する、対応す
る階位のパリティビットが等しいかどうか及び低い方の
階位のパリティビットが前に反転されているかどうかに
基づいて、配列される。

【００２２】本発明の一実施例によれば、「待機中」の
装置は、フレ−ム内の３つの階位のパリティビットの各
々を、それぞれが、対応する「使用中」の側のパリティ
ビットに等しくなるように、合致調整する。そして、こ
のような処理の後に、「使用中」の装置から「待機中」
の装置への移行が、行うことができ、その際、データフ
レ−ムを受信する側の装置が、パリティビットが正しく
ないことに起因するデータ内のエラーを知覚して問題を
引き起こすこともない。これによって、無不調切換の能
力が得られる。

【００２３】

【発明の実施の形態】図１に、電気通信ネットワークを
介して伝送すべきユーザ情報を含むデータフレ−ムを生
成する、マルチレベルプロセッサ１０を例示する。プロ
セッサ１０は、複数のフレ−ム組立ステージを有し、各
ステージは、追加データを付加し、階層状入れ子手法で
計算されるパリティビットを利用して、エラーに対する
保護（エラー保護）を提供する。情報ペイロードアセン
ブラ１２が、電気通信ネットワークを介しての伝送用に
単一又は複数いずれかのソースからユーザデータを受信
して組み立てる。

【００２４】このようなユーザデータのグループが既知
の仕方で組み立てられてフレ−ムごとにペイロードを形
成する。ユーザデータは加算ノード１４によって指示さ
れるように、パス（経路）処理回路１６によって生成さ
れた追加情報と結合される。このパス処理情報は、状
態、ユーザ識別子、パリティビット、及びその他の情報
のような情報からなり、これらを包括的に「第１ヘッ
ダ」と称する。

【００２５】この情報は加算ノード１４によって、情報
ペイロードアセンブラ（又は簡単にアセンブラ）１２か
らの組み立てられたユーザデータと結合される。加算ノ
ード１４の出力（ヘッダ１及びペイロード２２）は、ビ
ットをインタリーブされたパリティの生成用のパリティ
プロセッサ１８によって読み取られ、パリティプロセッ
サ１８が、本実施例で最も低い階位のパリティビット
（Ｂ３）を生成する。

【００２６】このパリティビットはデータ処理用のパス
処理回路１６に伝送されて、加算ノード１４によって生
成される次のデータフレ−ムに含められる。加算ノード
１４によって生成された各フレ−ム（実際にはサブフレ
−ム）は、先行の（前の）フレ−ム（サブフレ−ム）に
含まれるデータに基づいて定められる。

【００２７】次に図２に関連して説明すると、加算ノー
ド１４からの出力として生成された第１のサブフレ−ム
２０のデータフォーマットが、アセンブラ１２からの組
み立てられたユーザデータからなるペイロード２２と、
パス処理回路１６によって生成された第１ヘッダ２４と
を有する。実施例においては、ビットをインタリーブさ
れたパリティバイト２６が第１ヘッダ２４の一部を構成
し、パリティプロセッサ１８によって生成される。

【００２８】この図示の実施例においては、８ビット構
成のパリティバイトが含まれており、これら８ビットの
各々がペイロード２２及び第１ヘッダ２４の８ビット構
成のバイトに含まれる対応するビットのパリティに対応
する。例えば、８ビットのパリティバイト２６の最初の
ビットは、第１のサブフレ−ム２０に連関する他の全て
のバイトの、対応する最初のビットの加算に基づいて偶
数パリティ又は奇数パリティを定義するビットからな
る。

【００２９】パリティバイト内のこれに続く２番目から
８番目までのビットは、第１のサブフレ−ム２０に含ま
れる他の全てのバイトの、対応する２番目から８番目ま
でのビットについての偶数及び奇数パリティに対応す
る。特定のパリティの保護が、対応するパリティビット
及びバイトによって保護されるべきビット及びバイトの
グループ化によって変化することは当業者には明らかで
ある。

【００３０】図１に戻って、ライン処理回路２８が、第
２のパリティバイトを含む追加情報を供給して、第２の
ヘッダとなるものを形成する。この第２のヘッダは加算
ノード３０によって第１のサブフレ−ム２０に添付され
る。この第２の、ビットをインタリーブされたパリティ
バイト（Ｂ２）がパリティプロセッサ３２によって生成
され、各フレ−ム（サブフレ−ム）の生成時にライン処
理回路２８によって挿入される。

【００３１】図３に、加算ノード３０からの出力として
の第２のサブフレ−ム３４のデータフォーマットを示
す。図から明らかなように、このサブフレ−ムは、第１
のサブフレ−ム２０に含まれる全ての情報を含み、更に
第２の８ビットパリティバイト３８からなる第２ヘッダ
３６に含まれる追加情報を含む。第２のパリティバイト
３８は、第１のパリティバイト２６に関して前に述べた
のと同様に構築され、その８ビットの各々は、第２のサ
ブフレ−ム３４に含まれるバイト内の対応するビットの
偶数及び奇数のエラー保護パリティビットからなる。

【００３２】しかし、パリティバイト３８は又、前に生
成されたパリティバイト２６のエラー保護も行う。した
がって、パリティバイト３８は先行のパリティバイト２
６内の変化と第２のサブフレ−ム３４内の他のデータバ
イトの変化との両方に応じて変化する。又、パリティバ
イト２６に関して述べたように、或るサブフレ−ムに含
まれるパリティバイト３８は、加算ノード３０から伝送
された、このサブフレ−ムに先行する、第２のサブフレ
−ム３４に含まれるデータに基づいて計算される。

【００３３】例示のパリティバイトが終端の受信装置に
よって受信されて格納され、そしてその際、エラー検出
の計算を既知のパリティ計算手法によって行うことがで
きるように、適切なパリティバイトが前のフレ−ムのデ
ータに適用されること、は当業者には明かである。

【００３４】図１に戻って、セクション処理回路４０に
よって生成された第３のヘッダとなる追加情報が、加算
ノード４８によって第２のサブフレ−ム３４に結合され
る。第３のヘッダに含まれる情報は、ビットをインタリ
ーブされたパリティを生成するパリティプロセッサ４４
によって生成された最終の（最高の階位の）パリティバ
イト（Ｂ１）からなる。フレ−ムは、第３ヘッダの一部
をなすセクション処理回路４０によって生成された追加
情報を有する。

【００３５】結果として得られる最終のフレ−ム５４
が、伝送チャネル５０上を伝送され、電気通信ネットワ
ーク５２へ「選択経路によって送信」（ルーティング）
される。例示の実施例によれば、順配列の（シーケンシ
ャル）データフレ−ムの生成は、マルチレベルプロセッ
サ１０によって行われる。

【００３６】図４に、伝送チャネル５０上を伝送される
ことになる最終の（完全）フレ−ム５４のデータフォー
マットを示す。フレ−ム５４は、第２のサブフレ−ム３
４と、第１の（最も高い階位の）パリティバイト５８を
含む第３ヘッダ５６とからなる。前に説明した低い方の
階位のパリティビットの生成と同様に、第１のパリティ
バイト５８の生成は、前に生成されたサブフレ−ムに基
づき、パリティバイト２６及び３８を含む、最終のフレ
−ム５４に含まれる全ての情報のエラー保護に係わる。

【００３７】パリティバイト２６内のビットの変化が波
及すなわち伝播してパリティバイト３８及び５８を変化
させる。同様に、パリティバイト３８内のビットの変化
は、パリティバイト５８に変更をもたらすが、もちろん
最も低い階位のパリティバイト２６には影響を与えな
い。したがって、「待機中」の装置が正しいパリティビ
ット、すなわち「使用中」の装置によって生成されたパ
リティビットに等しいパリティビット、を有するフレ−
ムを生成するためには、前のパリティのフレ−ム境界及
び履歴を知る必要がある。

【００３８】新たな「待機中」の装置によって生成され
るパリティバイトは、対応するデータ履歴を反映するよ
うに、すなわち、たとえ受信されたデータにエラーがな
くても受信装置にデータ内のエラーを表示するように見
えるようなパリティビットの伝送を防止するように、合
致調整を行う必要がある。下に述べる本発明に基づく装
置及び方法の実施例において、この移行問題への対応を
説明する。

【００３９】図５に、本発明に基づく一実施例に基づく
電気通信装置６０のブロック図を示す。この電気通信装
置６０は、階層状入れ子パリティビットによって保護さ
れる順配列データフレ−ムを生成する。ユーザデータが
通信チャネル６２上で受信される。他の種類のデータ
は、通信チャネル６４及び６６上の入力として受信され
る。選択器（マルチプレクサ）６８及び７０が、２つの
入力のうちから１つの入力を選択して、通信チャネル７
２及び７４を介して、「使用中」のマルチレベルプロセ
ッサ７６及び「待機中」のマルチレベルプロセッサ７８
へそれぞれ供給する。

【００４０】本実施例において、「使用中」及び「待機
中」の呼称は、与えられた動作時間に係わるものであ
り、マルチレベルプロセッサの役割は、「使用中」と
「待機中」との間で交替するものであることを理解され
たい。「使用中」の呼称は通常、「稼動状態でユーザデ
ータを受信し、ユーザデータを処理し、ユーザデータを
インタフェ−ス回路８２への出力チャネル上で伝送して
いる」マルチレベルプロセッサを意味する。

【００４１】インタフェ−ス回路は、「使用中」及び
「待機中」のプロセッサと同様に、クロック８４からク
ロック入力を受信する。インタフェ−ス回路８２は、
「使用中」のプロセッサ又は「待機中」のプロセッサに
よって生成された出力フレ−ムをデータ出力チャネル８
８に接続された受信装置へ、データ出力チャネル８８上
で伝送するかどうかを選択する。

【００４２】プロセッサ７６及び７８は各々、入力デー
タに基づいてフレ−ムを生成又は構築する、図１に示す
ような装置からなる。「使用中」のマルチレベルプロセ
ッサ７６が通信チャネル６２から選択器６８及び通信チ
ャネル７２を介してユーザデータを受信し、一方、「待
機中」のマルチレベルプロセッサ７８が、通信チャネル
６６から選択器７０及び通信チャネル７４を介して他の
データを受信するものと仮定する。

【００４３】この状態において、「使用中」のマルチレ
ベルプロセッサ７６がユーザデータを含むフレ−ムを生
成し、これらのフレ−ムはインタフェ−ス回路８２へ伝
送され、ここでフレ−ムはデータ出力チャネル８８に結
合されて、適切な受信装置へ伝送される。この動作が進
行する一方で、「待機中」のマルチレベルプロセッサ７
８が、試験又は保守データを受信し、このデータはプロ
セッサ７８の機能を実行し又は試験するために用いられ
る。

【００４４】プロセッサ７８は、試験データに基づいて
出力フレ−ムを生成し、これらのフレ−ムをチャネル８
１上に出力しインタフェ−ス回路８２へ伝送する。イン
タフェ−ス回路８２は、チャネル８０及び８１上の２つ
の入力（すなわちプロセッサ７６及び７８からの出力）
のうちから１つの入力を選択して処理する。インタフェ
−ス回路８２については下で更に詳しく述べる。例示の
実施例においては、インタフェ−ス回路８２による処理
用にチャネル８０上の入力が選択され、結果として得ら
れる出力がチャネル８８へ伝送される。

【００４５】プロセッサ７８の試験に係わるチャネル８
１上の入力は、インタフェ−ス回路８２によって通信チ
ャネル８８へ伝送されることはないが、このような試験
に連関する他の回路（図示しない）へルーティングする
ことができる。

【００４６】プロセッサ７８が「待機中」のモードで作
動中であり且つ両プロセッサのモードを逆転させたい、
すなわちプロセッサ７８に「使用中」の役割を持たせる
とともにプロセッサ７６に「待機中」の役割を持たせた
い場合を仮定すると、望む移行時点に先立ち、通信チャ
ネル６２上のユーザデータが選択器６８及び７０の両方
によって選択され、同じ入力がチャネル７２及び７４上
で両方のプロセッサ７６及び７８にそれぞれ供給され
る。

【００４７】本発明の一実施例の、推奨はするがこれに
限らない一動作モードによれば、「待機中」のプロセッ
サ７８によって生成されるデータを伝送するために実際
の切り換えが行われる前に、十分な数のフレ−ムからな
るユーザデータが、「待機中」のプロセッサ７８へルー
ティングされる。この説明例においては、移行の始点と
なることが望まれるフレ−ムに先立ち、少なくとも１個
のユーザデータフレ−ムが、「待機中」のプロセッサ７
８に送られてそこでの処理を終っていることになる。

【００４８】これにより、パリティビットの合致調整を
達成するための本発明のステップを実現するのに必要な
時間が、インタフェ−ス回路８２に与えられることにな
る。このステップによって、正しいパリティビットを常
にチャネル８８上で伝送することが可能となる。すなわ
ち、プロセッサ７６と７８との間の「使用中」のモード
の処理と「待機中」のモードの処理との間の切り換えに
関係なく、インタフェ−ス回路８２によって伝送される
全てのフレ−ムについて、データとパリティビットとが
合致するような無不調切り換えが得られることになる。

【００４９】図６に、本発明の一実施例に基づくインタ
フェ−ス回路８２のブロック図を示す。レジスタ９０及
び９２は「使用中」のプロセッサ７６及び「待機中」の
プロセッサ７８にそれぞれ連関し、これらのプロセッサ
によって生成されたフレ−ムをチャネル８０及び８１上
で入力として受信する。

【００５０】現在の「使用中」のプロセッサ７６から
「待機中」のプロセッサ７８への切り換えに先立ち、第
１のデータフレ−ムが両方のプロセッサによって生成さ
れチャネル８０及び８１それぞれを介してインタフェ−
ス回路８２に伝送される。反転回路９４及び９６が、レ
ジスタ９０及び９２に格納されたこれらのフレ−ムをそ
れぞれ処理する。反転回路は、最も低い階位のパリティ
ビット２６の極性（状態）を選択的に反転又は変更する
ために用いられ、フレ−ムの残部は不変である。

【００５１】比較回路９８が、「待機中」のプロセッサ
によって生成されたフレ−ム（「待機中」の側のフレ−
ム）のパリティビット２６を、対応する「使用中」のプ
ロセッサによって生成されたフレ−ム（「使用中」の側
のフレ−ム）の対応するパリティビットと比較して、出
力ライン１００上で反転回路へ制御信号を送る。比較回
路９８は、出力ライン１００上で反転回路９６へ制御信
号を送って、パリティビット２６が同じフレ−ムの「使
用中」の側の、対応するパリティビットに等しいかどう
かに基づいてパリティビット２６を反転すべきかどうか
を制御する。

【００５２】この決定がなされると、比較回路９８は
又、比較の決定をパス１０１を介して比較回路１０６に
伝送する。以下に続く全てのフレ−ムにおいて、反転回
路９６が、比較回路９８によって現フレ−ムの間になさ
れた決定に基づいてパリティビット２６を反転し、又は
反転しない。しかし、パリティビットの合致調整が達成
されると、続くフレ−ムについて同じ決定が、実際のパ
リティエラーが存在するときまで、引き続いてなされ
る。

【００５３】反転回路９４は、第１のフレ−ムに先立っ
て、「使用中」の側のパリティビット２６を反転してい
るかも知れないし又反転していないかも知れないが、
「使用中」の側から「待機中」の側への切換の間、反転
回路９４（「使用中」の側）の反転についての選択は不
変である。

【００５４】図１〜図４に関して述べた説明が複数のパ
リティビットからなるパリティバイトに関するものであ
ったのに対して、図６に基づく説明及び次の図７に基づ
く方法の各ステップについての説明は、単一のパリティ
ビットに関する移行及び比較に関して行っている。各パ
リティビットが他のパリティビットに無関係に（独立し
て）計算されるので、同じパリティバイト内の各ビット
に関しては、対応する同じ決定がビットごとになされる
ことが理解されよう。

【００５５】反転回路１０２及び１０４が、反転回路９
４及び９６によってそれぞれ処理されたフレ−ムを受信
して、選択された、予め定められたパリティ反転パター
ン（シーケンス）を格納する。反転回路１０２及び１０
４がパリティビット３８を反転するか又は反転しないか
は、比較回路１０６によってなされた比較の結果及び比
較回路９８によってなされた前の反転決定に依存する。

【００５６】比較回路１０６は、「待機中」の側のフレ
−ムの２番目の階位のパリティビット（パリティビット
３８）が、対応する「使用中」の側のフレ−ム内の対応
するパリティビット３８に等しいかどうかを定める。比
較回路１０６及び９８による決定が、パス１０７上を比
較回路１１４へ伝送される。比較回路１０６からの制御
ライン１０８上の出力信号が反転回路１０２及び１０４
を制御するのに用いられる。

【００５７】図示例においては、反転回路１０４が、現
フレ−ムの間に比較回路１０６から制御ライン１０８上
の信号によって定められた反転又は非反転シーケンスを
受信して実現する。これにより、比較回路９８によって
前に定められ反転回路９６によって実現された低い方の
階位のパリティビット２６の状態を、パリティバイト３
８内の各ビットの反転決定の一部として用いることが可
能になる。「使用中」の側の反転回路１０２によるパリ
ティバイト３８のビットの反転又は非反転の状態は変わ
らない。

【００５８】反転回路１０２及び１０４は、パリティバ
イト３８内のパリティビットを除いては、処理されたフ
レ−ム内のデータを変更しない。

【００５９】反転回路１１０及び１１２が、反転回路１
０２及び１０４からフレ−ムをそれぞれ受信して、「使
用中」の装置から「待機中」の装置への切り換えの間に
適用される予め定められた反転のシーケンスを格納記憶
する。反転回路１１２によって実現される反転決定は、
比較回路１１４が、対応する「待機中」の側のパリティ
ビット５８が同じフレ−ムの間の「使用中」の側の対応
するパリティビットに等しいかどうかを定めるかどうか
に依存し、又、比較回路９８及び１０６によってなされ
た前の反転決定に依存する。

【００６０】例示の実施例によれば、この決定は比較回
路からの出力ライン１１６上の制御信号によって実現さ
れる。この決定は各フレ−ムについて行われるが、上に
述べたように、パリティビットの合致が達成されると変
更されない。反転回路１１０による「使用中」の側のパ
リティビット５８の反転又は非反転の状態は変わらな
い。

【００６１】反転回路１１０及び１１２からのフレ−ム
出力は、それぞれデータフレ−ム１個を格納するシフト
レジスタ１１８及び１２０によって入力として受信され
る。シフトレジスタ１１８及び１２０からライン１２２
及び１２４上へのフレ−ム出力はそれぞれ、これらのフ
レ−ムをビットごとに比較する比較器１２６へ入力とし
て供給される。

【００６２】完全なフレ−ム比較による真偽の結果が、
出力ライン１２８上に供給され、これが、切り換え実行
に先立ち「待機中」の側のフレ−ムが「使用中」の側の
フレ−ムとパリティ同期（合致）状態にあるかどうか、
すなわち「待機中」の側のフレ−ム内の全てのパリティ
ビットが「使用中」の側のフレ−ム内の対応するパリテ
ィビットに等しいかどうかを定めるための手段となる。

【００６３】シフトレジスタからライン１２２及び１２
４上へのフレ−ム出力は又、選択器（マルチプレクサ）
１３０へ入力として供給される。選択器１３０は、「使
用中」の側又は「待機中」の側いずれのデータフレ−ム
をインタフェ−ス回路８２からのデータ出力チャネルに
結合すべきかを選択する。ライン１３２上を送られる選
択制御信号によって、いずれのフレ−ムを選択すべきか
が定められる。

【００６４】システムコントローラ（図示しない）がラ
イン１２８から真偽信号を受信して、選択信号ライン１
３２上に制御信号を供給する。この制御信号によって、
合致（真）を示す「真」信号が出力ライン１２８上で受
信されるまで「使用中」の側から「待機中」の側へのデ
ータストリームの切り換えが回避される。

【００６５】「使用中」のプロセッサから「待機中」の
プロセッサへの切り換えを望む場合で且つ、「使用中」
のプロセッサにまだ実際に故障が発生していない場合を
仮定すると、比較回路９８、１０６、及び１１４を使用
可能化するために、そして対応する「待機中」の側の反
転回路９６、１０４、及び１１２がパリティビット２
６、３８、及び５８の適切な反転シーケンスをそれぞれ
実現すべきかどうかを定めるために、データフレ−ム
が、「使用中」のプロセッサと並行して「待機中」のプ
ロセッサによって処理される。

【００６６】すなわち本発明の一推奨実施例によれば、
「待機中」のプロセッサ７８（図５）によって処理され
たフレ−ムの伝送の実際の切り換えに先立ち、少なくと
も１個のフレ−ムが処理される。「使用中」のプロセッ
サから「待機中」のプロセッサへの切り換えが行われた
後には役割が逆転しその時に情報フレ−ム出力を供給す
るように選択された側が「使用中」の側になること、す
なわちプロセッサ７６が「待機中」のプロセッサとなり
プロセッサ７８が「使用中」のプロセッサになること
は、当業者には明らかである。

【００６７】これに続く「使用中」の側から「待機中」
の側への移行によって、比較回路９８、１０６、１１４
によってなされた決定が、対応する反転決定をもたら
し、これらの反転決定が、その時には「待機中」の側
の、反転回路９４、１０２、及び１１０によってそれぞ
れ実現されることになる。一方、反転回路９６、１０
４、及び１１２によって実現された決定は変わらない。

【００６８】図７は、本発明の一実施例に基づく流れ図
で、図６に示す装置によって実現されるステップを示
す。開始のステップ１５０で始まり、ステップ１５２に
おいて、「待機中」の側の最も低い階位のパリティビッ
トが、「使用中」の側の、対応するパリティビットに等
しいかどうか、すなわちＢ３_A＝Ｂ３_Sかどうか、が定め
られる。ここに、「Ｂ」はパリティビットを表し、数字
「３」は階位を示し、添え字Ａは「使用中」（アクティ
ブ）の側を、又添え字Ｓは「待機中」（スタンバイ）の
側を表す。

【００６９】前に述べたように、Ｂ３パリティビットの
反転が最初に定められる。もしステップ１５２において
決定が「ＮＯ」の場合、ステップ１５４に示すように
「待機中」の側の最も低い階位のパリティビット（Ｂ３
_S）が反転される。最も低い階位のパリティビット（Ｂ
３_S）を反転するかしないかの決定は各フレ−ムの間に
なされる。

【００７０】本実施例によれば、Ｂ３、Ｂ２、及びＢ１
はそれぞれ、図２、図３、及び図４に示すような最も低
い（第３）階位、中間（第２）の階位、及び最も高い
（第１）階位のパリティビット２６、３８、及び５８に
対応する。なお又、図７で説明する各ステップは、３種
類のパリティバイトの、対応する各パリティビットにつ
いてビットごとに実行されることは理解されよう。

【００７１】Ｂ２の修正に関連して、ステップ１５２に
おける決定が「ＹＥＳ」の場合、プロセスは決定ステッ
プ１５６に進む。ステップ１５６においては、「待機
中」の側のパリティビット３８が、「使用中」の側の同
じフレ−ムについての対応するパリティビット３８に等
しいかどうか、すなわちＢ２_A＝Ｂ２_Sかどうかが定めら
れる。もしステップ１５６における決定が「ＮＯ」の場
合、ステップ１５８において中間の階位のパリティビッ
ト３８（Ｂ２_S）の反転が決定される。この決定は格納
記憶され、実現される。すなわち、Ｂ２_S が反転される
ことになる。

【００７２】もしステップ１５６における決定が「ＹＥ
Ｓ」の場合、中間の階位のパリティビット３８（Ｂ
２_S）を反転しない決定がなされる。

【００７３】Ｂ２の修正に関連して、ステップ１５２に
おける決定が「ＮＯ」の場合には、第２の階位のパリテ
ィビット反転についての決定プロセスは次のように進
む。すなわち、ステップ１５４におけるＢ３_S の反転か
ら続いてステップ１６０において、偶数のフレ−ムの間
に第２の階位のパリティビットの反転を行うことからな
る反転シーケンスを第２の階位のパリティビットに適用
する決定がなされる。

【００７４】このシーケンスはすなわち、フレ−ム番号
が２、４、６、....のフレ−ムの間、第２の階位のパリ
ティビット３８（Ｂ２_S（Ｎ））（Ｎ＝２、４、
６、....が反転されるようなシーケンスである。したが
って、奇数番号のフレ−ムの間は反転されない。

【００７５】ステップ１６０に続いて、ステップ１６２
において、ステップ１６０で行われた反転の後の、第２
の階位のパリティビットが「使用中」の側の、対応する
パリティビットに等しいかどうか、すなわちＢ２_A＝Ｂ
２_Sかどうかが決定される。ステップ１６２における決
定が「ＮＯ」の場合、ステップ１６４において、第２の
階位のパリティビットＢ２_S の各々について反転が実行
される。

【００７６】Ｂ１の修正に関連しては、最も高い（第
１）階位のパリティビット５８（Ｂ１_S）についての反
転の決定が、Ｂ２の修正後の４つの決定パスのどれを取
るかに依存することは図７から明らかである。もしステ
ップ１６４が実行された場合、最も高い階位のパリティ
ビットは、ステップ１６６において定められるシーケン
ス、すなわちＢ１_S がフレ−ム番号３、４、７、８、１
１、１２、....について反転されるというシーケンスに
基づいて反転される。

【００７７】すなわち、反転は、隣接する２個のフレー
ム番号について行われ、それに続く隣接する２個のフレ
ーム番号については反転が行われず、更にそれに続く隣
接する２個のフレーム番号については反転が行われると
いうシーケンスである。この無限シーケンスがステップ
１６６に基づいて継続される。

【００７８】Ｂ１の修正において、ステップ１６２によ
る決定が「ＹＥＳ］の場合、最も高い階位のフレ−ムＢ
１_S が、ステップ１６８に示すように、フレ−ム番号
２、３、６、７、１０、１１、....のフレ−ムシーケン
スに基づいて反転される結果となる。もしステップ１５
８が実行された場合、最も高い階位のフレ−ムＢ１_S
は、ステップ１７０に示すように、フレ−ム番号２、
４、６、....のフレ−ムシーケンスに基づいて反転され
るすなわち、最も高い階位のフレ−ムＢ１_S が、フレ−
ム番号２、４、６、....の間、反転されることになる。

【００７９】またもしステップ１５６の決定が「ＹＥ
Ｓ］の場合には、第３又は第２の階位のパリティビット
について前に反転が行われていない。このことから、ス
テップ１６６、１６８、及び１７０も同様に、プロセス
はステップ１７２に進み、ここで、「待機中」の側の最
も高い階位のパリティフレ−ムが、「使用中」の側の現
フレ−ムの間、対応する最も高い階位のパリティフレ−
ムに等しいかどうか、すなわちＢ１_A＝Ｂ１_Sかどうかの
決定が行われることになる。

【００８０】もしステップ１７２において「ＮＯ」の決
定が行われた場合、最も高い階位のパリティフレ−ムＢ
１_S は、ステップ１７４に基づいて反転される。もしス
テップ１７２において「ＹＥＳ」の決定が行われた場合
には、このパリティビット合致プロセスはステップ１７
６で終了する。Ｂ３_S、Ｂ２_S、及びＢ１_S の反転は、次
の「使用中」の側から「待機中」の側への移行まで、全
てのフレ−ムについて逐次決定され、実行される。

【００８１】８ビット構成のバイトが用いられる図１〜
図４の場合、各パリティバイト内の８個のパリティビッ
トの各ビットごとに図７に関連して上で述べた手法が取
られる。その理由は、前に述べたように、各パリティビ
ットが他のデータ内の対応するビット位置について独立
したパリティ表示を与えるからである。したがって、上
記の反転決定プロセスがパリティバイト内の８個のビッ
トの各々について独立して実行されることになる。

【００８２】図７で述べたように、ステップ１６０、１
６６、１６８、及び１７０においては、開始時の第１フ
レ−ムに関連するフレ−ム番号（位置）に基づく予め定
められたビット反転シーケンスが用いられる。このよう
な反復シーケンスが、状態機械、論理回路、及びソフト
ウエアプロセスを含む種々な方法で実現可能であること
は、当業者には明らかである。本発明推奨実施例におい
ては、処理速度を増加するために、反転の決定及びビッ
トの反転をハードウエアを用いて実現することが望まし
い。

【００８３】３つの階位を有する階層状パリティビット
構成について本手法を説明したが、本手法が、パリティ
階位数が２、３、及び３を超える値の場合を含む種々の
レベルの入れ子パリティビットにも適用できることは、
当業者には明らかである。

【００８４】［反転シーケンス］図６及び図７に基づく
上記説明においては、「待機中」の側と「使用中」の側
とのパリティビットの比較に依って（依存して）、又低
い方の階位のパリティビットに関して行われた反転の決
定についての前の履歴に依って、予め定められたパリテ
ィビット反転シーケンスが用いられている。本項におい
ては、パリティビットの合致調整を達成するために、ス
テップ１６０、１６６、１６８、及び１７０で定義され
る特定の反転パターンがなぜ用いられるのかについて述
べる。

【００８５】これらの関係においては、「使用中」の装
置及び「待機中」の装置によってそれぞれ計算されたパ
リティが比較される。これらの計算では、フレ−ム１
は、「使用中」の装置及び「待機中」の装置が、同等の
データを処理している第１のフレ−ムに対応する。「使
用中」の側及び「待機中」の側によってフレ−ム１に挿
入されるパリティは異なる。その理由は、フレ−ム１に
先立ち、両方の側が異なるデータを処理していたからで
ある。

【００８６】以下の式において、括弧内の値は、対応す
るデータ又はパリティビットが生じるフレ−ムを示す。
Ｂ３（Ｎ＋１）は、フレ−ムＮ＋１に挿入されたＢ３パ
リティビット２６であり、Ｄ３（Ｎ）は、図２のフレ−
ムＮのサブフレ−ム２０内の対応するペイロード２２及
びヘッダ２４のデータビットの、Ｂ３パリティビットを
除く全てからなる。Ｂ３パリティビットは「使用中」の
側と「待機中」の側との間で異なり、ここでは別個に、
Ｂ３（Ｎ）として表す。

【００８７】Ｂ２（Ｎ＋１）は、フレ−ムＮ＋１に挿入
されたＢ２パリティビット３８であり、Ｄ２（Ｎ）は、
図２のフレ−ムＮのサブフレ−ム３４内の対応するペイ
ロード２２及びヘッダデータビット２４及び３６の、Ｂ
３及びＢ２パリティビット２６及び３８を除く全てから
なる。Ｂ３及びＢ２パリティビットは「使用中」の側と
「待機中」の側との間で異なり、ここでは別個に、それ
ぞれＢ３（Ｎ）及びＢ２（Ｎ）として表す。

【００８８】同様に、Ｂ１（Ｎ＋１）は、フレ−ムＮ＋
１に挿入されたＢ１パリティビット５８であり、Ｄ１
（Ｎ）は、図２のフレ−ムＮのサブフレ−ム５４内の対
応するペイロード２２及びヘッダデータビット２４、３
６及び５６の、Ｂ３、Ｂ２及びＢ１パリティビット２
６、３８及び５８を除く全てからなる。Ｂ３、Ｂ２及び
Ｂ１パリティビットは「使用中」の側と「待機中」の側
との間で異なり、ここでは別個にそれぞれＢ３（Ｎ）、
Ｂ２（Ｎ）及びＢ１（Ｎ）として表す。

【００８９】Ｂ３（Ｎ＋１）＝Ｄ３（Ｎ）＋Ｂ３（Ｎ）Ｂ２（Ｎ＋１）＝Ｄ２（Ｎ）＋Ｂ３（Ｎ）＋Ｂ２
（Ｎ）Ｂ１（Ｎ＋１）＝Ｄ１（Ｎ）＋Ｂ３（Ｎ）＋Ｂ２
（Ｎ）＋Ｂ１（Ｎ）

【００９０】以下の式において、「使用中」及び「待機
中」の側に対応するパリティ及びデータを、それぞれ添
え字_A及び_Sで表す（例えば、Ｂ３_A、Ｂ３_S）。

【００９１】次の関係においては、「使用中」の装置及
び「待機中」の装置によってそれぞれ計算され挿入され
たＢ３パリティが比較される。（「使用中」の側）Ｂ３_A（Ｎ＋１）＝Ｄ３（Ｎ）
＋Ｂ３_A（Ｎ）（「待機中」の側）Ｂ３_S（Ｎ＋１）＝Ｄ３（Ｎ）
＋Ｂ３_S（Ｎ）

【００９２】ここで、Ｄ３（Ｎ）によって表されるヘッ
ダ及びペイロードデータが「使用中」及び「待機中」の
側で同一であることに注目すると、Ｂ３_A（Ｎ＋１）− Ｂ３_S（Ｎ＋１）＝Ｂ３_A（Ｎ）
− Ｂ３_S（Ｎ）

【００９３】上記の式は、前のフレ−ムにＢ３を繰り返
し代入することによって更に変形できる。Ｂ３（Ｎ−１）＝Ｄ３（Ｎ−２）＋Ｂ３（Ｎ−２）Ｂ３（Ｎ）＝Ｄ３（Ｎ−１）＋Ｂ３（Ｎ−１）Ｂ３（Ｎ＋１）＝Ｄ３（Ｎ）＋Ｂ３（Ｎ）

【００９４】したがって、Ｂ３（Ｎ＋１）＝Ｄ３（Ｎ）＋Ｄ３（Ｎ−１）＋Ｄ３
（Ｎ−２）＋...＋Ｄ３（１）＋Ｂ３（１）

【００９５】これを上記の式に代入すると、

【数１】

【００９６】更に変形すると、Ｂ３_A（Ｎ＋１）− Ｂ３_S（Ｎ＋１）＝Ｂ３_A（１）
− Ｂ３_S（１）

【００９７】上記の計算は、「使用中」及び「待機中」
の側についてのＢ３の差が、第１のフレ−ムにおける対
応するＢ３の値、すなわちＢ３_A（１）及びＢ３_S（１）
の間の関係によって定まることを示している。２つの状
態、すなわちＢ３_A（１）＝Ｂ３_S（１）、及びＢ３_A
（１）≠Ｂ３_S（１）の状態が起こり得る。

【００９８】Ｂ３_A（１）＝Ｂ３_S（１）の場合、Ｂ３_A（Ｎ＋１）− Ｂ３_S（Ｎ＋１）＝０Ｂ３_A（Ｎ＋１）＝Ｂ３_S（Ｎ＋１）Ｂ３_A（１）≠Ｂ３_S（１）の場合、Ｂ３_A（Ｎ＋１）− Ｂ３_S（Ｎ＋１）＝１Ｂ３_A（Ｎ＋１）＝Ｂ３_S（Ｎ＋１）の逆数。（逆数はその値の上側に線を引いた表記でも表す）

【００９９】すなわち、Ｂ３_A（１）＝Ｂ３_S（１）につ
いては、Ｂ３_S 及びＢ３_A のパリティビットは、これに
続く全てのフレ−ムについて等しい。又Ｂ３_A（１）≠
Ｂ３_S （１）については、Ｂ３_S はこれに続く全てのフ
レ−ムについてＢ３_A の逆数である。Ｂ３_S とＢ３_A と
は、対応するフレ−ム内のそれぞれの値を比較すること
によって等しくすることができる。そしてもし等しくな
い場合、図７に示すように、「待機中」の側についての
パリティに反転が導入される。

【０１００】次の関係においては、「使用中」の装置及
び「待機中」の装置によってそれぞれ計算され挿入され
たＢ２パリティが比較される。（「使用中」の側）Ｂ２_A（Ｎ＋１）＝Ｄ２（Ｎ）＋Ｂ３_A（Ｎ）＋Ｂ２
_A（Ｎ）（「待機中」の側）Ｂ２_S（Ｎ＋１）＝Ｄ２（Ｎ）＋Ｂ３_S（Ｎ）＋Ｂ２
_S（Ｎ）

【０１０１】上記の式は、前のフレ−ムにＢ３及びＢ２
を繰り返し代入すると、Ｂ２（Ｎ−１）＝Ｄ２（Ｎ−２）＋Ｂ３（Ｎ−２）＋Ｂ
２（Ｎ−２）Ｂ２（Ｎ）＝Ｄ２（Ｎ−１）＋Ｂ３（Ｎ−１）＋Ｂ２
（Ｎ−１）Ｂ２（Ｎ＋１）＝Ｄ２（Ｎ）＋Ｂ３（Ｎ）＋Ｂ２（Ｎ）

【０１０２】したがって、Ｂ２（Ｎ＋１）＝［Ｄ２（Ｎ）＋Ｄ２（Ｎ−１）＋...
＋Ｄ２（１）］＋［Ｂ３（Ｎ）＋Ｂ３（Ｎ−１）＋...
＋Ｂ３（１）］＋Ｂ２（１）

【０１０３】これを上記の式に代入すると、次の（式
１）が得られる。

【数２】

【０１０４】式１中のＢ２を解くには、Ｂ３_A＝Ｂ３_S及
びＢ３_A≠Ｂ３_S の場合を考える必要がある。Ｂ３_A＝Ｂ３_Sの場合、Ｂ２_A（Ｎ＋１）−Ｂ２_S（Ｎ＋１）＝Ｂ２_A（１）−Ｂ
２_S（１）Ｂ２_A（１）＝Ｂ２_S（１）について：Ｂ２_A（Ｎ＋１）＝Ｂ２_S（Ｎ＋１）Ｂ２_A（１）≠Ｂ２_S（１）について：Ｂ２_A（Ｎ＋１）＝Ｂ２_S（Ｎ＋１）の逆数。

【０１０５】すなわち、Ｂ３_A（１）＝Ｂ３_S（１）につ
いては、Ｂ２_S 及びＢ２_A の間の関係は、Ｂ２_S（１）
及びＢ２_A（１）の間の関係に依存する。Ｂ２_A（１）
＝Ｂ２_S（１）については、Ｂ２_S（１）及びＢ２_A のパ
リティビットは、これに続く全てのフレ−ムについて等
しい。又Ｂ２_A（１）≠Ｂ２_S（１）については、Ｂ２_S
はこれに続く全てのフレ−ムについてＢ２_A の逆数であ
る。

【０１０６】Ｂ３_A≠Ｂ３_Sの場合、［Ｂ３_A（Ｎ）の積分］（ｎ＝１〜Ｎ）−［Ｂ３_S（Ｎ）
の積分］（ｎ＝１〜Ｎ）を、Ｎが偶数の場合と奇数の場合とについて式に表すと
次式となる。

【０１０７】

【数３】

【０１０８】上の式の関係を式１に代入すると、Ｎが偶数の場合：Ｂ２_A（Ｎ＋１）−Ｂ２_S（Ｎ＋１）＝Ｂ２_A（１）−Ｂ
２_S（１）

【０１０９】上記の関係がＢ３_A＝Ｂ３_Sの場合と同じこ
とに注目されたい。Ｂ３_A≠Ｂ３_SでＮが偶数の場合、Ｂ
２_S は、Ｂ２_A（１）＝Ｂ２_S（１）であるか又はＢ２_A
（１）≠Ｂ２_S（１）であるかに依って、それぞれＢ２_A
に等しいか又はＢ２_A の逆数かである。これを式に表す
と次式のようになる。

【０１１０】Ｎが奇数の場合：Ｂ２_A（Ｎ＋１）−Ｂ２_S（Ｎ＋１）＝Ｂ２_A（１）−Ｂ２_S（１）＋１＝［Ｂ２_A（１）−Ｂ２_S（１）］の逆。Ｂ２_A（１）＝Ｂ２_S（１）の場合：Ｂ２_A（Ｎ＋１）＝Ｂ２_S（Ｎ＋１）の逆。Ｂ２_A（１）≠Ｂ２_S（１）の場合：Ｂ２_A（Ｎ＋１）＝Ｂ２_S（Ｎ＋１）

【０１１１】上記の関係は、Ｂ３_A≠Ｂ３_SでＮが奇数の
場合、Ｂ２_S は、Ｂ２_A（１）＝Ｂ２_S（１）であるか
又はＢ２_A（１）≠Ｂ２_S（１）であるかに依って、そ
れぞれＢ２_A の逆数か又はＢ２_A に等しいかである。こ
の関係を前の関係と共にＮが偶数の場合について見る
と、Ｂ３_A≠Ｂ３_Sの場合のＢ２_S とＢ２_A との間の関係
は、奇数フレ−ムと偶数フレ−ムとで逆になる。この違
いは、図７に示すように、１つおきのフレ−ムにおいて
Ｂ２_S を反転することによって補償でき、その後は、Ｂ
２_S は各フレ−ムにおいてＢ２_A に等しいか又はその逆
数である。

【０１１２】次の関係においては、「使用中」の装置及
び「待機中」の装置によってそれぞれ計算され挿入され
たＢ１パリティが比較される。Ｂ１_A（Ｎ＋１）＝Ｄ１（Ｎ）＋Ｂ３_A（Ｎ）＋Ｂ２
_A（Ｎ）＋Ｂ１_A（Ｎ）Ｂ１_S（Ｎ＋１）＝Ｄ１（Ｎ）＋Ｂ３_S（Ｎ）＋Ｂ２
_S（Ｎ）＋Ｂ１_S（Ｎ）

【０１１３】上記の式は、前のフレ−ムにＢ３及びＢ２
を繰り返し代入すると、Ｂ１（Ｎ−１）＝Ｄ１（Ｎ−２）＋Ｂ３（Ｎ−２）＋Ｂ
２（Ｎ−２）＋Ｂ１（Ｎ−２）Ｂ１（Ｎ）＝Ｄ１（Ｎ−１）＋Ｂ３（Ｎ−１）＋Ｂ２
（Ｎ−１）＋Ｂ１（Ｎ−１）Ｂ１（Ｎ＋１）＝Ｄ１（Ｎ）＋Ｂ３（Ｎ）＋Ｂ２（Ｎ）
＋Ｂ１（Ｎ）

【０１１４】

【数４】

【数５】

【数６】

【数７】

【０１１５】そして次の（式２）が得られる。

【数８】

【０１１６】Ｂ１を解くには、次の４つのケースを考え
る必要がある。ケース１：Ｂ３_A＝Ｂ３_S及びＢ２_A＝Ｂ２_S ケース２：Ｂ３_A＝Ｂ３_S及びＢ２_A≠Ｂ２_S ケース３：Ｂ３_A≠Ｂ３_S及びＢ２_A＝Ｂ２_S ケース４：Ｂ３_A≠Ｂ３_S及びＢ２_A≠Ｂ２_S

【０１１７】Ｂ３_A＝Ｂ３_Sの場合：（ケース１及び２）Ｂ１_A（Ｎ＋１）−Ｂ１_S（Ｎ＋１）＝（Ｂ２_A（１）−
Ｂ２_S（１））×Ｎ＋Ｂ１_A（１）−Ｂ１_S（１）

【０１１８】（ケース１）Ｂ２_A＝Ｂ２_Sの場合、Ｂ１_A（Ｎ＋１）−Ｂ１_S（Ｎ＋１）＝Ｂ１_A（１）−Ｂ
１_S（１）

【０１１９】したがって、もしＢ１_A（１）＝Ｂ１
_S（１）ならば、Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）もしＢ１_A（１）≠Ｂ１_S（１）ならば、Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）の逆数。

【０１２０】したがって、ケース１の場合：もしＢ１_A（１）＝Ｂ１_S（１）ならば、Ｂ１_S及びＢ１_A
のパリティビットは、これに続く全てのフレームについ
て等しい。又もしＢ１_A（１）≠Ｂ１_S（１）ならば、Ｂ
１_Sはこれに続く全てのフレームについてＢ１_Aの逆であ
る。

【０１２１】（ケース２）Ｂ２_A≠Ｂ２_Sの場合：Ｎが偶数の場合：もしＢ１_A（１）＝Ｂ１_S（１）なら
ば、Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）もしＢ１_A（１）≠Ｂ１_S（１）ならば、Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）の逆数。

【０１２２】Ｎが奇数の場合：Ｂ１_A（Ｎ＋１）−Ｂ１_S（Ｎ＋１）＝１＋Ｂ１_A（１）
−Ｂ１_S（１）もしＢ１_A（１）＝Ｂ１_S（１）ならば、Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）の逆数。もしＢ１_A（１）≠Ｂ１_S（１）ならば、Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）

【０１２３】したがって、ケース２の場合：Ｎが偶数の場合：もしＢ１_A（１）＝Ｂ１_S（１）ならば、Ｂ１_S及びＢ１_A
のパリティビットは、これに続くフレームについて等し
い。又もしＢ１_A（１）≠Ｂ１_S（１）ならばＢ１_Sはこ
れに続くフレームについてＢ１_Aの逆である。

【０１２４】Ｎが奇数の場合：もしＢ１_A（１）＝Ｂ１_S
（１）ならば、Ｂ１_S はこれに続くフレ−ムについてＢ
１_A の逆数である。又もしＢ１_A（１）≠Ｂ１_S（１）な
らば、Ｂ１_S（１）及びＢ１_A のパリティビットは、こ
れに続くフレ−ムについて等しい。

【０１２５】Ｂ３_A≠Ｂ３_Sの場合：（ケース３及び４）Ｎが偶数の場合と奇数の場合とについて次の（式３）が
成り立つ。

【数９】

【０１２６】

【数１０】

【０１２７】特定のフレ−ム番号について次の（式４）
が成り立つ。

【数１１】

【０１２８】（式３）及び（式４）で与えられたＢ３に
ついての値を（式２）に代入すると次の式となる。Ｂ１_A（Ｎ＋１）−Ｂ１_S（Ｎ＋１）＝［Ｂ２_A（１）−Ｂ２_S（１）］×Ｎ＋Ｂ１_A（１）−
Ｂ１_S（１）；（Ｎ＝３,４,７,８，...について）＝［Ｂ２_A（１）−Ｂ２_S（１）］×Ｎ＋Ｂ１_A（１）−
Ｂ１_S（１）＋１；（Ｎ＝１,２,５,６，...について）

【０１２９】（ケース３）Ｂ２_A＝Ｂ２_Sの場合：Ｂ１_A（Ｎ＋１）−Ｂ１_S（Ｎ＋１）＝Ｂ１_A（１）−Ｂ１_S（１）；（Ｎ＝３,４,７,８，...
について）＝［Ｂ１_A（１）−Ｂ１_S（１）］の逆数；（Ｎ＝１,２,
５,６，...について）

【０１３０】もしＢ１_A（１）＝Ｂ１_S（１）ならば、Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）；（Ｎ＝３,４,７,
８，...について）Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）の逆数；（Ｎ＝１,
２,５,６，...について）

【０１３１】もしＢ１_A（１）≠Ｂ１_S（１）ならば、Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）の逆数；（Ｎ＝３,
４,７,８，...について）Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）；（Ｎ＝１,２,５,
６，...について）

【０１３２】したがって、ケース３の場合：もしＢ１_A（１）＝Ｂ１_S（１）ならば、Ｂ１_Sはフレー
ム４，５，８，９，...においてはＢ１_Aに等しく、フレ
ーム２，３，６，７，...においてはＢ１_Aの逆である。
もしＢ１_A（１）≠Ｂ１_S（１）ならば、Ｂ１_Sはフレー
ム４，５，６，９，...においてはＢ１_Aの逆でり、フレ
ーム２，３，６，７，...においてはＢ１_Aに等しい。

【０１３３】（ケース４）Ｂ２_A≠Ｂ２_Sの場合：Ｎが偶数の場合：［Ｂ２_A（１）−Ｂ２_S（１）］×Ｎ＝
０Ｂ１_A（Ｎ＋１）−Ｂ１_S（Ｎ＋１）＝Ｂ１_A（１）−Ｂ１_S（１）；（Ｎ＝４,８,１２,...に
ついて）＝［Ｂ１_A（１）−Ｂ１_S（１）］の逆数；（Ｎ＝２,６,
１０,...について）

【０１３４】Ｎが奇数の場合：［Ｂ２_A（１）−Ｂ２
_S（１）］×Ｎ＝１Ｂ１_A（Ｎ＋１）−Ｂ１_S（Ｎ＋１）＝［Ｂ１_A（１）−Ｂ１_S（１）］の逆数；（Ｎ＝３,７,
１１,...について）＝Ｂ１_A（１）−Ｂ１_S（１）；（Ｎ＝１,５,９,...につ
いて）

【０１３５】もしＢ１_A（１）＝Ｂ１_S（１）ならば、Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）；（Ｎ＝１,４,５,
８,９,...について）Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）の逆数；（Ｎ＝２,
３,６,７,１０,１１,...について）

【０１３６】もしＢ１_A（１）≠Ｂ１_S（１）ならば、Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）の逆数；（Ｎ＝１,
４,５,８,９,...について）Ｂ１_A（Ｎ＋１）＝Ｂ１_S（Ｎ＋１）；（Ｎ＝２,３,６,
７,１０,１１,...について）

【０１３７】したがって、ケース４の場合：もしＢ１_A
（１）＝Ｂ１_S（１）ならば、Ｂ１_S（１）はフレ−ム
２,５,６,９,１０,...においてはＢ１_Aに等しく、フレ
−ム３,４,７,８,１１,１２,...においてはＢ１_A の逆
数である。もしＢ１_A（１）≠Ｂ１_S（１）ならば、Ｂ１
_S はフレ−ム２,５,６,９,１０,...においてはＢ１_A
の逆数でり、フレ−ム３,４,７,８,１１,１２,...にお
いてはＢ１_A に等しい。

【０１３８】ケース１〜４について定められたようなＢ
１_A とＢ１_S との間の差は、図７に示すように、適切な
反転を導入することに依って補償できる。

【０１３９】以上の図及び説明は、本発明の一実施例に
関するもので、この技術分野の当業者であれば、本発明
の種々の変形例を考え得るが、それらはいずれも、特許
請求の範囲に定義される本発明の技術的範囲に包含され
る。尚、特許請求の範囲に記載した参照番号は発明の容
易な理解のためで、その技術的範囲を制限するよう解釈
されるべきではない。

【０１５１】

【発明の効果】以上述べたごとく、本発明によれば、電
気通信システムにおいて、使用中の処理装置から待機中
の処理装置へ、階層状パリティビットを有するデータフ
レ−ムの処理を切り換える際に、「待機中」から「使用
中」に切り換えられた装置で処理したデータフレ−ムが
実際に出力されるのに先立ち、両装置で処理されたデー
タフレ−ムのパリティビットが互いに合致するように調
整される。したがって、従来技術の場合に問題となった
切り換え時のエラー発生が回避され、電気通信装置全体
の信頼度及び運用効率が改善される。

【図面の簡単な説明】

【図１】階層状入れ子パリティビットを有するデータフ
レ−ムを生成する装置例のブロック図である。

【図２】図１に示す装置によって処理される情報につい
ての、第１のフレ−ムフォーマットを示す説明図であ
る。

【図３】図１に示す装置によって処理される情報につい
ての、第２のフレ−ムフォーマットを示す説明図であ
る。

【図４】図１に示す装置によって処理される情報につい
ての、最後（第３）のフレ−ムフォーマットを示す説明
図である。

【図５】階層状パリティビットを有するフレ−ムが「使
用中」及び「待機中」のプロセッサによって生成される
ような本発明に基づく実施例のブロック図を示す。

【図６】図５に示すようなインタフェ−ス回路の実施例
のブロック図である。

【図７】階層状入れ子パリティビットを合致調整するの
に用いられるステップを示す本発明の実施例に基づく方
法の流れ図である。

【符号の説明】

１０マルチレベルプロセッサ１２情報ペイロードアセンブラ１４、３０、４８加算ノード１６パス（経路）処理回路１８、３２、４４パリティプロセッサ２０第１のサブフレ−ム２２ペイロード２４第１ヘッダ２６（最も低い階位の）パリティバイト２８ライン処理回路３４第２のサブフレ−ム３６第２ヘッダ３８第２のパリティバイト５０伝送チャネル５２電気通信ネットワーク５４（最終の）フレ−ム５６第３ヘッダ５８第１の（最も高い階位の）パリティバイト６０電気通信装置６２、６４、６６、７２、７４通信チャネル６８、７０選択器（マルチプレクサ）７６「使用中」のマルチレベルプロセッサ７８「待機中」のマルチレベルプロセッサ８０、８１チャネル８２インタフェ−ス回路８４クロック８８データ出力チャネル９０、９２レジスタ９４、９６、１０２、１０４、１１０、１１２反転回
路９８、１０６、１１４比較回路１００出力ライン１０７パス１１８、１２０シフトレジスタ１２２、１２４ライン１２６比較器１２８出力ライン１３０選択器（マルチプレクサ）１３２選択信号ライン

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平５−48581（ＪＰ，Ａ) 特開平６−61964（ＪＰ，Ａ) 特開平６−188864（ＪＰ，Ａ) 特開平５−276135（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04J 3/00 H04L 1/00

Claims

(57)【特許請求の範囲】

【請求項１】第１および第２データストリームを受け
取ることが可能な通信装置において、前記第１および第２データストリームはデータフレーム
を含み、各フレームは階層的に生成されたパリティビッ
トを有し、前記装置は、前記第１および第２データストリーム内の対応するデー
タフレーム内の等階位の階層的パリティビットどうしを
比較する第１比較手段と、前記第１比較手段に接続され、前記第２データストリー
ム内の一部のパリティビットの極性を、（ａ）前記一部
のパリティビットの極性が、前記第１データストリーム
内の等階位のパリティビットの対応する極性と等しくな
く、かつ、（ｂ）前記第２データストリーム内の低階位
のパリティビットの極性が条件（ａ）の結果として反転
されている場合に、反転する反転手段とを有し、前記反転手段は、条件（ａ）および（ｂ）に依存する所
定の反転シーケンスを選択することを特徴とする通信装
置。
【請求項２】前記反転手段に接続され、前記第１およ
び第２データストリーム内の対応するデータフレーム内
の少なくともすべての等階位のパリティビットの極性ど
うしを比較する第２比較手段と、前記第２比較手段に接続され、前記第２比較手段による
比較の結果が、前記第１および第２データストリーム内
の等階位のパリティビットがすべて同じ極性を有するこ
とを示す場合にのみ、前記第２データストリームを出力
へルーティングする手段とをさらに有することを特徴と
する請求項１に記載の装置。
【請求項３】階層的パリティビットを有するデータフ
レームを含む第１および第２データストリームを受け取
り、該第１および第２データストリームのうちの一方を
送信する通信システムで、該第１および第２データスト
リームの一方の送信から他方の送信への変更の際にパリ
ティ不整合を防止する方法において、第１および第２データストリーム内の対応するデータフ
レーム内の等階位の階層的パリティビットどうしを比較
する比較ステップと、前記第１データストリーム内の階層的パリティビットに
対する前記第２データストリーム内の階層的パリティビ
ットの極性のフレーム間不整合を防止するために、前記
比較ステップの結果に基づいて、前記第２データストリ
ーム内の一部のパリティビットの極性を選択的に反転さ
せる選択的反転ステップとを有することを特徴とするパ
リティ不整合防止方法。
【請求項４】前記比較ステップおよび選択的反転ステ
ップは、第１および第２データストリームの一方の送信
から他方の送信への変更の前に実行され、前記階層的パ
リティビットはネストしていることを特徴とする請求項
３に記載の方法。