JPS6062759A - 回線監視方式 - Google Patents
回線監視方式Info
- Publication number
- JPS6062759A JPS6062759A JP58171791A JP17179183A JPS6062759A JP S6062759 A JPS6062759 A JP S6062759A JP 58171791 A JP58171791 A JP 58171791A JP 17179183 A JP17179183 A JP 17179183A JP S6062759 A JPS6062759 A JP S6062759A
- Authority
- JP
- Japan
- Prior art keywords
- parity check
- circuit
- check bit
- frame pulse
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル回線における回線の監視方式に関す
る。
る。
近年、電話のみならず、データ、映像信号、放送プルグ
ラム信号力どの各種信号をディジタル回線によル伝送す
るディジタルネットワークが構築されつつある。ディジ
タルネットワークにおいて伝送路の品質を確保するとと
は伝送路を提供する側にとって運用上きわめて重要な要
素である。伝送路の品質が劣化した場合には、直ちに回
線の復旧を行うか、あるいは予備回線へ切換えを行うな
どの保守活動が必要となってくる。したがって、保守活
動を促す制御信号として回線監視信号を使用し、回線の
品質状態を常時監視して、品質が劣化したことを認知す
る必要がある。回線の状態を監視する方式としては、バ
イポーラ則の監視、フレームパルス誤りの監視、パリテ
ィチェックによる監視、ＣＲＣによる監視などの種々の
方式が提案されている。この場合、回線構成、フレーム
構成、対象とする誤りの性質などによって上記方式は決
定されるものである。しかし、フレーム構成による要因
を考慮した場合には、パリティチェックによる監視やＣ
ＲＣによる監視などを行うためにチェックビット情報を
送る必要があるため、フレーム構成上に余剰ビットがな
い方式においてはチェックを行うととが不可能である。
ラム信号力どの各種信号をディジタル回線によル伝送す
るディジタルネットワークが構築されつつある。ディジ
タルネットワークにおいて伝送路の品質を確保するとと
は伝送路を提供する側にとって運用上きわめて重要な要
素である。伝送路の品質が劣化した場合には、直ちに回
線の復旧を行うか、あるいは予備回線へ切換えを行うな
どの保守活動が必要となってくる。したがって、保守活
動を促す制御信号として回線監視信号を使用し、回線の
品質状態を常時監視して、品質が劣化したことを認知す
る必要がある。回線の状態を監視する方式としては、バ
イポーラ則の監視、フレームパルス誤りの監視、パリテ
ィチェックによる監視、ＣＲＣによる監視などの種々の
方式が提案されている。この場合、回線構成、フレーム
構成、対象とする誤りの性質などによって上記方式は決
定されるものである。しかし、フレーム構成による要因
を考慮した場合には、パリティチェックによる監視やＣ
ＲＣによる監視などを行うためにチェックビット情報を
送る必要があるため、フレーム構成上に余剰ビットがな
い方式においてはチェックを行うととが不可能である。
したがって、このよう表場合にはバイポーラ則の監視や
フレームパルス誤シの監視などを採用していた。
フレームパルス誤シの監視などを採用していた。
バイポーラ則の監視は、バイポーラ信号の性質をたくみ
に利用するものであシ、送信側においてはバイポーラ則
監視のための回路は特に必要なく、受信側においてバイ
ポーラ対ユニポーラの変換をするときにバイポーラ則の
１ｉａｂを監視し、回線監視信号とするものである。こ
の方式では、送信側において特に回路が必要力いため、
ノ飄−ドウェアの規模が小さくてすむという利点がある
。しかし、対向装置間に搬送装置が介在しない回路構成
においてはバイポーラ則の誤りとビット誤りとが同一に
みなせるため回線監視による方式を採用することは有効
である。一方、対向装置間に多重装置々どの他の搬送装
置が介在する回線構成においては上位群におけるビット
誤りは低位に位置する装置の入力信号でバイポーラ則誤
りとして現れないという問題がある。したがって、バイ
ポーラ則の監視では、回線で生ずるビット誤りを認知で
きないために、この場合には不適切である。
に利用するものであシ、送信側においてはバイポーラ則
監視のための回路は特に必要なく、受信側においてバイ
ポーラ対ユニポーラの変換をするときにバイポーラ則の
１ｉａｂを監視し、回線監視信号とするものである。こ
の方式では、送信側において特に回路が必要力いため、
ノ飄−ドウェアの規模が小さくてすむという利点がある
。しかし、対向装置間に搬送装置が介在しない回路構成
においてはバイポーラ則の誤りとビット誤りとが同一に
みなせるため回線監視による方式を採用することは有効
である。一方、対向装置間に多重装置々どの他の搬送装
置が介在する回線構成においては上位群におけるビット
誤りは低位に位置する装置の入力信号でバイポーラ則誤
りとして現れないという問題がある。したがって、バイ
ポーラ則の監視では、回線で生ずるビット誤りを認知で
きないために、この場合には不適切である。
フレームパルス誤りの監視は、フレーム同期検出回路に
備えられたフレームパルス検出回路の出力を用いて、回
線中に生じたビット誤りを認知するものである。バイポ
ーラ則誤り監視方式と同様に、送信側において回線監視
のための回路は特に必要ないので、ハードウェアの規模
は小さくてすむ。しかし、フレームパルスはフレーム構
成上において、通常、１フレーム中に数ビットしか含ま
れないため、ＰＣＭ−２４Ｂのような場合には１９３ビ
ツトに１ビツトのフレームパルスが挿入されていること
になり、回線誤、りの確度を高めるのに検出確認時間が
長くなるという欠点があった。
備えられたフレームパルス検出回路の出力を用いて、回
線中に生じたビット誤りを認知するものである。バイポ
ーラ則誤り監視方式と同様に、送信側において回線監視
のための回路は特に必要ないので、ハードウェアの規模
は小さくてすむ。しかし、フレームパルスはフレーム構
成上において、通常、１フレーム中に数ビットしか含ま
れないため、ＰＣＭ−２４Ｂのような場合には１９３ビ
ツトに１ビツトのフレームパルスが挿入されていること
になり、回線誤、りの確度を高めるのに検出確認時間が
長くなるという欠点があった。
本発明の目的は、回線監視のための余剰ビットが存在し
ないフレーム構成においても、挿入されたフレームパル
スの極性に応じてパリティチェックビットの情報を伝送
することにより上記欠点を除去し、パリティチェックに
よる回線監視を可能にして検出確認時間を短縮し、適切
な保守運用を行うことができる回線監視方式を提供する
ことにある。
ないフレーム構成においても、挿入されたフレームパル
スの極性に応じてパリティチェックビットの情報を伝送
することにより上記欠点を除去し、パリティチェックに
よる回線監視を可能にして検出確認時間を短縮し、適切
な保守運用を行うことができる回線監視方式を提供する
ことにある。
本発明による回線監視方式は、パリティチェックによる
回線監視を行うものである。すなわち、送信側において
はパリティ演算回路によりパリティチェックビットを演
算し、その算出結果によりフレームパルスの極性を変化
させて、パリティチェックビットを対局装置に転送する
ものである。
回線監視を行うものである。すなわち、送信側において
はパリティ演算回路によりパリティチェックビットを演
算し、その算出結果によりフレームパルスの極性を変化
させて、パリティチェックビットを対局装置に転送する
ものである。
例えば、フレームパルスが６ビツトにより構成される方
式においては、パリティチェックの演算結果が論理値％
１＃の場合にフレームパルスを＄ １１１０１０ ＃
とじて送出し、パリティチェックの演算結果が論理値−
ＯＮの場合にフレームパルスをｗｋｏｏｏｌｏｌ ＃
として送出するもので、パリティチェックビット情報を
フレームパルスの極性に対応づけて対向装置に転送する
ものである。一方、受信側においてはフレーム同期検出
回路のフレームパターン検出部は一１１１０１ＱＩ＃、
と％Ｏ’００１０１りｌとの両パターンを検出する。
式においては、パリティチェックの演算結果が論理値％
１＃の場合にフレームパルスを＄ １１１０１０ ＃
とじて送出し、パリティチェックの演算結果が論理値−
ＯＮの場合にフレームパルスをｗｋｏｏｏｌｏｌ ＃
として送出するもので、パリティチェックビット情報を
フレームパルスの極性に対応づけて対向装置に転送する
ものである。一方、受信側においてはフレーム同期検出
回路のフレームパターン検出部は一１１１０１ＱＩ＃、
と％Ｏ’００１０１りｌとの両パターンを検出する。
次にフレームパルスパターンヲ使用シてハリテーイチェ
ックビットを再生し、送信側と同一のパリティ演算回路
によりパリティチェックビットを算出し、これを送信側
より送られてきたパリティチェックビットと照合して回
線上で生じた誤シを検出する。その後、上記誤如パルス
を採用して回線保守基準に従った判定により回線の劣化
状態を認識し、この情報を保守者に通知して回線の復旧
、または予備回線への切換えを促す。
ックビットを再生し、送信側と同一のパリティ演算回路
によりパリティチェックビットを算出し、これを送信側
より送られてきたパリティチェックビットと照合して回
線上で生じた誤シを検出する。その後、上記誤如パルス
を採用して回線保守基準に従った判定により回線の劣化
状態を認識し、この情報を保守者に通知して回線の復旧
、または予備回線への切換えを促す。
本発明の構成は、送信パリティチェックピット発生回路
ト、フレームパルス発生回路と、フレームパルス挿入回
路とを具備して組込まれた送信部。
ト、フレームパルス発生回路と、フレームパルス挿入回
路とを具備して組込まれた送信部。
ガらびにフレーム同期検出回路と、パリティチェックビ
ット再生回路と、受信パリティチェックビット発生回路
と、送受信パリティチェックビット照合回路と１回線誤
り判定回路とを具備して組込まれた受信部から成立つも
のである。
ット再生回路と、受信パリティチェックビット発生回路
と、送受信パリティチェックビット照合回路と１回線誤
り判定回路とを具備して組込まれた受信部から成立つも
のである。
送信パリティチェックビット発生回路は第１の多重化信
号に対して演算を行い、パリティチェックビットを生成
するためのものである。
号に対して演算を行い、パリティチェックビットを生成
するためのものである。
フレームパルス発生回路は、送信パリティチェックビッ
ト発生回路からのパリティチェックビットを受けてフレ
ームパルスパターンを発生させるものである。
ト発生回路からのパリティチェックビットを受けてフレ
ームパルスパターンを発生させるものである。
フレームパルス挿入回路ハ、上記フレームパルスパター
ンを第１の多重化信号に重畳して第２の多重化信号とし
て送信するためのものである。
ンを第１の多重化信号に重畳して第２の多重化信号とし
て送信するためのものである。
フレーム同期検出回路は送信部より送信されてきた第２
の多重化信号を入力し、フレーム同期を検出すると共に
フレームパルスパターンの極性情報を送出するためのも
のである。
の多重化信号を入力し、フレーム同期を検出すると共に
フレームパルスパターンの極性情報を送出するためのも
のである。
パリティチェックビット再生回路は送信部のフレームパ
ルス発生回路とは逆の過程で動作を行い、フレームパル
スパターンからパリティチェックビットを生成するため
のものである。
ルス発生回路とは逆の過程で動作を行い、フレームパル
スパターンからパリティチェックビットを生成するため
のものである。
受信パリティチェックビット発生回路は、送信パリティ
チェックビット発生回路と同一の回路構成を有していて
、第２の多重化信号を受信してパリティチェックビット
を生成するためのものである。
チェックビット発生回路と同一の回路構成を有していて
、第２の多重化信号を受信してパリティチェックビット
を生成するためのものである。
送受信パリティチェックビット照合回路はパリティチェ
ックビット再生回路の出力と、受信パリティチェックビ
ット発生回路の出力とを比較するためのものである。
ックビット再生回路の出力と、受信パリティチェックビ
ット発生回路の出力とを比較するためのものである。
回線誤シ判定回路は、送受信パリティチェックビット照
合回路の出力を判定して回線の誤シを検出するためのも
のである。
合回路の出力を判定して回線の誤シを検出するためのも
のである。
次に本発明について図面を参照して詳細に説明する。
本発明による一実施例を第１図に示す。第１図において
、１は送信側信号の入力端子、２は受信側信号の出力端
子、６は回線誤り判定信号の出力端子、１１は送信パリ
ティチェックビット発生回路、１２はフレームパルス発
生回路、１６はフレームパルス挿入回路、２１はフレー
ム同期検出回路、２２はパリティチェックビット再生回
路、２３は受信パリティチェックビット発生回路、２４
は送受信パリティチェックビット照合回路、２５は回線
誤シ判定回路である。
、１は送信側信号の入力端子、２は受信側信号の出力端
子、６は回線誤り判定信号の出力端子、１１は送信パリ
ティチェックビット発生回路、１２はフレームパルス発
生回路、１６はフレームパルス挿入回路、２１はフレー
ム同期検出回路、２２はパリティチェックビット再生回
路、２３は受信パリティチェックビット発生回路、２４
は送受信パリティチェックビット照合回路、２５は回線
誤シ判定回路である。
入力端子１に入力される信号のうち、フレームパルス信
号以外の情報は多重化されている。入力端子１に供給さ
れた第１の多重化信号は、送信パリティチェックビット
発生回路１１とフレームパルス挿入回路１３とに供給さ
れる。送信パリティチェックビット発生回路１１では第
１の多重化信号に対してパリティチェックビットの演算
を行い、パリティチェックビットを作り出してフレーム
パルス発生回路１２に供給している。フレームパルス発
生回路１２はパリティチェックビットを受けてフレーム
パルスパターンを発生するもので、パリティチェックピ
ントが論理値龜ＩＩの場合にはフレームパルス信号を一
１１１０１０１トシ、ハリティチェックビットが論理値
気Ｏｌの場合にはフレームパルス信号を＄ ０００１０
１ ＃ とじて発生するものである。その後、フレーム
パルス信号はフレームパルス挿入回路１６において第１
の多重化信号と結合され、第２の多重化信号としてフレ
ームが構成されて対向装置に送出される。
号以外の情報は多重化されている。入力端子１に供給さ
れた第１の多重化信号は、送信パリティチェックビット
発生回路１１とフレームパルス挿入回路１３とに供給さ
れる。送信パリティチェックビット発生回路１１では第
１の多重化信号に対してパリティチェックビットの演算
を行い、パリティチェックビットを作り出してフレーム
パルス発生回路１２に供給している。フレームパルス発
生回路１２はパリティチェックビットを受けてフレーム
パルスパターンを発生するもので、パリティチェックピ
ントが論理値龜ＩＩの場合にはフレームパルス信号を一
１１１０１０１トシ、ハリティチェックビットが論理値
気Ｏｌの場合にはフレームパルス信号を＄ ０００１０
１ ＃ とじて発生するものである。その後、フレーム
パルス信号はフレームパルス挿入回路１６において第１
の多重化信号と結合され、第２の多重化信号としてフレ
ームが構成されて対向装置に送出される。
受信側では対向装置よシ送出されてきた第２の多重化信
号は、フレーム同期検出回路２１に供給されると共に、
受信側信号出力端子２にも供給される。フレーム同期検
出回路２１では受信部の各回路を入力ディジタル信号と
同期させるために、フレーム同期の検出を行うと同時に
フレームパルスパターンの極性情報をパリテイチェック
ピット再生回路２２に送出している。パリティチェック
ビット再生回路２２では、送信側にあるフレームパルス
発生回路１２と逆の動作を行い、フレームパルス信号が
％１１１０１０ ＃ の場合にはパリティチェックビッ
トを論理値啄 １〃とし、フレームパルス信号が％ ０
ＯＱＩＯＩ ＃ の場合にはパリティチェックビットを
論理値％Ｏ＃とじて送受信パリテイチェックビット照合
回路２４に送出する。受信パリティチェックビット発生
回路２ろは送信パリティチェックビット発生回路１１と
まったく同一の回路構成であり、受信ディジタル信号に
よりパリティチェックビットを演算する。演算結果は送
受信パリティチェックビット照合回路２４において、送
信側から送出されてきたチェックビットと比較対照され
、比較により回線で生じた誤りが検出される。この誤り
検出信号は回線誤勺判定回路２５に供給され、保守活動
を促す制御信号を得るためにスレショルド変換された後
、回線誤如判定信号として回線誤り判定信号の出力端子
６に供給される。
号は、フレーム同期検出回路２１に供給されると共に、
受信側信号出力端子２にも供給される。フレーム同期検
出回路２１では受信部の各回路を入力ディジタル信号と
同期させるために、フレーム同期の検出を行うと同時に
フレームパルスパターンの極性情報をパリテイチェック
ピット再生回路２２に送出している。パリティチェック
ビット再生回路２２では、送信側にあるフレームパルス
発生回路１２と逆の動作を行い、フレームパルス信号が
％１１１０１０ ＃ の場合にはパリティチェックビッ
トを論理値啄 １〃とし、フレームパルス信号が％ ０
ＯＱＩＯＩ ＃ の場合にはパリティチェックビットを
論理値％Ｏ＃とじて送受信パリテイチェックビット照合
回路２４に送出する。受信パリティチェックビット発生
回路２ろは送信パリティチェックビット発生回路１１と
まったく同一の回路構成であり、受信ディジタル信号に
よりパリティチェックビットを演算する。演算結果は送
受信パリティチェックビット照合回路２４において、送
信側から送出されてきたチェックビットと比較対照され
、比較により回線で生じた誤りが検出される。この誤り
検出信号は回線誤勺判定回路２５に供給され、保守活動
を促す制御信号を得るためにスレショルド変換された後
、回線誤如判定信号として回線誤り判定信号の出力端子
６に供給される。
本発明においては余剰ビットが存在しない場合であって
もパリティチェックによる回線監視が可能外フレーム構
成を有するものである。すなわち、パリティチェックに
よる回線監視方式を採用した場合には、パリティ側の監
視においてみられるような上位階梯における誤シを検出
できないという欠点は外＜、自装置がどの階梯に位置し
ていても上位階梯において発生したビット誤りはすべて
検出できる。フレームパルス誤りによる監視においては
検出確認時間が長く々るという欠点があったが、パリテ
ィチェックによる回線監視においてはすべてのビットが
監視の対象であるため、検査確認時間が短く々るという
利点がある。
もパリティチェックによる回線監視が可能外フレーム構
成を有するものである。すなわち、パリティチェックに
よる回線監視方式を採用した場合には、パリティ側の監
視においてみられるような上位階梯における誤シを検出
できないという欠点は外＜、自装置がどの階梯に位置し
ていても上位階梯において発生したビット誤りはすべて
検出できる。フレームパルス誤りによる監視においては
検出確認時間が長く々るという欠点があったが、パリテ
ィチェックによる回線監視においてはすべてのビットが
監視の対象であるため、検査確認時間が短く々るという
利点がある。
以上説明したように本発明による回線監視方式において
は、フレーム構成上に専用のタイムスロットを設ける必
要はなく、パリティチェックビット情報を送出するよう
に構成したことにより、検査確認時間が短縮され、さら
に保守者または保守機器に回線品質劣化情報を迅速、且
つ、適切に通知することができるという効果がある。
は、フレーム構成上に専用のタイムスロットを設ける必
要はなく、パリティチェックビット情報を送出するよう
に構成したことにより、検査確認時間が短縮され、さら
に保守者または保守機器に回線品質劣化情報を迅速、且
つ、適切に通知することができるという効果がある。
第１図は、本発明による回線監視方式を実現するための
一実施例を示すブロック図である。 １．２．５−−一端 子 １１・・・送信パリティチェックビット発生回路 １２・・・フレームパルス発生回路 １６・・・フレームパルス挿入回路 ２１・・・フレーム同期検出回路 ２２・−・パリティチェックビット再生回路２６・・・
受信パリティチェックビット発生回目 ２４・・・送受信パリティチェックピッ）照合回路 ２５・・・回線誤り判定回路 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
一実施例を示すブロック図である。 １．２．５−−一端 子 １１・・・送信パリティチェックビット発生回路 １２・・・フレームパルス発生回路 １６・・・フレームパルス挿入回路 ２１・・・フレーム同期検出回路 ２２・−・パリティチェックビット再生回路２６・・・
受信パリティチェックビット発生回目 ２４・・・送受信パリティチェックピッ）照合回路 ２５・・・回線誤り判定回路 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
Claims (1)
- 第１の多重化信号に対して演算を行いパリティチェック
ピントを生成するための送信パリティチェックビット発
生回路と、前記送信パリティチェックビット発生回路か
らの前記パリティチェックビットを受けてフレームパル
スパターンを発生させるためのフレームパルス発生回路
と、前記フレームパルスパターンを前記第１の多重化信
号に重畳して第２の多重化信号として送信するためのフ
レームパルス挿入回路とを具備して組込まれた送信部と
、前記送信部よシ送信されてきた前記第２の多重化信号
を入力してフレーム同期を検出すると共に前記フレーム
パルスパターンの極性情報を送出するためのフレーム同
期検出回路と、前記フレームパルス発生回路とは逆の過
程で動作を行って前記フレームパルスパターンからパリ
ティチェックビットを生成するためのパリティチェック
ビット再生回路と、前記送信パリティチェックビット発
生回路と同一の回路構成を有していて、前記第２の多重
化信号を受信してパリティチェックビットを生成するた
めの受信パリティチェックビット発生回路と、前記パリ
ティチェックビット再生回路の出力と前記受信パリティ
チェックビット発生回路の出力とを比較するための送受
信パリティチェックビット照合回路と、前記送受信パリ
ティチェックビット照合回路の出力を判定して回線の誤
シを検出するための回線誤シ判定回路とを具備して組込
まれた受信部とから成立つように構成して実現したこと
を特徴とする回線制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58171791A JPS6062759A (ja) | 1983-09-16 | 1983-09-16 | 回線監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58171791A JPS6062759A (ja) | 1983-09-16 | 1983-09-16 | 回線監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6062759A true JPS6062759A (ja) | 1985-04-10 |
Family
ID=15929759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58171791A Pending JPS6062759A (ja) | 1983-09-16 | 1983-09-16 | 回線監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6062759A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338877A (ja) * | 1993-05-26 | 1994-12-06 | Nec Corp | データ伝送装置 |
-
1983
- 1983-09-16 JP JP58171791A patent/JPS6062759A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338877A (ja) * | 1993-05-26 | 1994-12-06 | Nec Corp | データ伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4447903A (en) | Forward error correction using coding and redundant transmission | |
| US4961190A (en) | (1+N) Hitless channel switching system | |
| US20020129295A1 (en) | Network node apparatus, network system using the same and fault location detecting method | |
| US4365248A (en) | Digital transmission link relief triggering system | |
| US5151902A (en) | Method and apparatus for quality monitoring of at least two transmission sections of a digital signal transmission link | |
| JPH0687552B2 (ja) | デジタル使用信号を伝送するための伝送区間における順次に続く少なくとも２つの伝送部分区間の個別の監視方法及び装置 | |
| JPH02131040A (ja) | ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム | |
| US6002714A (en) | Data, path and flow integrity monitor | |
| JPS6062759A (ja) | 回線監視方式 | |
| JP2000068986A (ja) | 伝送システム | |
| JPH11289359A (ja) | 信号解析方法 | |
| US6490317B1 (en) | Data, path and flow integrity monitor | |
| EP0360489B1 (en) | Protection against loss or corruption of data upon switchover of a replicated system | |
| JPS5840383B2 (ja) | デ−タ伝送装置の回線制御方式 | |
| SU879789A1 (ru) | Устройство дл контрол работоспособности видеорегенератора цифровой системы св зи | |
| KR100264858B1 (ko) | 데이터전송시스템의구간에러체크방법 | |
| JPS6298837A (ja) | 光デイジタル伝送路の障害監視方式 | |
| JPH03110947A (ja) | 故障監視回路を備えた通信装置 | |
| JPH10222386A (ja) | パリティエラー検出方式 | |
| SU788406A1 (ru) | Устройство приема дискретной информации с решающей обратной св зью | |
| US20040208248A1 (en) | Method for detecting an Octet Slip | |
| JPH0267857A (ja) | 音声通話路用符号誤り検出方式 | |
| JPH0315863B2 (ja) | ||
| JPH031732A (ja) | 障害監視方式 | |
| JPH11340981A (ja) | 音声フレームリレー伝送装置及びデータ伝送システム |