JP3246003B2 - 正特性サーミスタ素子 - Google Patents
正特性サーミスタ素子Info
- Publication number
- JP3246003B2 JP3246003B2 JP29979192A JP29979192A JP3246003B2 JP 3246003 B2 JP3246003 B2 JP 3246003B2 JP 29979192 A JP29979192 A JP 29979192A JP 29979192 A JP29979192 A JP 29979192A JP 3246003 B2 JP3246003 B2 JP 3246003B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor porcelain
- ptc element
- semiconductor
- plating layer
- thermistor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、正特性サーミスタ素子
（以下、ＰＴＣ素子という）に関する。
（以下、ＰＴＣ素子という）に関する。
【０００２】
【従来の技術】従来から、ＰＴＣ素子としては、素子温
度の上昇に応じて抵抗値が増加するという正特性を有す
るチタン酸バリウム系の半導体磁器を利用して構成され
たものが一般的であり、図２で示すように、所定厚みを
有する円形平板状とされた半導体磁器１の両主表面上に
は、ニッケルなどからなるメッキ層２と、銀ペーストな
どをメッキ層２上に焼き付けてなる電極層３とが形成さ
れている。そして、この半導体磁器１の両表面上を覆う
メッキ層２を形成するにあたっては、半導体磁器１の全
面にわたるメッキ処理を行った後、この半導体磁器１の
周側面１ａ上に付着した不要なメッキ層のみを除去する
という手順が採用されており、この際における不要なメ
ッキ層は半導体磁器１の周方向に沿った研削処理によっ
て除去されている。
度の上昇に応じて抵抗値が増加するという正特性を有す
るチタン酸バリウム系の半導体磁器を利用して構成され
たものが一般的であり、図２で示すように、所定厚みを
有する円形平板状とされた半導体磁器１の両主表面上に
は、ニッケルなどからなるメッキ層２と、銀ペーストな
どをメッキ層２上に焼き付けてなる電極層３とが形成さ
れている。そして、この半導体磁器１の両表面上を覆う
メッキ層２を形成するにあたっては、半導体磁器１の全
面にわたるメッキ処理を行った後、この半導体磁器１の
周側面１ａ上に付着した不要なメッキ層のみを除去する
という手順が採用されており、この際における不要なメ
ッキ層は半導体磁器１の周方向に沿った研削処理によっ
て除去されている。
【０００３】
【発明が解決しようとする課題】ところで、ＰＴＣ素子
においては、自己の有するフラッシュ耐圧特性（Ｆ耐圧
特性：突入電流に対する破壊特性）以上の突入電流が流
れると、図３で示すような層状割れといわれる破壊が生
じることが知られている。また、前記従来手順に従って
ＰＴＣ素子を作成した場合には、半導体磁器１の周方向
に沿った研削処理によって不要なメッキ層を除去するこ
とが行われるため、メッキ層が除去された半導体磁器１
の周側面上には周方向に沿った無数の研削疵（図では、
細線で示す）が残ることになる結果、突入電流が流れた
際における層状割れが起こりやすくなり、ＰＴＣ素子の
有するＦ耐圧特性が劣化することにもなっていた。
においては、自己の有するフラッシュ耐圧特性（Ｆ耐圧
特性：突入電流に対する破壊特性）以上の突入電流が流
れると、図３で示すような層状割れといわれる破壊が生
じることが知られている。また、前記従来手順に従って
ＰＴＣ素子を作成した場合には、半導体磁器１の周方向
に沿った研削処理によって不要なメッキ層を除去するこ
とが行われるため、メッキ層が除去された半導体磁器１
の周側面上には周方向に沿った無数の研削疵（図では、
細線で示す）が残ることになる結果、突入電流が流れた
際における層状割れが起こりやすくなり、ＰＴＣ素子の
有するＦ耐圧特性が劣化することにもなっていた。
【０００４】本発明は、このような不都合に鑑みて創案
されたものであって、Ｆ耐圧特性の劣化を防止して信頼
性の向上を図ることができるＰＴＣ素子の提供を目的と
している。
されたものであって、Ｆ耐圧特性の劣化を防止して信頼
性の向上を図ることができるＰＴＣ素子の提供を目的と
している。
【０００５】
【課題を解決するための手段】本発明にかかるＰＴＣ素
子では、このような目的を達成するため、両主表面上に
メッキ層が形成された半導体磁器の周側面を前記メッキ
層と直交する向きに沿って研削処理している。
子では、このような目的を達成するため、両主表面上に
メッキ層が形成された半導体磁器の周側面を前記メッキ
層と直交する向きに沿って研削処理している。
【０００６】
【実施例】以下、本発明の実施例を図面に基づいて説明
するが、図１は本実施例にかかるＰＴＣ素子の外観形状
を簡略化して示す斜視図である。
するが、図１は本実施例にかかるＰＴＣ素子の外観形状
を簡略化して示す斜視図である。
【０００７】このＰＴＣ素子は、所定厚みを有する円形
平板状とされたチタン酸バリウム系の半導体磁器１を備
えており、この半導体磁器１の両主表面上にはニッケル
などからなる所定厚みのメッキ層２が形成されている。
そして、この半導体磁器１の周側面１ａ上に付着してい
た不要なメッキ層（図示していない）は、その両主表面
上に形成されたメッキ層２と直交する向き、すなわち、
半導体磁器１の厚み方向に沿って研削処理されることに
よって除去されている。なお、図１中の細線は、メッキ
層が除去された半導体磁器１の周側面上に残った無数の
研削疵を示している。
平板状とされたチタン酸バリウム系の半導体磁器１を備
えており、この半導体磁器１の両主表面上にはニッケル
などからなる所定厚みのメッキ層２が形成されている。
そして、この半導体磁器１の周側面１ａ上に付着してい
た不要なメッキ層（図示していない）は、その両主表面
上に形成されたメッキ層２と直交する向き、すなわち、
半導体磁器１の厚み方向に沿って研削処理されることに
よって除去されている。なお、図１中の細線は、メッキ
層が除去された半導体磁器１の周側面上に残った無数の
研削疵を示している。
【０００８】ところで、これらのメッキ層２を形成する
にあたり、半導体磁器１の全面にわたるメッキ処理を行
ったうえで周側面１ａ上に付着したメッキ層のみを除去
するという手順が採用されるのは従来例と同様である。
そして、この半導体磁器１の厚み方向に沿った研削処理
を行うに際しては、図示していないが、予め所定枚数の
半導体磁器１を厚み方向に沿って重ね合わせたうえでワ
ックス（ろう材）を用いて固めた後、長い棒形状となっ
た半導体磁器１群を周方向に沿って回転させながら長手
方向に沿う側面を研削していくというような手法が採用
されることになる。さらに、このようにして形成された
メッキ層２それぞれ上に銀ペーストなどを焼き付けるこ
とによって電極層３を形成すると、ＰＴＣ素子として完
成することになる。
にあたり、半導体磁器１の全面にわたるメッキ処理を行
ったうえで周側面１ａ上に付着したメッキ層のみを除去
するという手順が採用されるのは従来例と同様である。
そして、この半導体磁器１の厚み方向に沿った研削処理
を行うに際しては、図示していないが、予め所定枚数の
半導体磁器１を厚み方向に沿って重ね合わせたうえでワ
ックス（ろう材）を用いて固めた後、長い棒形状となっ
た半導体磁器１群を周方向に沿って回転させながら長手
方向に沿う側面を研削していくというような手法が採用
されることになる。さらに、このようにして形成された
メッキ層２それぞれ上に銀ペーストなどを焼き付けるこ
とによって電極層３を形成すると、ＰＴＣ素子として完
成することになる。
【０００９】つぎに、本発明の発明者が、上記構成とさ
れた本実施例にかかるＰＴＣ素子及び従来例構成とされ
たＰＴＣ素子それぞれの有する特性を対比すべくＦ耐圧
試験及び信頼性を評価するための低温断熱負荷試験を行
ってみたところ、表１で示すような試験結果が得られ
た。そこで、これらの特性対比試験について説明する。
まず、これらの試験に際しては、実施例品及び従来例品
のいずれにおいても半導体磁器１の組成が（Ｂa0・796Ｓ
r0・20Ｙ0・004）Ｔi1・005Ｏ3＋０．０００７ＭnＯ＋０．
０２ＳiＯ2であり、かつ、各ＰＴＣ素子の焼き上げ後に
おけるサイズが直径１４ｍｍ，厚み３ｍｍであるものと
する一方、Ｆ耐圧試験における試料数を１００個とし、
低温断熱負荷試験における試料数を１０個としている。
また、低温断熱負荷試験時における設定条件は、ＡＣ１
４０Ｖ，周囲温度−４０℃，負荷抵抗０Ω，試験時間１
０００ｈｒとしている。なお、表１中のρ（Ω・ｃｍ）
は比抵抗値を示し、ΔＲ（％）は初期抵抗値に対する抵
抗変化率を示している。
れた本実施例にかかるＰＴＣ素子及び従来例構成とされ
たＰＴＣ素子それぞれの有する特性を対比すべくＦ耐圧
試験及び信頼性を評価するための低温断熱負荷試験を行
ってみたところ、表１で示すような試験結果が得られ
た。そこで、これらの特性対比試験について説明する。
まず、これらの試験に際しては、実施例品及び従来例品
のいずれにおいても半導体磁器１の組成が（Ｂa0・796Ｓ
r0・20Ｙ0・004）Ｔi1・005Ｏ3＋０．０００７ＭnＯ＋０．
０２ＳiＯ2であり、かつ、各ＰＴＣ素子の焼き上げ後に
おけるサイズが直径１４ｍｍ，厚み３ｍｍであるものと
する一方、Ｆ耐圧試験における試料数を１００個とし、
低温断熱負荷試験における試料数を１０個としている。
また、低温断熱負荷試験時における設定条件は、ＡＣ１
４０Ｖ，周囲温度−４０℃，負荷抵抗０Ω，試験時間１
０００ｈｒとしている。なお、表１中のρ（Ω・ｃｍ）
は比抵抗値を示し、ΔＲ（％）は初期抵抗値に対する抵
抗変化率を示している。
【００１０】
【表１】
【００１１】そして、この表１によれば、実施例品及び
従来例品それぞれにおける比抵抗値がさほど異ならない
にも拘わらず、従来例品の有するＦ耐圧特性よりも実施
例品の有するＦ耐圧特性の方が大幅に向上しており、し
かも、ΔＲが改善されていることが分かる。また、従来
例品においては低温断熱負荷試験に伴う破壊が生じるこ
とがあったのに対し、実施例品ではこのような破壊が全
くみられないことから、信頼性が向上することは明らか
である。
従来例品それぞれにおける比抵抗値がさほど異ならない
にも拘わらず、従来例品の有するＦ耐圧特性よりも実施
例品の有するＦ耐圧特性の方が大幅に向上しており、し
かも、ΔＲが改善されていることが分かる。また、従来
例品においては低温断熱負荷試験に伴う破壊が生じるこ
とがあったのに対し、実施例品ではこのような破壊が全
くみられないことから、信頼性が向上することは明らか
である。
【００１２】
【発明の効果】以上説明したように、本発明にかかるＰ
ＴＣ素子においては、両主表面上にメッキ層が形成され
た半導体磁器の周側面をメッキ層と直交する向きに沿っ
て研削処理することによって不要なメッキ層を除去して
いるので、Ｆ耐圧特性の劣化を防止し、その向上を図る
ことが可能となる結果、信頼性の大幅な向上を図ること
ができるという効果が得られる。
ＴＣ素子においては、両主表面上にメッキ層が形成され
た半導体磁器の周側面をメッキ層と直交する向きに沿っ
て研削処理することによって不要なメッキ層を除去して
いるので、Ｆ耐圧特性の劣化を防止し、その向上を図る
ことが可能となる結果、信頼性の大幅な向上を図ること
ができるという効果が得られる。
【図１】本実施例にかかるＰＴＣ素子の外観形状を簡略
化して示す斜視図である。
化して示す斜視図である。
【図２】従来例にかかるＰＴＣ素子の外観形状を簡略化
して示す斜視図である。
して示す斜視図である。
【図３】その破壊状態を簡略化して示す斜視図である。
１ 半導体磁器 １ａ その周側面 ２ メッキ層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/02 - 7/22
Claims (1)
- 【請求項１】 所定厚みを有する円形平板状とされた半
導体磁器（１）の両主表面上にはメッキ層（２）が形成
されており、該半導体磁器（１）の周側面（１ａ）上は
前記メッキ層（２）と直交する向きに沿って研削処理さ
れていることを特徴とする正特性サーミスタ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29979192A JP3246003B2 (ja) | 1992-11-10 | 1992-11-10 | 正特性サーミスタ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29979192A JP3246003B2 (ja) | 1992-11-10 | 1992-11-10 | 正特性サーミスタ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151104A JPH06151104A (ja) | 1994-05-31 |
| JP3246003B2 true JP3246003B2 (ja) | 2002-01-15 |
Family
ID=17876986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29979192A Expired - Fee Related JP3246003B2 (ja) | 1992-11-10 | 1992-11-10 | 正特性サーミスタ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246003B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135302A (ja) * | 1997-10-27 | 1999-05-21 | Murata Mfg Co Ltd | 正特性サーミスタ |
-
1992
- 1992-11-10 JP JP29979192A patent/JP3246003B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151104A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001167908A (ja) | 半導体電子部品 | |
| JPH0524646B2 (ja) | ||
| JP3246003B2 (ja) | 正特性サーミスタ素子 | |
| JPH1041104A (ja) | 正特性サーミスタ素体および正特性サーミスタ | |
| JP6850608B2 (ja) | 電子構造素子およびその製造方法 | |
| JP2560891B2 (ja) | バリスタの製造方法 | |
| JP2798136B2 (ja) | サーミスタ | |
| JP2003077995A (ja) | 静電チャック | |
| JP2757305B2 (ja) | チップバリスタ | |
| US4987515A (en) | Ceramic capacitor with electrodes formed by reduction | |
| WO2004039129A1 (ja) | 半導体製造装置用セラミックスヒーター | |
| JPH05343202A (ja) | 正特性サーミスタ用積層型半導体磁器 | |
| JP2699716B2 (ja) | 正特性サーミスタ素子 | |
| JPH05121211A (ja) | 積層形電圧非直線抵抗器の製造方法 | |
| JP2005303160A (ja) | 積層型半導体セラミック電子部品 | |
| JPS6040210B2 (ja) | 貼り合わせ型振動子の製造方法 | |
| JP3166784B2 (ja) | 正特性サーミスタ素子 | |
| JP3336292B2 (ja) | チップ形バリスタの製造方法 | |
| JP3047466B2 (ja) | 積層サーミスタ | |
| JPH0547508A (ja) | 積層型半導体磁器及びその製造方法 | |
| JP3837838B2 (ja) | 正特性サーミスタ | |
| JP3837839B2 (ja) | 正特性サーミスタ | |
| JPH0324705A (ja) | コンデンサ | |
| JPH0529104A (ja) | Ｐｔｃサーミスタ | |
| JP2507951B2 (ja) | バリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |