JP3047466B2 - 積層サーミスタ - Google Patents
積層サーミスタInfo
- Publication number
- JP3047466B2 JP3047466B2 JP2339043A JP33904390A JP3047466B2 JP 3047466 B2 JP3047466 B2 JP 3047466B2 JP 2339043 A JP2339043 A JP 2339043A JP 33904390 A JP33904390 A JP 33904390A JP 3047466 B2 JP3047466 B2 JP 3047466B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- resistance
- constant
- laminated
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は積層サーミスタに関し、特にたとえば突入
電流防止用積層サーミスタに関する。
電流防止用積層サーミスタに関する。
スイッチング電源では、交流入力を直接ダイオードに
よって整流し、それを電解コンデンサで平滑化する。そ
のため、スイッチング時に電解コンデンサにサージ電流
が流れ、これを突入電流という。この突入電流はたとえ
ば百数十アンペアという大電流であり、スイッチ接点や
ダイオードの劣化を早めてしまう。この突入電流を抑制
する方法の１つとして、従来より、サーミスタの動特性
を利用するものがある。すなわち、サーミスタは常温で
数Ω〜数十Ωの抵抗値を有し、スイッチがオンされたと
きこの抵抗値によって突入電流を抑制する。また、サー
ミスタはスイッチング電源の安定状態では自己発熱し、
その抵抗値は常温の1/10程度になるので、電力ロスなど
の支障は生じない。
よって整流し、それを電解コンデンサで平滑化する。そ
のため、スイッチング時に電解コンデンサにサージ電流
が流れ、これを突入電流という。この突入電流はたとえ
ば百数十アンペアという大電流であり、スイッチ接点や
ダイオードの劣化を早めてしまう。この突入電流を抑制
する方法の１つとして、従来より、サーミスタの動特性
を利用するものがある。すなわち、サーミスタは常温で
数Ω〜数十Ωの抵抗値を有し、スイッチがオンされたと
きこの抵抗値によって突入電流を抑制する。また、サー
ミスタはスイッチング電源の安定状態では自己発熱し、
その抵抗値は常温の1/10程度になるので、電力ロスなど
の支障は生じない。
このような突入電流防止用サーミスタとして、常温付
近で使用できるものとしては、Mn−Ｎ系,M−Ni−Co系ま
たはMn−Ni−Co系などの酸化物があり、また、800℃前
後で使用できるものとしてはZr−Ｙ系酸化物などがあ
る。これらのサーミスタは温度係数が大きい上、形状や
抵抗値の自由度が大きく、また安価である等の利点を有
している。
近で使用できるものとしては、Mn−Ｎ系,M−Ni−Co系ま
たはMn−Ni−Co系などの酸化物があり、また、800℃前
後で使用できるものとしてはZr−Ｙ系酸化物などがあ
る。これらのサーミスタは温度係数が大きい上、形状や
抵抗値の自由度が大きく、また安価である等の利点を有
している。
このような半導体特性を利用するサーミスタの抵抗温
度特性は以下の式で表される。
度特性は以下の式で表される。
R1＝R2exp｛（1/T1−1/T2）Ｂ｝ T1,T2 ：温度〔ｋ〕 R1,R2 ：温度T1,T2における抵抗値 B 〔ｋ〕：サーミスタ定数 この式からよく分かるように、従来のサーミスタで
は、抵抗温度特性が直線的でないため、特に低温側での
抵抗値が急激に増大してしまう。したがって、従来のサ
ーミスタを突入電流防止用として用いるには、低温側で
の抵抗値を低く安定化させる必要がある。そのため、従
来では、数種類の負特性サーミスタと数種類の定抵抗体
とを組み合わせたり、または、サーミスタ定数Ｂに制約
を設けて用いなければならない等、実用性に問題があっ
た。
は、抵抗温度特性が直線的でないため、特に低温側での
抵抗値が急激に増大してしまう。したがって、従来のサ
ーミスタを突入電流防止用として用いるには、低温側で
の抵抗値を低く安定化させる必要がある。そのため、従
来では、数種類の負特性サーミスタと数種類の定抵抗体
とを組み合わせたり、または、サーミスタ定数Ｂに制約
を設けて用いなければならない等、実用性に問題があっ
た。
それゆえに、この発明の主たる目的は、低温側におい
ても抵抗温度特性が安定な、積層サーミスタを提供する
ことである。
ても抵抗温度特性が安定な、積層サーミスタを提供する
ことである。
この発明は、簡単にいえば、少なくとも１対の内部電
極が設けられた抵抗層と、この抵抗層に設けられるとと
もに前記内部電極とそれぞれ電気的に接続される外部電
極とを備えた積層サーミスタであって、抵抗層はそれぞ
れのサーミスタ定数Ｂが50≦Ｂ≦6000の範囲で示されか
つ抵抗温度特性の異なる抵抗体層を２種類以上積層して
なり、合成抵抗温度特性を、温度Ｔの範囲50℃≦Ｔ≦70
℃で2000≦Ｂ≦5000でありかつ−10℃≦Ｔ＜50℃の範囲
で50≦Ｂ≦2500に設定した、積層サーミスタである。
極が設けられた抵抗層と、この抵抗層に設けられるとと
もに前記内部電極とそれぞれ電気的に接続される外部電
極とを備えた積層サーミスタであって、抵抗層はそれぞ
れのサーミスタ定数Ｂが50≦Ｂ≦6000の範囲で示されか
つ抵抗温度特性の異なる抵抗体層を２種類以上積層して
なり、合成抵抗温度特性を、温度Ｔの範囲50℃≦Ｔ≦70
℃で2000≦Ｂ≦5000でありかつ−10℃≦Ｔ＜50℃の範囲
で50≦Ｂ≦2500に設定した、積層サーミスタである。
たとえばサーミスタ定数Ｂの大きい抵抗体層とサーミ
スタ定数Ｂの小さい抵抗体層とを積層すると、合成抵抗
温度特性が必要な温度範囲でほぼ直線となる。
スタ定数Ｂの小さい抵抗体層とを積層すると、合成抵抗
温度特性が必要な温度範囲でほぼ直線となる。
この発明によれば、抵抗温度特性がほぼ直線になり安
定するので、とりわけ低温側における抵抗温度特性が安
定化され、１つの積層サーミスタだけで広い温度範囲に
おいて安定して突入電流を防止でき、従来のような固定
抵抗との組み合わせ等の使用上の煩雑さが解消する。
定するので、とりわけ低温側における抵抗温度特性が安
定化され、１つの積層サーミスタだけで広い温度範囲に
おいて安定して突入電流を防止でき、従来のような固定
抵抗との組み合わせ等の使用上の煩雑さが解消する。
この発明の上述の目的，その他の目的，特徴および利
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
第１図を参照して、この実施例の突入電流防止用の積
層サーミスタ10はサーミスタチップ12を含む。サーミス
タチップ12は、サーミスタ定数Ｂの小さい抵抗体層14お
よびその上に積層されたサーミスタ定数Ｂの大きい抵抗
体層16を含む。
層サーミスタ10はサーミスタチップ12を含む。サーミス
タチップ12は、サーミスタ定数Ｂの小さい抵抗体層14お
よびその上に積層されたサーミスタ定数Ｂの大きい抵抗
体層16を含む。
低サーミスタ定数の抵抗体層14は、その一方主面上に
内部電極18が形成された複数のサーミスタ基板20を含
み、第１図図示のように内部電極18が互い違いになるよ
うに、サーミスタ基板20を積層することによって形成さ
れる。
内部電極18が形成された複数のサーミスタ基板20を含
み、第１図図示のように内部電極18が互い違いになるよ
うに、サーミスタ基板20を積層することによって形成さ
れる。
同じように、低サーミスタ定数の抵抗体層14の上に積
層された高サーミスタ定数の抵抗体層16は、その一方主
面上に内部電極18が形成された複数のサーミスタ基板22
を含む。そして、内部電極18が互い違いに配置されるよ
うに、サーミスタ基板22を積層して、抵抗体層16が形成
される。
層された高サーミスタ定数の抵抗体層16は、その一方主
面上に内部電極18が形成された複数のサーミスタ基板22
を含む。そして、内部電極18が互い違いに配置されるよ
うに、サーミスタ基板22を積層して、抵抗体層16が形成
される。
なお、抵抗体層14および16のサーミスタ定数Ｂはとも
に50≦Ｂ≦6000の範囲に設定される。
に50≦Ｂ≦6000の範囲に設定される。
このようにして得られるサーミスタチップ12には、内
部電極18が露出する２側面から上下主面の一部にかけ
て、それぞれ断面コ字状の外部電極24が形成される。こ
の外部電極24によって抵抗体層14および20が並列接続さ
れる。
部電極18が露出する２側面から上下主面の一部にかけ
て、それぞれ断面コ字状の外部電極24が形成される。こ
の外部電極24によって抵抗体層14および20が並列接続さ
れる。
このように、サーミスタ定数Ｂの小さい抵抗体層14と
サーミスタ定数の大きい抵抗体層16とを並列接続するこ
とによって、その合成抵抗温度係数は一定の温度範囲で
ほぼ直線となる。したがって、特に低温側での抵抗温度
特性が安定し、突入電流防止用として有用な積層サーミ
スタが得られる。
サーミスタ定数の大きい抵抗体層16とを並列接続するこ
とによって、その合成抵抗温度係数は一定の温度範囲で
ほぼ直線となる。したがって、特に低温側での抵抗温度
特性が安定し、突入電流防止用として有用な積層サーミ
スタが得られる。
実験例 まず、Ca/Mn系酸化物からなる低サーミスタ定数の抵
抗材料に、CaCO3,MnCO3を所定量秤量混合した後、900℃
で２時間仮焼して、その仮焼物にバインダ，可塑剤およ
び純水を加えて十分に混練してスラリを作成した。ドク
タブレード法を用いてスラリをテープキャスティング
し、厚さ0.3mmの低サーミスタ定数のグリーンテープを
作成した。このグリーンテープの一方主面上に所定間隔
毎に長方形の所定面積を有する内部電極ペースト層18′
を塗布した。なお、この内部電極ペーストとしては、Pt
ペーストを用いた。そして、その一方端面に内部電極ペ
ースト層18′が露出しかつそれぞれ同じ大きさとなるよ
うに、グリーンテープを切断して、複数のグリーンテー
プユニット20′を作成した。そして、グリーンテープユ
ニット20′を、第２図図示のように内部電極ペースト層
18′が互い違いになるように所定枚数積層した。
抗材料に、CaCO3,MnCO3を所定量秤量混合した後、900℃
で２時間仮焼して、その仮焼物にバインダ，可塑剤およ
び純水を加えて十分に混練してスラリを作成した。ドク
タブレード法を用いてスラリをテープキャスティング
し、厚さ0.3mmの低サーミスタ定数のグリーンテープを
作成した。このグリーンテープの一方主面上に所定間隔
毎に長方形の所定面積を有する内部電極ペースト層18′
を塗布した。なお、この内部電極ペーストとしては、Pt
ペーストを用いた。そして、その一方端面に内部電極ペ
ースト層18′が露出しかつそれぞれ同じ大きさとなるよ
うに、グリーンテープを切断して、複数のグリーンテー
プユニット20′を作成した。そして、グリーンテープユ
ニット20′を、第２図図示のように内部電極ペースト層
18′が互い違いになるように所定枚数積層した。
ついで、Mn−Ni系酸化物からなる高サーミスタ定数の
抵抗材料に、MnCO3,NiCO3,CoCO3およびAlCO3を所定量秤
量混合し、先と同様の方法によって、厚さ0.03mmのグリ
ーンテープを作成し、その一方主面上に所定間隔で所定
面積の内部電極ペースト層18′を形成した。そして、そ
の一方端面に内部電極ペースト層18′が露出しかつそれ
ぞれ同じ大きさとなるように、グリーンテープを切断し
て、複数のグリーンテープユニット22′を作成した。そ
して、グリーンテープユニット22′を、第２図図示のよ
うに内部電極ペースト層18′が互い違いになるように所
定枚数積層した。
抵抗材料に、MnCO3,NiCO3,CoCO3およびAlCO3を所定量秤
量混合し、先と同様の方法によって、厚さ0.03mmのグリ
ーンテープを作成し、その一方主面上に所定間隔で所定
面積の内部電極ペースト層18′を形成した。そして、そ
の一方端面に内部電極ペースト層18′が露出しかつそれ
ぞれ同じ大きさとなるように、グリーンテープを切断し
て、複数のグリーンテープユニット22′を作成した。そ
して、グリーンテープユニット22′を、第２図図示のよ
うに内部電極ペースト層18′が互い違いになるように所
定枚数積層した。
このようにして準備した抵抗体グリーンユニットを高
サーミスタ定数のものが低サーミスタ定数のものの上に
なるように積層して、熱圧着して、グリーンユニット1
2′を得た。このグリーンユニット12′を1200℃で２時
間一体焼成し、第１図図示のサーミスタチップ12を得
た。
サーミスタ定数のものが低サーミスタ定数のものの上に
なるように積層して、熱圧着して、グリーンユニット1
2′を得た。このグリーンユニット12′を1200℃で２時
間一体焼成し、第１図図示のサーミスタチップ12を得
た。
その後、サーミスタチップ12の両端面にAgペーストを
500℃で焼き付けることによって外部電極24を形成し
た。
500℃で焼き付けることによって外部電極24を形成し
た。
なお、一般的に、積層サーミスタ10の抵抗温度特性を
平滑化するには、抵抗体層14および16の抵抗値を、平滑
化を行う温度範囲付近で同程度の大きさにする必要があ
る。しかし、この実施例の抵抗体層14および16としてそ
れぞれ使用されたCa/Mn系酸化物とMn−Ni−Co系酸化物
との抵抗値は、常温付近で２桁程度の差がある。したが
って、この差を解消するために、抵抗体層14の各サーミ
スタ基板20（第１図）の厚さを抵抗体層16の各サーミス
タ基板22の厚さより10倍以上厚くしている。
平滑化するには、抵抗体層14および16の抵抗値を、平滑
化を行う温度範囲付近で同程度の大きさにする必要があ
る。しかし、この実施例の抵抗体層14および16としてそ
れぞれ使用されたCa/Mn系酸化物とMn−Ni−Co系酸化物
との抵抗値は、常温付近で２桁程度の差がある。したが
って、この差を解消するために、抵抗体層14の各サーミ
スタ基板20（第１図）の厚さを抵抗体層16の各サーミス
タ基板22の厚さより10倍以上厚くしている。
また、サーミスタ定数Ｂが6000を超える材料は比抵抗
が100kΩ・cmを超え、規格寸法の自由度が制限される。
このため、サーミスタ定数Ｂとしては、０≦Ｂ≦6000の
範囲で利用するのが望ましい。
が100kΩ・cmを超え、規格寸法の自由度が制限される。
このため、サーミスタ定数Ｂとしては、０≦Ｂ≦6000の
範囲で利用するのが望ましい。
このようにして得られた積層サーミスタ10の抵抗温度
特性が第3A図，第3B図および第3C図にそれぞれ示され
る。
特性が第3A図，第3B図および第3C図にそれぞれ示され
る。
実験では、低サーミスタ定数の抵抗体層14のサーミス
タ定数Ｂを300Kと一定にし、高サーミスタ定数の抵抗体
層16のサーミスタ定数Ｂをそれぞれ6000K（第3A図）,50
00K（第3B図）および4000K（第3C図）に設定した。
タ定数Ｂを300Kと一定にし、高サーミスタ定数の抵抗体
層16のサーミスタ定数Ｂをそれぞれ6000K（第3A図）,50
00K（第3B図）および4000K（第3C図）に設定した。
第3A図〜第3C図のいずれの例においても、積層サーミ
スタ10の合成抵抗温度特性は、線Ａで示すように、設定
温度範囲すなわち−10℃≦Ｔ≦70℃においてほぼ直線を
呈する。因みに、線Ｂはサーミスタチップを高サーミス
タ定数の抵抗体層16だけで形成した積層サーミスタの抵
抗温度特性を示し、線Ｃはサーミスタチップを低サーミ
スタ定数の抵抗体層14だけで形成した積層サーミスタの
抵抗温度特性を示す。
スタ10の合成抵抗温度特性は、線Ａで示すように、設定
温度範囲すなわち−10℃≦Ｔ≦70℃においてほぼ直線を
呈する。因みに、線Ｂはサーミスタチップを高サーミス
タ定数の抵抗体層16だけで形成した積層サーミスタの抵
抗温度特性を示し、線Ｃはサーミスタチップを低サーミ
スタ定数の抵抗体層14だけで形成した積層サーミスタの
抵抗温度特性を示す。
また、次表に、各サーミスタ定数Ｂを有する抵抗体層
を組み合わせたときの特性を示す。
を組み合わせたときの特性を示す。
この表および先の第3A図〜第3C図からよく分かるよう
に、この発明に従えば、抵抗温度係数特に低温側での抵
抗温度係数が安定している。
に、この発明に従えば、抵抗温度係数特に低温側での抵
抗温度係数が安定している。
この表において、R-10/R25は−10℃の抵抗値と25℃の
抵抗値との変化割合を示し、B60-100は60℃〜100℃での
サーミスタ定数の合成値を示す。
抵抗値との変化割合を示し、B60-100は60℃〜100℃での
サーミスタ定数の合成値を示す。
なお、上表には、低温側での抵抗温度特性を比較する
ために、サーミスタ定数3390単体のR-10/R25の値も掲載
した。
ために、サーミスタ定数3390単体のR-10/R25の値も掲載
した。
第１図はこの発明の一実施例を示す断面図である。 第２図は第１図実施例の製造工程を示す分解斜視図であ
る。 第3A図〜第3C図は、それぞれ、実施例の積層サーミスタ
の抵抗温度特性を、比較例とともに示すグラフである。 図において、10は積層サーミスタ、14,16は抵抗体層、1
8は内部電極、20,22はサーミスタ基板、24は外部電極を
示す。
る。 第3A図〜第3C図は、それぞれ、実施例の積層サーミスタ
の抵抗温度特性を、比較例とともに示すグラフである。 図において、10は積層サーミスタ、14,16は抵抗体層、1
8は内部電極、20,22はサーミスタ基板、24は外部電極を
示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−189901（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/02 - 7/22
Claims (1)
- 【請求項１】少なくとも１対の内部電極が設けられた抵
抗層と、この抵抗層に設けられるとともに前記内部電極
とそれぞれ電気的に接続される外部電極とを備えた積層
サーミスタであって、 前記抵抗層はそれぞれのサーミスタ定数Ｂが50≦Ｂ≦60
00の範囲で示されかつ抵抗温度特性の異なる抵抗体層を
２種類以上積層してなり、合成抵抗温度特性を、温度Ｔ
の範囲50℃≦Ｔ≦70℃で2000≦Ｂ≦5000でありかつ−10
℃≦Ｔ＜50℃の範囲で50≦Ｂ≦2500に設定した、積層サ
ーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2339043A JP3047466B2 (ja) | 1990-11-30 | 1990-11-30 | 積層サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2339043A JP3047466B2 (ja) | 1990-11-30 | 1990-11-30 | 積層サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04206901A JPH04206901A (ja) | 1992-07-28 |
| JP3047466B2 true JP3047466B2 (ja) | 2000-05-29 |
Family
ID=18323728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2339043A Expired - Lifetime JP3047466B2 (ja) | 1990-11-30 | 1990-11-30 | 積層サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3047466B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162004A (ja) * | 1995-12-13 | 1997-06-20 | Murata Mfg Co Ltd | 正特性サーミスタ素子 |
| JP4655053B2 (ja) * | 2007-02-22 | 2011-03-23 | Ｔｄｋ株式会社 | サーミスタ素子 |
-
1990
- 1990-11-30 JP JP2339043A patent/JP3047466B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04206901A (ja) | 1992-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11273914A (ja) | 積層型バリスタ | |
| JP3175102B2 (ja) | 正特性サーミスタ素体および正特性サーミスタ | |
| JP3206601B2 (ja) | 積層サーミスタ | |
| JP3047466B2 (ja) | 積層サーミスタ | |
| JP3687696B2 (ja) | 半導体磁器組成物とそれを用いた半導体磁器素子 | |
| US6791179B2 (en) | Monolithic semiconducting ceramic electronic component | |
| JP3528972B2 (ja) | Ｎｔｃサーミスタ | |
| JP3000670B2 (ja) | サーミスタ装置 | |
| JPH05343202A (ja) | 正特性サーミスタ用積層型半導体磁器 | |
| JPH06314602A (ja) | セラミック電子部品 | |
| JP3632592B2 (ja) | チップサーミスタおよびその製造方法 | |
| JP2005303160A (ja) | 積層型半導体セラミック電子部品 | |
| JP3632860B2 (ja) | Ｎｔｃサーミスタ | |
| JPH05258908A (ja) | 負の抵抗温度特性を有する積層型抵抗磁器 | |
| JP2001185409A (ja) | 厚膜抵抗体、厚膜抵抗器および厚膜抵抗器の製造方法 | |
| JP3245946B2 (ja) | 抵抗体 | |
| JP2000124008A (ja) | 複合チップサーミスタ電子部品およびその製造方法 | |
| JP3245933B2 (ja) | 抵抗体 | |
| JPH07326535A (ja) | 粒界絶縁型半導体セラミックコンデンサ | |
| JPH0737705A (ja) | 半導体セラミック素子 | |
| JPH02276203A (ja) | 積層型サーミスタの製造方法 | |
| JP4492598B2 (ja) | Ｎｔｃ組成物及びｎｔｃ素子 | |
| KR100329314B1 (ko) | 정온도계수 서미스터와 배리스터 복합소자 및 그 제조 방법 | |
| JPH0653008A (ja) | 積層型サ−ミスタ | |
| KR20000018244A (ko) | 정온도계수 서미스터와 배리스터 복합소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |