JP3837839B2 - 正特性サーミスタ - Google Patents
正特性サーミスタ Download PDFInfo
- Publication number
- JP3837839B2 JP3837839B2 JP15501497A JP15501497A JP3837839B2 JP 3837839 B2 JP3837839 B2 JP 3837839B2 JP 15501497 A JP15501497 A JP 15501497A JP 15501497 A JP15501497 A JP 15501497A JP 3837839 B2 JP3837839 B2 JP 3837839B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature coefficient
- coefficient thermistor
- positive temperature
- layer electrode
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、正特性サーミスタに関し、特に、過電流保護回路、消磁回路、モータ起動回路等の回路に用いられ、フラッシュ耐圧の大きな正特性サーミスタに関するものである。
【０００２】
【従来の技術】
従来の正特性サーミスタ３１は、図６に示されるように、板状のサーミスタ素体３２の両主面にオーミック性の電極３３、３４が形成されたものである。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の正特性サーミスタ３１に電圧を印加すると、印加直後は正特性サーミスタ３１が低抵抗であるため、突入電流が多く流れて、ジュール熱によって正特性サーミスタ３１が高温になり主面と略平行な面で割れる層状割れという現象が発生する（正特性サーミスタに突入電流を流したとき、正特性サーミスタが層状割れに至る直前の電圧をフラッシュ耐圧と呼ぶ）。特に、正特性サーミスタ３１を小型化すると、フラッシュ耐圧が小さくなるという問題点を有していた。
【０００４】
本発明の目的は、上述の問題点を解消すべくなされたもので、フラッシュ耐圧が大きい正特性サーミスタを提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明の正特性サーミスタにおいては、正の抵抗温度特性を有するセラミック体の主面の周縁部内側に、周縁部に沿うように且つ前記セラミック体の厚み方向に溝が形成された正特性サーミスタ素体の両主面に、電極が形成されている正特性サーミスタであって、前記電極は下層電極と上層電極からなり、下層電極が前記正特性サーミスタ素体の両主面全面に形成されており、前記上層電極は前記正特性サーミスタ素体の溝に囲まれた中央部に対応する両主面に形成されている。
【０００６】
また、前記上層電極はその周縁部で下層電極が露出するように前記下層電極より小さな平面積からなることが好ましい。
そして、前記下層電極はニッケルを主成分とする金属からなり、前記上層電極は銀を主成分とする金属からなることが好ましい。
これにより、正特性サーミスタのフラッシュ耐圧及びＰmax を向上させることができるものである。
【０００７】
【発明の実施の形態】
本発明による一つの実施の形態の正特性サーミスタについて、図１に基づいて説明する。
正特性サーミスタ１は、正特性サーミスタ素体２の両主面に、オーミック性の例えばＮｉ、Ｉｎ−Ｇａ、Ａｌ、またはＡｇを主成分とする電極３、４が形成されたものである。
【０００８】
正特性サーミスタ素体２は、チタン酸バリウムを主成分とする正特性サーミスタ用セラミック原料を、成形、焼結した正の抵抗温度特性有するセラミック体からなり、略板状であって、その主面の周縁部内側に、周縁部に沿うように且つセラミック体の厚み方向に溝５、６が形成されたものである。
【０００９】
本発明による正特性サーミスタの他の実施の形態を図２に基づいて説明する。但し、前述の実施の形態と同一部分については、同一の符号を付し、詳細な説明を省略する。
【００１０】
正特性サーミスタ７は、正特性サーミスタ素体８の両主面に電極３、４が形成されたものである。正特性サーミスタ素体８は、図１に示した正特性サーミスタ素体２の角部に丸み９、１０が形成されたものであり、主面の周縁部内側に、周縁部に沿うように且つセラミック体の厚み方向に溝５、６が形成されている。
【００１１】
本発明による正特性サーミスタのその他の実施の形態を図３に基づいて説明する。但し、前述の実施の形態と同一部分については、同一の符号を付し、詳細な説明を省略する。
【００１２】
正特性サーミスタ１１は、図１に示した正特性サーミスタ素体２の両主面に２層からなる電極３、４が形成されたものである。電極３、４は、正特性サーミスタ素体の両主面全面に形成されたＮｉからなる下層電極１２、１３と、さらにこの下層電極１２、１３の周縁からギャップＧを設けて周縁部の下層電極１２、１３が露出するように形成されたＡｇからなる上層電極１４、１５とから構成されたものである。
【００１３】
なお、図３に示した上層電極１４、１５は、溝５、６に囲まれた中央部に対応する両主面に形成されたものであるが、この他に図示しないが、ギャップＧがこれより小さく、上層電極１４、１５が溝５、６を越えてセラミック素体２の周縁側に近づいて形成されてもよい。
【００１４】
【実施例１】
本発明による正特性サーミスタの実施例１として、図１に示されるように、外径がφ８．２ｍｍ、両主面間の厚さＴが３．０ｍｍ、溝５、６の深さｄが０．５ｍｍ、溝５、６の幅ｈが０．５ｍｍ、周縁部からの溝５、６の位置Ｌが１ｍｍの略円板状の正特性サーミスタ素体２を準備し、両主面にＩｎ−Ｇａからなる電極３、４を形成して、正特性サーミスタ１を得た。この正特性サーミスタ１のフラッシュ耐圧を測定した結果を表１に記す。なお、この正特性サーミスタ６はキュリー温度が１２０℃、常温における抵抗値が２３Ωであった。
【００１５】
比較のために、従来例１として、図６に示されるような、外径がφ８．２ｍｍ、両主面の厚さＴが３ｍｍの円板状の正特性サーミスタ素体３２を準備し、両主面に実施例１と同様にＩｎ−Ｇａからなる電極３３、３４を形成して、正特性サーミスタ３１を得た。この正特性サーミスタ３１のフラッシュ耐圧を測定した結果を表１に記す。なお、この正特性サーミスタ３１のキュリー温度および常温における抵抗値は、実施例１と同一であった。
【００１６】
【表１】
【００１７】
表１を見れば明らかなように、実施例１のフラッシュ耐圧は最小値および平均ともに従来例１のフラッシュ耐圧より大幅に向上した。
【００１８】
【実施例２】
実施例２は、前述の実施例１と同一形状の正特性サーミスタ素体２に、同一の電極３、４を形成して、正特性サーミスタ１を得た。但し、実施例２の正特性サーミスタ素体２の主原料は、実施例１の主原料と異なるものを用いており、実施例２の正特性サーミスタのキュリー温度は７０℃、常温における抵抗値が９Ωであった。
【００１９】
実施例２の正特性サーミスタについてフラッシュ耐圧及びＰmax を測定した結果を表２に記す。更に、正特性サーミスタの体積を計算によって求めた結果を表２に記す。
【００２０】
比較のために、従来例２として、図６に示されるような、外径がφ８．２ｍｍ、両主面の厚さＴが３ｍｍの円板状の正特性サーミスタ素体３２を準備し、両主面に実施例２と同様にＩｎ−Ｇａからなる電極３３、３４を形成して、正特性サーミスタ３１を得た。この従来例２の正特性サーミスタ３１を実施例２と同様の測定をし、結果を表２に記す。この正特性サーミスタ３１のキュリー温度および常温における抵抗値は、実施例２と同一であった。
なお、上述の実施例１、従来例１および実施例２、従来例２の測定試料数はそれぞれ１８個であった。
【００２１】
ここでＰmax について説明すると、正特性サーミスタを用いた消磁用回路に電流を流すと、正特性サーミスタの働きによって消磁コイルに図４に示すような交番減衰電流が流れる。この交番減衰電流の隣り合うピーク値の差を包絡線変化量Ｐと呼び、包絡線変化量Ｐの最大値をＰmax と呼ぶ。
【００２２】
Ｐmax の測定条件は、図５に示すように、消磁コイルの代替として２０Ωの抵抗７３を用い、この抵抗７３と正特性サーミスタ７４との直列回路にＡＣ２００Ｖ、６０Ｈｚの電圧７５を印加した。
【００２３】
【表２】
【００２４】
表２において、従来例２と比較すれば理解できるように、正特性サーミスタ素体２の主面の周縁部近傍に溝５、６を設けた実施例２は、従来例２と比較してフラッシュ耐圧が大幅に向上すると共に、Ｐmax が小さくなる。これにより、正特性サーミスタの体積を従来例２より小さくすることが可能となる。また、正特性サーミスタ素体２の体積を小さくすることができる。
【００２５】
なお、本発明に係る正特性サーミスタは前記実施の形態に限定するものでなく、その要旨の範囲内で種々に変形することができる。
例えば、正特性サーミスタの形状として、外形が略円板状のものを例示して説明したが、これに限定されるものではなく、矩形状の略平板状のもの、その他の形状の略平板状のものであってもよいことはいうまでもない。また、正特性サーミスタ素体２の溝５、６について、少なくとも一方の主面に溝が形成されているものでもよく、主面に溝が複数形成されているものでもよい。
【００２６】
また、下層電極１３、１４の材質については、上述したＩｎ−Ｇａ、Ｎｉ等に限定されるものでなく、Ａｌ、Ｃｒ、Ｃｒ合金又はオーミックＡｇ等オーミック性を有するものであればよい。
また、電極の形成方法についても、スパッタ、印刷、焼き付け、溶射、めっき等いずれの方法であってもよい。
【００２７】
さらに、正特性サーミスタ素体の両主面に形成される電極は、前述した１層からなるもの、および２層からなるもの以外に、例えば、下層電極にＣｒ、上層電極として第２層目にモネル、第３層目にＡｇを主成分とする３層からなる電極から構成されるもの、およびそれ以上の複数層からなる電極から構成されてもよい。
【００２８】
【発明の効果】
以上述べたように、本発明による正特性サーミスタでは、電極が形成される正特性サーミスタ素体の主面の周縁部近傍に溝を設けてあるために、フラッシュ耐圧が著しく向上する。
また、正特性サーミスタを小型、軽量にしてもＰmax を小さくすることができる。
さらに、下層電極と上層電極との間にギャップを設けてあるために、銀マイグレーションが防止される。
【図面の簡単な説明】
【図１】本発明に係る一つの実施の形態の正特性サーミスタの半断面斜視図である。
【図２】本発明に係る他の実施の形態の正特性サーミスタの縦断面図である。
【図３】本発明に係るその他の実施の形態の正特性サーミスタの縦断面図である。
【図４】消磁回路の消磁コイルに流れる交番減衰電流を示す図である。
【図５】Ｐmax を測定する回路図である。
【図６】従来の正特性サーミスタの斜視図である。
【符号の説明】
２ 正特性サーミスタ素体
３、４ 電極
５、６ 溝
１２、１３ 下層電極
１４、１５ 上層電極
Ｇ ギャップ
【発明の属する技術分野】
本発明は、正特性サーミスタに関し、特に、過電流保護回路、消磁回路、モータ起動回路等の回路に用いられ、フラッシュ耐圧の大きな正特性サーミスタに関するものである。
【０００２】
【従来の技術】
従来の正特性サーミスタ３１は、図６に示されるように、板状のサーミスタ素体３２の両主面にオーミック性の電極３３、３４が形成されたものである。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の正特性サーミスタ３１に電圧を印加すると、印加直後は正特性サーミスタ３１が低抵抗であるため、突入電流が多く流れて、ジュール熱によって正特性サーミスタ３１が高温になり主面と略平行な面で割れる層状割れという現象が発生する（正特性サーミスタに突入電流を流したとき、正特性サーミスタが層状割れに至る直前の電圧をフラッシュ耐圧と呼ぶ）。特に、正特性サーミスタ３１を小型化すると、フラッシュ耐圧が小さくなるという問題点を有していた。
【０００４】
本発明の目的は、上述の問題点を解消すべくなされたもので、フラッシュ耐圧が大きい正特性サーミスタを提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明の正特性サーミスタにおいては、正の抵抗温度特性を有するセラミック体の主面の周縁部内側に、周縁部に沿うように且つ前記セラミック体の厚み方向に溝が形成された正特性サーミスタ素体の両主面に、電極が形成されている正特性サーミスタであって、前記電極は下層電極と上層電極からなり、下層電極が前記正特性サーミスタ素体の両主面全面に形成されており、前記上層電極は前記正特性サーミスタ素体の溝に囲まれた中央部に対応する両主面に形成されている。
【０００６】
また、前記上層電極はその周縁部で下層電極が露出するように前記下層電極より小さな平面積からなることが好ましい。
そして、前記下層電極はニッケルを主成分とする金属からなり、前記上層電極は銀を主成分とする金属からなることが好ましい。
これにより、正特性サーミスタのフラッシュ耐圧及びＰmax を向上させることができるものである。
【０００７】
【発明の実施の形態】
本発明による一つの実施の形態の正特性サーミスタについて、図１に基づいて説明する。
正特性サーミスタ１は、正特性サーミスタ素体２の両主面に、オーミック性の例えばＮｉ、Ｉｎ−Ｇａ、Ａｌ、またはＡｇを主成分とする電極３、４が形成されたものである。
【０００８】
正特性サーミスタ素体２は、チタン酸バリウムを主成分とする正特性サーミスタ用セラミック原料を、成形、焼結した正の抵抗温度特性有するセラミック体からなり、略板状であって、その主面の周縁部内側に、周縁部に沿うように且つセラミック体の厚み方向に溝５、６が形成されたものである。
【０００９】
本発明による正特性サーミスタの他の実施の形態を図２に基づいて説明する。但し、前述の実施の形態と同一部分については、同一の符号を付し、詳細な説明を省略する。
【００１０】
正特性サーミスタ７は、正特性サーミスタ素体８の両主面に電極３、４が形成されたものである。正特性サーミスタ素体８は、図１に示した正特性サーミスタ素体２の角部に丸み９、１０が形成されたものであり、主面の周縁部内側に、周縁部に沿うように且つセラミック体の厚み方向に溝５、６が形成されている。
【００１１】
本発明による正特性サーミスタのその他の実施の形態を図３に基づいて説明する。但し、前述の実施の形態と同一部分については、同一の符号を付し、詳細な説明を省略する。
【００１２】
正特性サーミスタ１１は、図１に示した正特性サーミスタ素体２の両主面に２層からなる電極３、４が形成されたものである。電極３、４は、正特性サーミスタ素体の両主面全面に形成されたＮｉからなる下層電極１２、１３と、さらにこの下層電極１２、１３の周縁からギャップＧを設けて周縁部の下層電極１２、１３が露出するように形成されたＡｇからなる上層電極１４、１５とから構成されたものである。
【００１３】
なお、図３に示した上層電極１４、１５は、溝５、６に囲まれた中央部に対応する両主面に形成されたものであるが、この他に図示しないが、ギャップＧがこれより小さく、上層電極１４、１５が溝５、６を越えてセラミック素体２の周縁側に近づいて形成されてもよい。
【００１４】
【実施例１】
本発明による正特性サーミスタの実施例１として、図１に示されるように、外径がφ８．２ｍｍ、両主面間の厚さＴが３．０ｍｍ、溝５、６の深さｄが０．５ｍｍ、溝５、６の幅ｈが０．５ｍｍ、周縁部からの溝５、６の位置Ｌが１ｍｍの略円板状の正特性サーミスタ素体２を準備し、両主面にＩｎ−Ｇａからなる電極３、４を形成して、正特性サーミスタ１を得た。この正特性サーミスタ１のフラッシュ耐圧を測定した結果を表１に記す。なお、この正特性サーミスタ６はキュリー温度が１２０℃、常温における抵抗値が２３Ωであった。
【００１５】
比較のために、従来例１として、図６に示されるような、外径がφ８．２ｍｍ、両主面の厚さＴが３ｍｍの円板状の正特性サーミスタ素体３２を準備し、両主面に実施例１と同様にＩｎ−Ｇａからなる電極３３、３４を形成して、正特性サーミスタ３１を得た。この正特性サーミスタ３１のフラッシュ耐圧を測定した結果を表１に記す。なお、この正特性サーミスタ３１のキュリー温度および常温における抵抗値は、実施例１と同一であった。
【００１６】
【表１】
表１を見れば明らかなように、実施例１のフラッシュ耐圧は最小値および平均ともに従来例１のフラッシュ耐圧より大幅に向上した。
【００１８】
【実施例２】
実施例２は、前述の実施例１と同一形状の正特性サーミスタ素体２に、同一の電極３、４を形成して、正特性サーミスタ１を得た。但し、実施例２の正特性サーミスタ素体２の主原料は、実施例１の主原料と異なるものを用いており、実施例２の正特性サーミスタのキュリー温度は７０℃、常温における抵抗値が９Ωであった。
【００１９】
実施例２の正特性サーミスタについてフラッシュ耐圧及びＰmax を測定した結果を表２に記す。更に、正特性サーミスタの体積を計算によって求めた結果を表２に記す。
【００２０】
比較のために、従来例２として、図６に示されるような、外径がφ８．２ｍｍ、両主面の厚さＴが３ｍｍの円板状の正特性サーミスタ素体３２を準備し、両主面に実施例２と同様にＩｎ−Ｇａからなる電極３３、３４を形成して、正特性サーミスタ３１を得た。この従来例２の正特性サーミスタ３１を実施例２と同様の測定をし、結果を表２に記す。この正特性サーミスタ３１のキュリー温度および常温における抵抗値は、実施例２と同一であった。
なお、上述の実施例１、従来例１および実施例２、従来例２の測定試料数はそれぞれ１８個であった。
【００２１】
ここでＰmax について説明すると、正特性サーミスタを用いた消磁用回路に電流を流すと、正特性サーミスタの働きによって消磁コイルに図４に示すような交番減衰電流が流れる。この交番減衰電流の隣り合うピーク値の差を包絡線変化量Ｐと呼び、包絡線変化量Ｐの最大値をＰmax と呼ぶ。
【００２２】
Ｐmax の測定条件は、図５に示すように、消磁コイルの代替として２０Ωの抵抗７３を用い、この抵抗７３と正特性サーミスタ７４との直列回路にＡＣ２００Ｖ、６０Ｈｚの電圧７５を印加した。
【００２３】
【表２】
表２において、従来例２と比較すれば理解できるように、正特性サーミスタ素体２の主面の周縁部近傍に溝５、６を設けた実施例２は、従来例２と比較してフラッシュ耐圧が大幅に向上すると共に、Ｐmax が小さくなる。これにより、正特性サーミスタの体積を従来例２より小さくすることが可能となる。また、正特性サーミスタ素体２の体積を小さくすることができる。
【００２５】
なお、本発明に係る正特性サーミスタは前記実施の形態に限定するものでなく、その要旨の範囲内で種々に変形することができる。
例えば、正特性サーミスタの形状として、外形が略円板状のものを例示して説明したが、これに限定されるものではなく、矩形状の略平板状のもの、その他の形状の略平板状のものであってもよいことはいうまでもない。また、正特性サーミスタ素体２の溝５、６について、少なくとも一方の主面に溝が形成されているものでもよく、主面に溝が複数形成されているものでもよい。
【００２６】
また、下層電極１３、１４の材質については、上述したＩｎ−Ｇａ、Ｎｉ等に限定されるものでなく、Ａｌ、Ｃｒ、Ｃｒ合金又はオーミックＡｇ等オーミック性を有するものであればよい。
また、電極の形成方法についても、スパッタ、印刷、焼き付け、溶射、めっき等いずれの方法であってもよい。
【００２７】
さらに、正特性サーミスタ素体の両主面に形成される電極は、前述した１層からなるもの、および２層からなるもの以外に、例えば、下層電極にＣｒ、上層電極として第２層目にモネル、第３層目にＡｇを主成分とする３層からなる電極から構成されるもの、およびそれ以上の複数層からなる電極から構成されてもよい。
【００２８】
【発明の効果】
以上述べたように、本発明による正特性サーミスタでは、電極が形成される正特性サーミスタ素体の主面の周縁部近傍に溝を設けてあるために、フラッシュ耐圧が著しく向上する。
また、正特性サーミスタを小型、軽量にしてもＰmax を小さくすることができる。
さらに、下層電極と上層電極との間にギャップを設けてあるために、銀マイグレーションが防止される。
【図面の簡単な説明】
【図１】本発明に係る一つの実施の形態の正特性サーミスタの半断面斜視図である。
【図２】本発明に係る他の実施の形態の正特性サーミスタの縦断面図である。
【図３】本発明に係るその他の実施の形態の正特性サーミスタの縦断面図である。
【図４】消磁回路の消磁コイルに流れる交番減衰電流を示す図である。
【図５】Ｐmax を測定する回路図である。
【図６】従来の正特性サーミスタの斜視図である。
【符号の説明】
２ 正特性サーミスタ素体
３、４ 電極
５、６ 溝
１２、１３ 下層電極
１４、１５ 上層電極
Ｇ ギャップ
Claims (4)
- 正の抵抗温度特性を有するセラミック体の主面の周縁部内側に、周縁部に沿うように且つ前記セラミック体の厚み方向に溝が形成された正特性サーミスタ素体の両主面に、電極が形成されている正特性サーミスタであって、
前記電極は下層電極と上層電極からなり、下層電極が前記正特性サーミスタ素体の両主面全面に形成されており、
前記上層電極は前記正特性サーミスタ素体の溝に囲まれた中央部に対応する両主面に形成されていることを特徴とする正特性サーミスタ。 - 前記正特性サーミスタ素体の周縁部の角部が丸みを帯びていることを特徴とする請求項１に記載の正特性サーミスタ。
- 前記上層電極はその周縁部で下層電極が露出するように前記下層電極より小さな平面積からなることを特徴とする請求項１または２に記載の正特性サーミスタ。
- 前記下層電極はニッケルを主成分とする金属からなり、前記上層電極は銀を主成分とする金属からなることを特徴とする請求項１乃至３のいずれかに記載の正特性サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15501497A JP3837839B2 (ja) | 1997-06-12 | 1997-06-12 | 正特性サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15501497A JP3837839B2 (ja) | 1997-06-12 | 1997-06-12 | 正特性サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113806A JPH113806A (ja) | 1999-01-06 |
| JP3837839B2 true JP3837839B2 (ja) | 2006-10-25 |
Family
ID=15596803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15501497A Expired - Fee Related JP3837839B2 (ja) | 1997-06-12 | 1997-06-12 | 正特性サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3837839B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100697918B1 (ko) | 2005-01-12 | 2007-03-20 | 엘에스전선 주식회사 | 섬락 방지 구조를 갖는 ｐｔｃ 한류기 |
-
1997
- 1997-06-12 JP JP15501497A patent/JP3837839B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH113806A (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06302404A (ja) | 積層型正特性サ−ミスタ | |
| JP3175102B2 (ja) | 正特性サーミスタ素体および正特性サーミスタ | |
| KR100307104B1 (ko) | 정특성 서미스터 소자 및 이를 이용한 가열장치 | |
| JP2000150204A (ja) | Ｎｔｃサーミスタ及びチップ型ｎｔｃサーミスタ | |
| JP3837839B2 (ja) | 正特性サーミスタ | |
| JP3837838B2 (ja) | 正特性サーミスタ | |
| JP2757305B2 (ja) | チップバリスタ | |
| JP3140883B2 (ja) | Ｐｔｃを用いたパネルヒータ | |
| JPH0582303A (ja) | Ｐｔｃサーミスタ | |
| JP3169096B2 (ja) | 正特性サーミスタ | |
| JP4492187B2 (ja) | 積層型正特性サーミスタ | |
| JP2699716B2 (ja) | 正特性サーミスタ素子 | |
| JP2897486B2 (ja) | 正特性サーミスタ素子 | |
| JP2005303160A (ja) | 積層型半導体セラミック電子部品 | |
| JPH07297008A (ja) | 正特性サーミスタおよびこれを用いたサーミスタ装置 | |
| JP3169089B2 (ja) | 正特性サーミスタ | |
| JP2639098B2 (ja) | 限流素子 | |
| JP3246003B2 (ja) | 正特性サーミスタ素子 | |
| JP3240689B2 (ja) | 積層型半導体磁器組成物 | |
| JP3166784B2 (ja) | 正特性サーミスタ素子 | |
| JPH05315103A (ja) | 正特性サーミスタ | |
| JPH06310304A (ja) | Ｎｔｃサーミスタ | |
| JPH07123082B2 (ja) | 磁器半導体素子の電極形成方法 | |
| JPH065403A (ja) | 正特性サーミスタおよびその製造方法 | |
| JPH0729702A (ja) | 正特性サーミスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060724 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |