JP3245032B2 - 画像オーバーレイ装置及び方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、主としてコンピュ
ーター・システムにおける画像のオーバーレイ（重ね合
わせ）、特にオーバーレイ用のＲＡＭを用いたオーバー
レイ装置及び方法に関する。

【０００２】

【従来の技術】近年、マルチメディアの普及によりコン
ピュータ・システムにおいて、画像処理を行うグラフィ
ックス・コントローラ及びその周辺回路に対する性能的
な要求は益々向上してきている。特に、複数のソースか
らの動画及び静止画を同時に一つのディスプレイへ表示
する場合には、係る複数の画像を重ね合せて表示する技
術、すなわち、オーバーレイ技術が重要になってきた。

【０００３】従来の主なオーバーレイ技術として、１．
画像表示信号の出力を高速に切換る方法、及び２．メモ
リ共用（shared memory）方式の２つが挙げられるが、
各々以下の問題点を有する。

【０００４】１．画像表示信号の出力を高速に切換る方
式 図３を用いて、該方法を説明する。システムバス３０に
接続され画面表示の制御全体を司るグラフフィック・コ
ントローラ３１、該グラフィック・コントローラの制御
により画面表示用のデータを記憶するビデオ・メモリ３
３、ビデオ・メモリとは別の表示データを記憶・処理す
るオーバーレイ・データ処理回路３４、及びグラフィッ
ク・コントローラ３１からの画像信号３５とオーバーレ
イ回路からの画像信号３６を切換るためのスイッチ回路
３２が、図３に記載されている。

【０００５】しかし、この方法では、一般に上述のとお
り画像出力回路をグラフィック・コントローラ系とオー
バーレイ・データ処理回路系という２系統別個に持つ必
要がある。また、係る画像表示信号はアナログ信号であ
るため、デジタル信号と比較して、その信号処理に必要
な回路及び基板の設計を難しくしている。その上、２系
統の類似の回路を冗長的に有するためにコスト面でも望
ましくない。一方、アナログ信号に変換するための前段
で画像表示信号の切換を行っている場合では、さらに、
非同期である２系統の表示信号を同期させなくてはなら
ないという問題点も存在する。

【０００６】２．共用メモリ方式 図４を用いて、該方法を説明する。上述の図３のシステ
ム・バス３１と同様のシステム・バス４１に接続され画
面表示の制御全体を司るグラフフィック・コントローラ
４２、該グラフィック・コントローラの制御により画面
表示用のデータを記憶するビデオ・メモリ４６、及びビ
デオ・メモリとは別の表示データを記憶・処理するオー
バーレイ・データ処理回路４７を有する。係るグラフィ
ック・コントローラ４２とオーバーレイ・データ処理回
路４７が、相互に同一のビデオ・メモリ４６をアクセス
するためには、メモリ・アクセスを調停するためのアー
ビトレーション機能が必要となる。係るアービトレーシ
ョン機能により同じビデオ・メモリ４６を同時にアクセ
スするという問題点を解決することができる。

【０００７】この方法では、グラフィック・コントロー
ラが、ビデオ・メモリのアクセスに対するアービトレー
ション機能を持つ必要がある。すなわち、予めアービト
レーション機能を有するグラフィック・コントローラし
か使用できない。一方、係るアービトレーション機能を
有するグラフィック・コントローラは市販されているも
のは少なく、また、コスト的にも割高のため、コンピュ
ータ・システムで使用できるグラフィック・コントロー
ラの選択の幅を非常に狭めることとなる。また、この方
式では、オーバーレイの画像データでもともと同じアド
レスにある元の画像データを実際に書替えてしまうため
に元の画像データに戻したい場合は、再びビデオ・メモ
リにもとのデータをビデオ・メモリ上の同じアドレスに
上書きしなければなず、そのために余分な時間が掛かっ
てしまうという問題点があった。

【０００８】

【発明が解決しようとする課題】本願発明が解決しよう
とする課題は、上述の従来のオーバーレイ方式の問題点
を解決した、一般的なグラフィック・コントローラに付
加する形でハードウェアによるオーバーレイ機能を提供
することにある。

【０００９】すなわち、（１）画像データの処理が全て
デジタル回路で行われるため回路設計が容易かつ低コス
トであり、（２）２つの表示信号間で同期をとる必要が
ないため高速のクロック信号で通信する必要がなく、
（３）現在広く市販されている一般的なグラフィック・
コントローラを利用可能である、オーバーレイ回路が本
願発明の構成により提供される。

【００１０】

【課題を解決するための手段】本願発明を実施するため
に新たに改良されたオーバーレイ・データ処理回路を導
入する。このオーバーレイ・データ処理回路は、特徴的
な構成要素としてアドレス探索回路、内部ビデオ・メモ
リ、及びオーバーレイ・データ制御回路を有する。

【００１１】アドレス探索回路は、グラフィック・コン
トローラのリード動作時の対象アドレスを常時監視し、
内部ビデオ・メモリは、オーバーレイする画像データを
記憶する。そして、グラフィック・コントローラにより
指定されたリード・アドレスが、オーバーレイの対象と
なるアドレス領域内に入った場合には、グラフィック・
コントローラに接続されたデータ・バッファをオーバー
レイ・データ制御回路が制御して、内部ビデオ・メモリ
からの画像データを通常のビデオ・メモリからの画像デ
ータに代えてグラフィック・コントローラへ転送する。
このような動作により、所望の画像データが所望の画面
位置にオーバーレイされることとなる。

【００１２】

【発明の実施の形態】以下、図面を参照して、次の順序
で本発明の実施例について説明する。

【００１３】Ａ．パーソナル・コンピュータ・システム
（図１） Ｂ．パーソナル・コンピュータ・システムのハードウェ
ア構成（図２） Ｃ．グラフィック・コントローラ周辺回路（図５） Ｄ．本願発明のオーバーレイ・データ処理回路の内部構
成（図６） Ｅ．本願発明の動作（図７〜図９）

【００１４】説明の便宜のため、以下では主として近年
多く販売されているノートブック・パソコンの例を用い
て、本発明の装置の構成並びに動作内容を説明するが、
本願発明は、該ノートブック・パソコンに限定されるこ
とはなく、デスクトップ型及びフロアスタンド型等の幅
広いコンピュータ・システムでも実現可能である。

【００１５】Ａ．パーソナル・コンピュータ・システム
（図１） 図１を参照すると、本発明を実施するためのコンピュー
タ・システムの全体図が示されている。コンピュータ・
システムの本体１０は、図示のような携帯型のＰＣでも
よいし、また、デスクトップ型その他のＰＣ又はワーク
ステーション等であってもよい。コンピュータ・システ
ム１０は、文字等の入力装置としてキーボード１２、文
字や図形等の出力装置として液晶パネル１３、大容量の
記憶メディアとしてＣＤ−ＲＯＭドライブ１４、音声等
の出力装置としてスピーカー１１、及び最近では画像入
力装置としてのビデオ・カメラ１５等を標準的に備えて
いるものもある。なお、本発明の構成と直接関連するも
のではないので、キーボード、液晶パネル等の細部は図
１には示されていない。

【００１６】Ｂ．パーソナル・コンピュータ・システム
のハードウェア構成（図２） 図２を参照すると、図１のノートブック・パソコンの内
部にあり、通常マザーボード（プレーナ）上に配置され
ている論理回路のブロック図が示されている。近年のパ
ーソナル・コンピュータ・システムでは、種々の処理速
度の装置が接続される複数のバスが有り、バス・ブリッ
ジと呼ばれるバス間のプロトコル変換を行う回路が係る
複数のバス間の橋渡しを行っている。係るバス構成の代
表的な例として図２には、ＣＰＵ２０２に直接接続され
るＣＰＵローカルバス２１２、比較的高速な周辺装置を
接続するためのＰＣＩバス２１３及び２１６、及び比較
的低速な周辺装置等を接続するためのＩＳＡバス２２
１、ＰＣＭＣＩＡバス２１９及びＩＤＥバス２１７等が
示されている。

【００１７】そして、ＣＰＵバス２１２とＰＣＩバス２
１３を接続するためのホスト・ブリッジ／メモリ制御回
路２０４、ＰＣＩバス２１３及びＩＳＡバス２２１を接
続するためのＰＣＩ−ＩＳＡバス・ブリッジ回路２１
５、ＰＣＩバス２１３及びＰＣＭＣＩＡバス２１９を接
続するＰＣＩ−ＰＣＭＣＩＡバス・ブリッジ回路２１４
等も図２に示されている。また、各バスには、そのバス
の処理速度に適合した複数の周辺装置等が接続されてい
る。例えば、最も高速のＣＰＵローカルバス２１２には
その名のとおりＣＰＵが接続され、ＰＣＩバス２１３に
は高速なグラフィック／ビデオ・コントローラ２２２が
接続され、ＩＳＡバス２２１にはキーボード・コントロ
ーラ２２９、オーディオ・コントローラ２３０、又は汎
用のＩ／Ｏ制御回路であるＳｕｐｅｒ Ｉ／Ｏコントロ
ーラ２３１等が接続されている。

【００１８】更に、ホスト・ブリッジ／メモリ制御回路
２０４は、バス・ブリッジ機能の他にメモリ制御機能も
有し、メモリ・データ・バッファ２０５を介してＢＩＯ
ＳＲＯＭ２０６及び主記憶装置ＲＡＭ２０７に接続され
ている。また、ＰＣＩバス２１３に接続されたグラフィ
ック／ビデオ・コントローラ２２２は、画面表示用のビ
デオ・メモリ２２３を有し、バッファ２２４を介してデ
ジタル信号でＬＣＤパネルに接続され、アナログ・フロ
ント・エンド（ＡＦＥ）２２５を介して外部からのアナ
ログ・ビデオ入力をデジタル化して取り込む。

【００１９】Ｃ．グラフィック・コントローラ周辺回路
（図５） 図５には、本願発明の構成の概略が示されている。この
図５は、従来例として上述した図３及び図４に対応する
ものである。主要な構成要素として、システム・バス５
０１（図２の２１３に対応）に接続されたグラフィック
・コントローラ５０２（図２の２２２に対応）、画像デ
ータを記憶するビデオ・メモリ５０５（図２の２２
３）、オーバーレイ・データ処理回路５０３及びデータ
・バッファ５０４等が図５に記載されている。本願発明
の構成と、上述の図３、図４に示された構成との主な相
違点の１つは、図５に示されたグラフィック周辺回路
が、ビデオ・メモリ５０５とグラフィック・コントロー
ラ５０２との間にデータ・バッファ５０４を有すること
である。また、もう１つの相違点は、オーバーレイ・デ
ータ処理回路５０３が直接システム・バス５０１に接続
されていることであり、すなわち、該コンピュータ・シ
ステムのＣＰＵからオーバーレイ・データ処理回路５０
３が直接アクセス可能である点である。このオーバーレ
イ・データ処理回路５０３は、ゲート制御信号５１２に
よりバッファ５０４の出力制御信号に接続されていて、
ビデオ・メモリからのデータの出力許可及び出力禁止を
係るゲート制御信号５１２により制御している。

【００２０】すなわち、オーバーレイ・データ処理回路
によりゲート制御信号５１２が出力許可状態にされたと
きに、バッファ５０４は、ビデオ・メモリからのデータ
をデータ・バス５１０へ出力し、また、オーバーレイ・
データ処理回路によりゲート制御信号５１２が出力禁止
状態にされたときに、バッファ５０４は、ビデオ・メモ
リ５０５からのデータをデータ・バス５１０へ出力しな
い。

【００２１】また、オーバーレイ・データ処理回路は、
後述のとおり独自の画像メモリを内蔵しており、そのデ
ータをデータ線５１１を介してグラフィック・コントロ
ーラ５０２へと繋がるデータ線５１０を経て、グラフィ
ック・コントローラ５０２へ転送している。一方、ビデ
オ・メモリ５０５及びオーバーレイ・データ処理回路５
０３からの画像データは、グラフィック・コントローラ
５０２により制御・加工されたのち表示信号線５０８を
介してコンピュータ・システムに接続されているディス
プレイ装置（図示せず）等へと送られ、最終的にディス
プレイ装置上にオーバーレイ画像を表示する。

【００２２】Ｄ．本願発明のオーバーレイ・データ処理
回路の内部構成（図６） 図６には、図５に示した本願の特徴的な構成要素の１つ
であるオーバーレイ・データ処理回路５０３の詳細な内
部構成が示されている。オーバーレイ・データ処理回路
６００（図５の５０３に対応）は、主な構成要素とし
て、係るオーバーレイ・データ処理回路６００の全体を
制御するオーバーレイ・データ制御回路６０７、係るオ
ーバーレイ・データ制御回路に接続され内部のビデオ・
メモリの動作を制御するメモリ制御回路６１０、システ
ム・バス６０１とのインターフェースを司るシステム・
バス・インターフェース回路６０９、グラフィック・コ
ントローラを実現するグラフィック・チップ６０２から
のアドレス線及び制御線６１３を通じてビデオ・メモリ
６０４へ送られる読取り（リード）及び書込み（ライ
ト）時の対象アドレスを監視するアドレス探索回路６０
６、外部のビデオ機器からのアナログ信号をデジタル信
号に変換するビデオＡ／Ｄ回路からのデジタル・ビデオ
信号を該オーバーレイ・データ処理回路へ取り込むため
のデジタル・ビデオ・インターフェース回路６０８、及
びＲＧＢやＹＵＶ等の複数のビデオ・データ・フォーマ
ット間での変換を行うためのフォーマット変換回路６１
１を有する。また、係るオーバーレイ・データ処理回路
６００は、されに、データ・バッファ６０３を内蔵する
ことも設計により可能である。一方、内部メモリ６１２
をオーバーレイ・データ処理回路６００の外部に設ける
ことも設計により可能である。

【００２３】図７、８、９を参照して、図６に示された
オーバーレイ・データ処理回路６００の動作を説明す
る。

【００２４】Ｅ．本願発明の動作（図７〜図９） まず、図７には、２つの画像データをオーバーレイする
場合の本願発明の動作のフローチャートが示されてい
る。ブロック７１において先ずオーバーレイの対象とな
るビデオ・メモリの領域のアドレス範囲が指定される。
ブロック７２において、アドレス探索回路６０６は常に
グラフィック・チップ６０２（図５の５０２に対応）に
よりビデオ・メモリ６０４（図５の５０５に対応）から
次に読み出されるアドレスを常時監視し、該読み出しア
ドレスが指定されたオーバーレイの対象となるアドレス
範囲に入っているかどうか検査する。その結果、読み出
し（リード）しようとしているアドレスがオーバーレイ
されるアドレス領域の範囲内であれば次のブロック７３
へ進み、オーバーレイの対象アドレス領域の範囲外であ
れば再び、ブロック７２へ戻ってリード・アドレスの監
視を続ける。ブロック７３において、グラフィック・チ
ップ６０２がまさにオーバーレイに指定したアドレス領
域を読み取ろうとしていると判断されたので、オーバー
レイ・データ処理回路６００は、内部のオーバーレイ・
データ制御回路６０７を使ってデータ・バッファ６０３
の制御を行う。

【００２５】係るオーバーレイ・データ制御回路６０７
は、実際には制御線６２１を使いデータ・バッファ６０
３（図５の５０４に対応）の出力を禁止する。その後、
ブロック７４へ移って、オーバーレイ・データ処理回路
６００は、内部のメモリ制御回路６１０を使って内部の
メモリ６１２からオーバーレイすべき画像データを読取
り、オーバーレイ・データ制御回路６０７は、データ線
６１３、６１４上に内部メモリ６１２からリードされた
オーバーレイ・データを出力する。その結果、グラフィ
ック・チップ６０２は、ビデオ・メモリ６０４からのデ
ータの代わりに、係るメモリ６１２からのオーバーレイ
・データを読み取ることとなる。そして、このオーバー
レイ・データは、グラフィック・チップ６０２によりデ
ィスプレイ装置へ送られ画面上に表示される。その後、
再びブロック７２へ戻り以上の動作を繰り返すことによ
りディスプレイ装置に所望の画像データが所望の領域に
オーバーレイされる。

【００２６】図８には、画像データを外部ビデオから取
り込む場合のオーバーレイ・データ処理回路６００の動
作が示されている。まず、ブロック８１において、外部
ビデオから取り込んだデータの変換後のデータ・フォー
マットを指定する。ブロック８２において、デジタル・
ビデオ・インターフェース回路６０８が、ビデオＡ／Ｄ
６０５から受け取ったビデオ・データをフォーマット変
換回路６１１へ転送する。ブロック８３において、ビデ
オ・データを受け取ったフォーマット変換回路６１１
は、ブロック８１で指定されたデータ・フォーマットへ
該取り込んだビデオ・データを変換する。その後、指定
フォーマットに変換されたビデオ・データは、メモリ制
御回路６１０の制御により内部メモリ６１２へ書き込ま
れることとなる。

【００２７】図９には、画像データをシステム・バスを
介して取り込む場合のオーバーレイ・データ処理回路６
００の動作がフローチャートに示されている。まず、変
換後のデータ・フォーマットが指定される（ブロック９
１）。システム・バス・インターフェース回路６０９
が、プロセッサ等のマスタ装置からシステム・バス６０
１を経由してオーバーレイ・データ処理回路６００へ転
送してきた画像データを、フォーマット変換回路６１１
へ転送する（ブロック９２）。画像データを受け取った
フォーマット変換回路６１１は、既に指定されているデ
ータ・フォーマットへ該受け取った画像データを変換す
る。そして、変換された画像データは、メモリ制御回路
６１０の制御の下にビデオ・メモリ６１２へ書き込まれ
る（ブロック９３）。このようなグラフィック周辺回路
６００の動作により、画像データがプロセッサ等のマス
タ装置によってビデオ・メモリへ取り込まれることとな
る。

【００２８】まとめとして、本発明の構成に関して、以
下の事項を開示する。

【００２９】（１）複数の画像をオーバーレイ可能な画
像処理装置であって、（ａ）画像の処理及び制御を行う
画像処理コントローラと、（ｂ）前記画像処理コントロ
ーラに接続され、画像データを記憶するための画像メモ
リと、（ｃ）前記画像処理コントローラに接続され、内
部にオーバーレイ用の画像メモリを有し、前記画像処理
コントローラが前記画像メモリの所定のアドレス領域か
らデータを読み取る場合に前記画像メモリに記憶された
画像データに代えて該オーバーレイ用の画像メモリに記
憶された画像データを前記画像処理コントローラへ出力
する、オーバーレイ処理回路と、を有する、画像処理装
置。

【００３０】（２）（１）に記載された画像処理装置
が、さらに、（ｄ）前記画像処理コントローラ及び前記
画像メモリの間に接続された、データ・バッファと、を
有し、該データ・バッファは、前記画像処理コントロー
ラが前記画像メモリの所定のアドレス領域からデータを
読み取る場合に、前記データ・バッファからの画像デー
タの出力を禁止することを特徴とする、画像処理装置。

【００３１】（３）グラフィック・コントローラ及びそ
のビデオ・メモリに接続され協働して画像のオーバーレ
イを行う、画像オーバーレイ処理回路であって、（ａ）
前記グラフィック・コントローラが前記ビデオ・メモリ
からデータをリードする際に、該リードの対象となる前
記ビデオ・メモリのアドレスを監視するアドレス探索回
路と、（ｂ）前記ビデオ・メモリとは別個の、オーバー
レイ用の画像を記憶するためのオーバーレイ・メモリ
と、（ｃ）前記アドレス探索回路が所定のアドレスがリ
ードされることを検出した場合に、前記ビデオ・メモリ
の該所定アドレスのデータに代えて前記オーバーレイ・
メモリの該所定アドレスに対応するデータを前記グラフ
ィック・コントローラへ転送する回路と、を有すること
を特徴とする画像オーバーレイ処理回路。

【００３２】（４）（３）に記載の画像オーバーレイ処
理回路が、さらに、（ｄ）前記ビデオ・メモリに接続さ
れたバッファ回路を有し、該バッファ回路が前記ビデオ
メモリから前記グラフィック・コントローラへのデータ
出力を制御することを特徴とする、画像オーバーレイ処
理回路。

【００３３】（５）（３）に記載の画像オーバーレイ処
理回路が、さらに、（ｅ）システム・バスとの間でのデ
ータ転送を行う、システム・バス・インタフェース回路
を有し、前記コンピュータ・システムのＣＰＵから直接
前記オーバーレイ・メモリへアクセス可能であることを
特徴とする、画像オーバーレイ処理回路。

【００３４】（６）（３）に記載の画像オーバーレイ処
理回路が、さらに、（ｆ）画像データのファーマット変
換を行う、フォーマット変換回路を有することを特徴と
する、画像オーバーレイ処理回路。

【００３５】（７）（３）に記載の画像オーバーレイ処
理回路が、さらに、（ｇ）外部からの画像データを取り
込むための画像インターフェースを有することを特徴と
する、画像オーバーレイ処理回路。

【００３６】（８）グラフィック・コントローラ、及び
そのビデオ・メモリに接続され協働して画像のオーバー
レイを行う画像オーバーレイ処理回路を含むコンピュー
タ・システムであって、 （ａ）プロセッサと、 （ｂ）メイン・メモリと、 （ｃ）周辺装置を接続するための、システム・バスと、 （ｄ）前記システム・バスに接続されたグラフィック・
コントローラと、 （ｅ）前記グラフィック・コントローラに接続されたビ
デオ・メモリと、 （ｆ）前記システム・バスに接続されたオーバーレイ処
理回路と、を有し、前記オーバーレイ処理回路が、
（い）前記グラフィック・コントローラが前記ビデオ・
メモリからデータをリードする際に、該リードの対象と
なる前記ビデオ・メモリのアドレスを監視するアドレス
探索回路と、（ろ）前記ビデオ・メモリとは別個の、オ
ーバーレイ用の画像を記憶するためのオーバーレイ・メ
モリと、（は）前記アドレス探索回路が所定のアドレス
がリードされることを検出した場合に、前記ビデオ・メ
モリの該所定アドレスのデータに代えて前記オーバーレ
イ・メモリの該所定アドレスに対応するデータを前記グ
ラフィック・コントローラへ転送する回路と、を具備す
ることを特徴とする、コンピュータ・システム。

【００３７】（９）グラフィック・コントローラ、該グ
ラフィック・コントローラに接続されたビデオ・メモ
リ、及び、該グラフィック・コントローラ及び該ビデオ
・メモリに接続され内部にオーバーレイ用メモリを含む
画像のオーバーレイを行う画像オーバーレイ処理回路を
有するコンピュータ・システムにおいて、画像のオーバ
ーレイを行う方法であって、（ａ）前記グラフィック・
コントローラが前記ビデオ・メモリからデータをリード
する際に、該リードの対象となる前記ビデオ・メモリの
アドレスを読み取るステップと、（ｂ）前記アドレスを
読み取るステップにより読み取られたアドレスと、所定
のアドレスを比較するステップと、（ｃ）前記アドレス
を比較するステップの結果、２つのアドレスが一致した
場合に、前記ビデオ・メモリの該所定アドレスのデータ
に代えて前記オーバーレイ・メモリの該所定アドレスの
データを前記グラフィック・コントローラへ転送するス
テップと、を含むことを特徴とする画像のオーバーレイ
を行う方法。

【００３８】

【発明の効果】以上で述べたように、本発明の構成によ
り、従来のオーバーレイ方式の問題点を解決した、一般
的なグラフィック・コントローラに付加する形でハード
ウェアによるオーバーレイ機能が提供される。

【００３９】

【図面の簡単な説明】

【図１】本発明を実施するためのコンピュータ・システ
ムを表す図である。

【図２】本発明を実施するためのコンピュータ・システ
ム内部の論理回路を表すブロック図である。

【図３】従来の画像表示信号の出力を高速に切換る方式
を表すブロック図である。

【図４】従来の共用メモリ方式を表すブロック図であ
る。

【図５】本発明を実施するためのグラィックス周辺回路
を表すブロック図である。

【図６】本願発明を実施するためのオーバーレイ・デー
タ処理回路の詳細なブロック図である。

【図７】本願発明により画像データをオーバーレイする
場合の動作を表すフローチャートである。

【図８】本願発明によりビデオＡ／Ｄより画像データを
取り込む場合の動作を表すフローチャートである。

【図９】本願発明によりシステム・バスより画像データ
を取り込む場合の動作を表すフローチャートである。

【符号の説明】

１０ コンピュータ・システム １１ スピーカ １２ キーボード １３ 液晶パネル（ＬＣＤ） １４ ＣＤ−ＲＯＭドライブ １５ ビデオ・カメラ ２０１ クロック生成回路 ２０２ ＣＰＵ ２０４ ホスト・ブリッジ／メモリ制御回路 ２１４ ＰＣＩ−ＰＣＭＣＩＡブリッジ回路 ２１５ ＰＣＩ−ＩＳＡブリッジ回路 ２２２ グラフィックス／ビデオ・コントローラ ２２３ ビデオ・メモリ ２２９ キーボード ３０ システム・バス ３１ グラフィック・コントローラ ３２ スイッチ回路 ３３ ビデオ・メモリ ３４ オーバーレイ・データ処理回路 ４１ システム・バス ４２ グラフィック・コントローラ ４６ ビデオ・メモリ ４７ オーバーレイ・データ処理回路 ５０１ システム・バス ５０２ グラフィック・コントローラ ５０３ オーバーレイ・データ処理回路 ５０４ データ・バッファ ５０５ ビデオ・メモリ ６０１ システム・バス ６０２ グラフィック・チップ ６０３ データ・バッファ ６０４ ビデオ・メモリ ６０５ ビデオＡ／Ｄ ６０６ アドレス探索回路 ６０７ オーバーレイ・データ制御回路 ６０８ デジタル・ビデオ・インターフェース回路 ６０９ システム・バス・インターフェース ６１０ メモリ制御回路 ６１１ フォーマット変換回路 ６１２ 内部ビデオ・メモリ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｇ０９Ｇ 5/36 ５３０Ｊ (72)発明者 山崎 哲 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (72)発明者 藤田 典生 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲 事業所内 (56)参考文献 特開 平４−258994（ＪＰ，Ａ) 特開 平４−317099（ＪＰ，Ａ)

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】複数の画像をオーバーレイ可能な画像処理
   装置であって、（ａ）画像の処理及び制御を行う画像処
   理コントローラと、（ｂ）前記画像処理コントローラに
   接続され、画像データを記憶するための画像メモリと、
   （ｃ）前記画像処理コントローラに接続され、内部にオ
   ーバーレイ用の画像メモリを有し、前記画像処理コント
   ローラが前記画像メモリの所定のアドレス領域からデー
   タを読み取る場合に前記画像メモリに記憶された画像デ
   ータに代えて該オーバーレイ用の画像メモリに記憶され
   た画像データを前記画像処理コントローラへ出力する、
   オーバーレイ処理回路と、を有する、画像処理装置。
2. 【請求項２】請求項１に記載された画像処理装置が、さ
   らに、（ｄ）前記画像処理コントローラ及び前記画像メ
   モリの間に接続された、データ・バッファと、を有し、 該データ・バッファは、前記画像処理コントローラが前
   記画像メモリの所定のアドレス領域からデータを読み取
   る場合に、前記データ・バッファからの画像データの出
   力を禁止することを特徴とする、画像処理装置。
3. 【請求項３】グラフィック・コントローラ及びそのビデ
   オ・メモリに接続され協働して画像のオーバーレイを行
   う、画像オーバーレイ処理回路であって、（ａ）前記グ
   ラフィック・コントローラが前記ビデオ・メモリからデ
   ータをリードする際に、該リードの対象となる前記ビデ
   オ・メモリのアドレスを監視するアドレス探索回路と、
   （ｂ）前記ビデオ・メモリとは別個の、オーバーレイ用
   の画像を記憶するためのオーバーレイ・メモリと、
   （ｃ）前記アドレス探索回路が所定のアドレスがリード
   されることを検出した場合に、前記ビデオ・メモリの該
   所定アドレスのデータに代えて前記オーバーレイ・メモ
   リの該所定アドレスに対応するデータを前記グラフィッ
   ク・コントローラへ転送する回路と、を有することを特
   徴とする画像オーバーレイ処理回路。
4. 【請求項４】請求項３に記載の画像オーバーレイ処理回
   路が、さらに、（ｄ）前記ビデオ・メモリに接続された
   バッファ回路を有し、 該バッファ回路が前記ビデオメモリから前記グラフィッ
   ク・コントローラへのデータ出力を制御することを特徴
   とする、画像オーバーレイ処理回路。
5. 【請求項５】請求項３に記載の画像オーバーレイ処理回
   路が、さらに、（ｅ）システム・バスとの間でのデータ
   転送を行う、システム・バス・インタフェース回路を有
   し、 前記コンピュータ・システムのＣＰＵから直接前記オー
   バーレイ・メモリへアクセス可能であることを特徴とす
   る、画像オーバーレイ処理回路。
6. 【請求項６】請求項３に記載の画像オーバーレイ処理回
   路が、さらに、（ｆ）画像データのファーマット変換を
   行う、フォーマット変換回路を有することを特徴とす
   る、画像オーバーレイ処理回路。
7. 【請求項７】請求項３に記載の画像オーバーレイ処理回
   路が、さらに、（ｇ）外部からの画像データを取り込む
   ための画像インターフェースを有することを特徴とす
   る、画像オーバーレイ処理回路。
8. 【請求項８】グラフィック・コントローラ、及びそのビ
   デオ・メモリに接続され協働して画像のオーバーレイを
   行う画像オーバーレイ処理回路を含むコンピュータ・シ
   ステムであって、 （ａ）プロセッサと、 （ｂ）メイン・メモリと、 （ｃ）周辺装置を接続するための、システム・バスと、 （ｄ）前記システム・バスに接続されたグラフィック・
   コントローラと、 （ｅ）前記グラフィック・コントローラに接続されたビ
   デオ・メモリと、 （ｆ）前記システム・バスに接続されたオーバーレイ処
   理回路と、を有し、 前記オーバーレイ処理回路が、（い）前記グラフィック
   ・コントローラが前記ビデオ・メモリからデータをリー
   ドする際に、該リードの対象となる前記ビデオ・メモリ
   のアドレスを監視するアドレス探索回路と、（ろ）前記
   ビデオ・メモリとは別個の、オーバーレイ用の画像を記
   憶するためのオーバーレイ・メモリと、（は）前記アド
   レス探索回路が所定のアドレスがリードされることを検
   出した場合に、前記ビデオ・メモリの該所定アドレスの
   データに代えて前記オーバーレイ・メモリの該所定アド
   レスに対応するデータを前記グラフィック・コントロー
   ラへ転送する回路と、を具備することを特徴とする、コ
   ンピュータ・システム。
9. 【請求項９】グラフィック・コントローラ、該グラフィ
   ック・コントローラに接続されたビデオ・メモリ、及
   び、該グラフィック・コントローラ及び該ビデオ・メモ
   リに接続され内部にオーバーレイ用メモリを含む画像の
   オーバーレイを行う画像オーバーレイ処理回路を有する
   コンピュータ・システムにおいて、画像のオーバーレイ
   を行う方法であって、（ａ）前記グラフィック・コント
   ローラが前記ビデオ・メモリからデータをリードする際
   に、該リードの対象となる前記ビデオ・メモリのアドレ
   スを読み取るステップと、（ｂ）前記アドレスを読み取
   るステップにより読み取られたアドレスと、所定のアド
   レスを比較するステップと、（ｃ）前記アドレスを比較
   するステップの結果、２つのアドレスが一致した場合
   に、前記ビデオ・メモリの該所定アドレスのデータに代
   えて前記オーバーレイ・メモリの該所定アドレスのデー
   タを前記グラフィック・コントローラへ転送するステッ
   プと、を含むことを特徴とする画像のオーバーレイを行
   う方法。